JPH06268378A - Formation method for via hole of multilayer interconnection board - Google Patents

Formation method for via hole of multilayer interconnection board

Info

Publication number
JPH06268378A
JPH06268378A JP7739893A JP7739893A JPH06268378A JP H06268378 A JPH06268378 A JP H06268378A JP 7739893 A JP7739893 A JP 7739893A JP 7739893 A JP7739893 A JP 7739893A JP H06268378 A JPH06268378 A JP H06268378A
Authority
JP
Japan
Prior art keywords
via hole
polyimide
forming
organic polymer
aqueous solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7739893A
Other languages
Japanese (ja)
Inventor
Teijiro Ori
貞二郎 小里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP7739893A priority Critical patent/JPH06268378A/en
Publication of JPH06268378A publication Critical patent/JPH06268378A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE:To remove the overhangs of a nonphotosensitive polyimide produced at he time of the formation of via holes in the polyimide by the use of wet etching. CONSTITUTION:Concerning to an method of forming via holes in a multilayer interconnection, a nonphotosensitive polyimide precursor 13 is applied to a board 11, and the solvent is dried. And a via pattern 16 is formed by developing positive photoresist 14. Next, a process of wet-etching the nonphotosensitive polyimide 13 using an alkaline aqueous solution and forming via holes 17 is performed, and the positive photoresist 14 as exfoliated from the nonphotosensitive polyimide 13, and the overhangs 18 of the nonphotosensitive polyimide 13 are removed by performing wet etching again. And the tapering processing of the via holes 17 is performed, and heating and hardening is performed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ATM交換機のスイッ
チモジュールやコンピュータのCPUモジュール等に用
いる、ポリイミドを絶縁膜として用いた多層配線基板の
ビアホールの形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming via holes in a multilayer wiring board using polyimide as an insulating film, which is used in switch modules of ATM exchanges, CPU modules of computers and the like.

【0002】[0002]

【従来の技術】従来、この種の分野の技術としては、
J.Summers,D.Murray,M.Moce
lla,M.Springman,J.Howe an
d W.Lautenberger E.I.du P
ont de Nemours& Company I
nc.“WET ETCHING POLYIMIDE
S FOR MULTICHIP MODULE AP
PLICATIONS”ICMCM Proceedi
ng ’92, P.247−P.250に開示される
ものがあった。
2. Description of the Related Art Conventionally, as a technique of this kind of field,
J. Summers, D.M. Murray, M .; Moce
lla, M .; Springman, J .; Howe an
d W. Lautenberger E. I. du P
ont De Nemours & Company I
nc. "WET ETCHING POLYIMIDE
S FOR MULTICHIP MODULE AP
PLICATIONS "ICMCM Proceedi
ng '92, P.N. 247-P. 250 were disclosed.

【0003】LSIの高速化・高集積化・高密度化に伴
い、これらのLSIを実装する基板において高密度配線
・高速信号伝送を実現できる技術確立が必要となってき
た。そこで、これらの課題を満足する方法として基板の
多層配線化を行うことが注目されるようになった。多層
配線技術の中で、特に絶縁層として有機高分子膜を用い
たホトリソグラフィにより、繊細なスルーホールを形成
し、金属薄膜工程を用いて配線を形成する方法が検討さ
れるようになった。この多層配線基板用の有機高分子膜
には、誘電率が低く、かつ熱的に安定である点からポリ
イミドが広く用いられるようになった。
Along with the speeding up, high integration, and high density of LSIs, it has become necessary to establish a technology capable of realizing high-density wiring and high-speed signal transmission on a substrate on which these LSIs are mounted. Therefore, as a method of satisfying these problems, attention has been paid to making a multilayer wiring of a substrate. Among the multi-layer wiring technology, a method of forming a fine through hole by photolithography using an organic polymer film as an insulating layer and forming a wiring by using a metal thin film process has been studied. Polyimide has come to be widely used for this organic polymer film for a multilayer wiring board because of its low dielectric constant and thermal stability.

【0004】多層配線に用いるポリイミドには、大きく
分けて感光性と非感光性のものがある。感光性ポリイミ
ドはポリマーの骨格に感光基を含み、g線(紫外線の一
種)等を用い、露光することによりポリマー化させる。
また、感光性ポリイミドは本来のポリマーの骨格に感光
基を導入し、更に感度を上げるために増感剤を加えてい
る。このことにより、ポリイミドをホトレジスト並に感
度を上げ、微細なビアホールパターンの加工を可能にし
ている。
Polyimides used for multi-layer wiring are roughly classified into photosensitive and non-photosensitive ones. The photosensitive polyimide contains a photosensitive group in the skeleton of the polymer and is exposed to light to be polymerized by using g rays (a kind of ultraviolet ray) or the like.
Further, the photosensitive polyimide has a photosensitive group introduced into the skeleton of the original polymer, and a sensitizer is added to further increase the sensitivity. This increases the sensitivity of polyimide to the same level as photoresist and enables the processing of fine via hole patterns.

【0005】しかし、感光性ポリイミドは本来のポリマ
ーに感光基の導入・増感剤の添加といった内容が付加さ
れるため、非常に高価なものになっている。更に、これ
らの感光基・増感剤のすべてが、ポリマー化に関与して
いない。そのため、ポリイミド膜を形成した後に、反応
に使われなかった感光基・増感剤は、ポリマーの間に取
り残されるかたちとなる。この結果、長期間放置する
と、ポリイミド膜が吸湿し、ポリイミド本来の優れた絶
縁性・低誘電率といった特性を失ってしまう。
However, the photosensitive polyimide is very expensive because the contents such as introduction of a photosensitive group and addition of a sensitizer are added to the original polymer. Furthermore, not all of these photosensitive groups / sensitizers are involved in the polymerization. Therefore, after forming the polyimide film, the photosensitive group / sensitizer not used in the reaction is left behind between the polymers. As a result, when left for a long period of time, the polyimide film absorbs moisture and loses the original characteristics of the polyimide, such as excellent insulation and low dielectric constant.

【0006】一方、非感光性ポリイミドは、加熱処理の
みでポリマー化を行うので、出来上がったポリイミド
は、不純物等が少なく非常に安定した膜を得られる。し
かし微細なビアホールパターンには、RIE等のドライ
エッチング法を用いて加工を行う必要がある。そのた
め、材料そのものは廉価に仕入れることができるが、加
工に工数がかかるため、出来上がった基板のコストが高
くなってしまう。
On the other hand, since the non-photosensitive polyimide is polymerized only by heat treatment, a very stable film can be obtained in the finished polyimide with less impurities. However, it is necessary to process the fine via hole pattern by using a dry etching method such as RIE. Therefore, the material itself can be purchased at a low price, but the number of steps required for processing increases the cost of the finished substrate.

【0007】そこで、工数がドライエッチングに比べ少
なくて、加工費が安く済むウエットエッチング法を使
い、材料が安い非感光性ポリイミドにビアホールパター
ンを形成する方法として上記文献に示された方法があ
る。図3を参照しながら非感光性ポリイミドのビアホー
ル形成工程について、順に説明を行う。
Therefore, there is a method disclosed in the above-mentioned document as a method of forming a via hole pattern in a non-photosensitive polyimide which is cheap in material by using a wet etching method which requires less man-hours as compared with dry etching and can be processed at low cost. The non-photosensitive polyimide via hole forming process will be sequentially described with reference to FIG.

【0008】まず、図3(a)に示すように、基板1に
下層配線2を形成したものを、脱脂洗浄・純水洗浄等の
洗浄方法を用いて正常な状態にする次に、基板1を十分
に乾燥した後、図3(b)に示すように、ポリイミド前
駆体(ポリアミックアシッド)3を滴下してスピンコー
トを行った後、100℃でポリイミド前駆体の溶剤であ
るNMP(N−メチル−2−ピロリドン)を乾燥させ
る。
First, as shown in FIG. 3 (a), the substrate 1 on which the lower layer wiring 2 is formed is brought into a normal state by a cleaning method such as degreasing cleaning and pure water cleaning. 3B, the polyimide precursor (polyamic acid) 3 was dropped and spin-coated as shown in FIG. 3 (b), and then NMP (N-, which is a solvent of the polyimide precursor at 100 ° C.). Methyl-2-pyrrolidone).

【0009】乾燥が終了した基板は、図3(c)に示す
ように、スピンコーターを用いてポジ型のホトレジスト
4を塗布して90℃でプリベークする。次に、図3
(d)に示すように、プリベークが終了した基板は、ビ
アパターン6を持ったホトマスク5を用いて光hνで露
光し、アルカリ性の水溶液〔KOH(水酸化カリウ
ム)、TMA−H(テトラメチルアンモニウム=ヒドロ
キシド)〕を用い、現像を行う。
As shown in FIG. 3C, the dried substrate is coated with a positive photoresist 4 using a spin coater and prebaked at 90.degree. Next, FIG.
As shown in (d), the prebaked substrate is exposed to light hν using a photomask 5 having a via pattern 6, and an alkaline aqueous solution [KOH (potassium hydroxide), TMA-H (tetramethylammonium) is used. = Hydroxide)] is used for development.

【0010】次に、図3(e)に示すように、レジスト
の現像液と同一のアルカリ性の水溶液でポリイミドをエ
ッチングして、ビアホール7の形成を行う。次に、図3
(f)に示すように、ポリイミドのエッチングが終了し
た基板は、酢酸ブチルでレジスト剥離を行い、無酸素雰
囲気中で350℃のファイナルキュアを行う。
Next, as shown in FIG. 3E, the via hole 7 is formed by etching the polyimide with the same alkaline aqueous solution as the resist developing solution. Next, FIG.
As shown in (f), the substrate on which the polyimide etching has been completed is stripped of the resist with butyl acetate and subjected to final cure at 350 ° C. in an oxygen-free atmosphere.

【0011】このような工程を経て、図3(g)に示す
ように、ビアホール7を形成した後、スパッタ法等を用
いて上層配線8を形成する。
After these steps, as shown in FIG. 3G, after forming the via hole 7, the upper wiring 8 is formed by using the sputtering method or the like.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、今まで
述べてきたように、非感光性ポリイミドにウエットエッ
チングでビアホールを形成するには、ホトレジストを用
いてパターン形成する。レジストと接触しているポリイ
ミドは、第4(a)に示すように、現像液の循環が悪く
なるため、ひさし状になり、残りオーバーハング9が生
じてしまう。そのため、図4(b)に示すように、ビア
ホール7形成後、スパッタ法による上層配線8の形成を
行う場合、このオーバーハング9によりビアホール側壁
部のスパッタ膜は非常に薄くなり、下層配線2と上層配
線8の十分な層間接続が達成できず、ビアホールの層間
接続の信頼性を確保することが困難であった。
However, as described above, in order to form a via hole in the non-photosensitive polyimide by wet etching, patterning is performed using a photoresist. As shown in FIG. 4A, the polyimide in contact with the resist has an eaves-like shape due to poor circulation of the developing solution, and an overhang 9 remains. Therefore, as shown in FIG. 4B, when the upper layer wiring 8 is formed by the sputtering method after the via hole 7 is formed, the overhang 9 makes the sputtered film on the sidewall of the via hole extremely thin, so that the lower layer wiring 2 is formed. Sufficient interlayer connection of the upper layer wiring 8 cannot be achieved, and it is difficult to secure reliability of interlayer connection of via holes.

【0013】このように、ウエットエッチング法を用い
て、非感光性ポリイミドのビアホール形成を行うと、レ
ジストと接触しているポリイミドが、オーバーハングを
発生してしまい、高信頼度の層間接続を達成するのが困
難であった。本発明は、以上述べたウエットエッチング
法を用いた非感光性ポリイミドのビアホール形成の際に
発生するポリイミドのオーバーハングを除去し、スパッ
タ法等の既存の導体膜形成方法を用いて、信頼性の高い
層間接続の得られる多層配線基板のビアホールの形成方
法を提供することを目的とする。
As described above, when the via hole of the non-photosensitive polyimide is formed by using the wet etching method, the polyimide which is in contact with the resist causes an overhang and a highly reliable interlayer connection is achieved. It was difficult to do. The present invention removes the polyimide overhang that occurs when forming a via hole of a non-photosensitive polyimide using the wet etching method described above, and uses an existing conductor film forming method such as a sputtering method to improve reliability. It is an object of the present invention to provide a method for forming a via hole of a multilayer wiring board that can obtain high interlayer connection.

【0014】[0014]

【課題を解決するための手段】本発明は、上記目的を達
成するために、有機高分子膜を配線層間の絶縁層として
用いている多層配線にビアホールを形成するビアホール
の形成方法において、有機高分子膜の前駆体を基板に塗
布し溶剤を乾燥させる工程と、ホトレジストを現像して
ビアパターンを形成する工程と、アルカリ性の水溶液を
用いて前記有機高分子膜のウエットエッチングを行い、
ビアホールを形成する工程と、前記レジストを前記有機
高分子膜から剥離する工程と、前記ビアホールの形成に
より発生した前記有機高分子膜のオーバーハングをビア
ホールの形成に用いたアルカリ性の水溶液の濃度を希釈
したものを用い、再度全面をウエットエッチングしてオ
ーバーハングを除去し、前記ビアホールにテーパー加工
を施す工程と、加熱硬化を行う工程とを施すようにした
ものである。
In order to achieve the above object, the present invention provides a via hole forming method for forming a via hole in a multilayer wiring using an organic polymer film as an insulating layer between wiring layers. A step of applying a precursor of a molecular film to a substrate and drying a solvent, a step of developing a photoresist to form a via pattern, and a wet etching of the organic polymer film using an alkaline aqueous solution,
A step of forming a via hole, a step of peeling the resist from the organic polymer film, and an overhang of the organic polymer film generated by the formation of the via hole dilutes the concentration of the alkaline aqueous solution used for forming the via hole. Then, the entire surface is again wet-etched to remove the overhang, and the via hole is subjected to a taper process and a heat curing process.

【0015】また、前記有機高分子膜は非感光性ポリイ
ミド膜である。更に、前記レジストの現像液と前記非感
光性ポリイミド膜のエッチング液はアルカリ性水溶液で
ある。また、前記アルカリ性水溶液はKOH又はTMA
−H(テトラメチルアンモニウム−ヒドロキシド)水溶
液である。
The organic polymer film is a non-photosensitive polyimide film. Further, the resist developing solution and the non-photosensitive polyimide film etching solution are alkaline aqueous solutions. The alkaline aqueous solution is KOH or TMA.
-H (tetramethylammonium-hydroxide) aqueous solution.

【0016】[0016]

【作用】本発明によれば、一旦有機高分子膜である非感
光性ポリイミドにウエットエッチングによりビアホール
を形成する。すると、そのビアホールにはオーバーハン
グが形成される。そこで、そのオーバーハングをアルカ
リ性の現像液を用いて取り除く。
According to the present invention, the via hole is once formed in the non-photosensitive polyimide which is the organic polymer film by wet etching. Then, an overhang is formed in the via hole. Therefore, the overhang is removed by using an alkaline developing solution.

【0017】すなわち、非感光性ポリイミドの前駆体を
基板に塗布し溶剤を乾燥させた後、ポジ型ホトレジスト
を用いてビアパターンを形成し、TMA−H(テトラメ
チルアンモニウム=ヒドロキシド)の水溶液等のアルカ
リ性の水溶液を用いてポリイミドのウエットエッチング
を行い、ビアホールを形成する。その後、ポジ型ホトレ
ジストをポリイミドから剥離し、更に、ビアホールの形
成工程で発生したポリイミドのオーバーハングをビアホ
ールの形成に用いたアルカリ性の水溶液の濃度を希釈し
たものを用い、再度全面をウエットエッチングし、オー
バーハングを除去し、ビアホールにテーパー加工を施し
た後、加熱硬化を行う。
That is, after a non-photosensitive polyimide precursor is applied to a substrate and the solvent is dried, a via pattern is formed using a positive photoresist, an aqueous solution of TMA-H (tetramethylammonium hydroxide), etc. Wet etching of the polyimide is performed using the alkaline aqueous solution to form a via hole. After that, the positive photoresist is peeled off from the polyimide, and the polyimide overhang generated in the step of forming the via hole is diluted with the concentration of the alkaline aqueous solution used to form the via hole, and the entire surface is wet-etched again. After the overhang is removed and the via hole is tapered, it is heat-cured.

【0018】したがって、ビアホール内の側面に一様な
上層配線としての薄膜の形成が可能となり、信頼性の高
い層間接続が得られる。
Therefore, it becomes possible to form a uniform thin film as an upper layer wiring on the side surface in the via hole, and highly reliable interlayer connection can be obtained.

【0019】[0019]

【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図1は本発明の実施例を示す多層
配線基板のビアホールの形成工程断面図である。まず、
図1(a)に示すように、基板11上に下層配線12を
形成する。
Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a sectional view showing a process of forming a via hole of a multilayer wiring board showing an embodiment of the present invention. First,
As shown in FIG. 1A, the lower layer wiring 12 is formed on the substrate 11.

【0020】次に、図1(b)に示すように、その上に
層間絶縁膜としての有機高分子膜である非感光性ポリイ
ミド(例えば、du Pont社製のパイラリンPI−
2611D)13を15μmの厚さに塗布する。次い
で、図1(c)に示すように、ポジ型ホトレジスト(例
えば、東京応化社製のポジ型レジストOFPR−860
0)14を塗布する。
Next, as shown in FIG. 1 (b), a non-photosensitive polyimide (for example, Piraline PI-produced by du Pont, which is an organic polymer film as an interlayer insulating film is formed thereon.
2611D) 13 is applied to a thickness of 15 μm. Then, as shown in FIG. 1C, a positive photoresist (for example, positive resist OFPR-860 manufactured by Tokyo Ohka Co., Ltd.) is used.
0) 14 is applied.

【0021】次いで、図1(d)に示すように、ビアパ
ターン16を持ったホトマスク15を用いて光hνで露
光し、アルカリ性の水溶液〔KOH(水酸化カリウ
ム)、TMA−H(テトラメチルアンモニウム=ヒドロ
キシド)〕を用い、現像を行う。次に、図1(e)に示
すように、エッチング液としてアルカリ水溶液(例え
ば、0.26NのTMA−H:東京応化社製のNMD−
39)を使用し、ポリイミドをエッチングしてビアホー
ル17を形成する。
Then, as shown in FIG. 1 (d), a photomask 15 having a via pattern 16 is used for exposure to light hν, and an alkaline aqueous solution [KOH (potassium hydroxide), TMA-H (tetramethylammonium) is used. = Hydroxide)] is used for development. Next, as shown in FIG. 1E, an alkaline aqueous solution (for example, 0.26N TMA-H: NMD- manufactured by Tokyo Ohka Co., Ltd.) is used as an etching solution.
39) is used to etch the polyimide to form via holes 17.

【0022】次に、図1(f)に示すように、アルカリ
水溶液でポジ型ホトレジスト14を除去する。このよう
にして得られるビアホールには、ポリイミドオーバーハ
ング18が形成される。そこで、本発明の主な特徴であ
るビアホールのポリイミドオーバーハング18の除去を
行う。
Next, as shown in FIG. 1F, the positive photoresist 14 is removed with an alkaline aqueous solution. A polyimide overhang 18 is formed in the via hole thus obtained. Therefore, the polyimide overhang 18 of the via hole, which is the main feature of the present invention, is removed.

【0023】すなわち、エッチング液として先にビアホ
ールの形成工程で用いたアルカリ性の水溶液(0.26
NのTMH−H)と純水を1:7に混合し希釈した溶液
を用いて、常温で10秒から15秒程度浸漬することに
よりエッチングを行った。この時、ポリイミドのエッチ
ング量としては、約1μm程度で、ポリイミドの膜厚は
13μm程度になる。エッチングが終了したら直ちに純
水で洗浄を行い、アルカリで溶かされたポリイミドの表
面を清浄にする。続いて、135℃、200℃、350
℃の3段階に分けて加熱硬化する。
That is, as the etching solution, the alkaline aqueous solution (0.26
Etching was carried out by dipping the solution (TMH-H of N) and pure water in a ratio of 1: 7 and dipping it for 10 seconds to 15 seconds at room temperature. At this time, the etching amount of the polyimide is about 1 μm, and the film thickness of the polyimide is about 13 μm. Immediately after the etching is completed, the surface of the polyimide melted with alkali is cleaned by cleaning with pure water. Then, 135 ℃, 200 ℃, 350
It is heat-cured in three stages of ° C.

【0024】このようにして、図1(g)に示すよう
に、最終的に膜厚約9μmの非感光性ポリイミド13に
テーパ20が付いたビアホール19が形成される。次
に、スパッタ法を用いて銅を0.3μm程度付け、更
に、電解めっき法を用いて銅を5μm付け、図1(h)
に示すように、上層配線21を形成する。図2は本発明
の主な特徴である工程を更に拡大して示す断面図であ
る。
Thus, as shown in FIG. 1G, the via hole 19 having the taper 20 is finally formed in the non-photosensitive polyimide 13 having a film thickness of about 9 μm. Next, copper is deposited to a thickness of about 0.3 μm using a sputtering method, and copper is further deposited to 5 μm using an electrolytic plating method, as shown in FIG.
As shown in, the upper wiring 21 is formed. FIG. 2 is a cross-sectional view showing the process, which is the main feature of the present invention, in a further enlarged manner.

【0025】図2(A)に示すように、ビアホール17
にはポリイミドオーバーハング18が形成される。そこ
で、上記したように、エッチング液として先にビアホー
ルの形成工程で用いたアルカリ性の水溶液の濃度を希釈
したものを用い、常温で10秒から15秒程度浸漬する
ことによりエッチングを行った。エッチングが終了した
ら直ちに純水で洗浄を行い、アルカリで溶かされたポリ
イミドの表面を清浄にする。続いて加熱硬化する。
As shown in FIG. 2A, the via hole 17
A polyimide overhang 18 is formed on the surface. Therefore, as described above, etching is performed by immersing the etching solution in which the concentration of the alkaline aqueous solution used previously in the step of forming the via hole is diluted and immersing it for about 10 to 15 seconds at room temperature. Immediately after the etching is completed, the surface of the polyimide melted with alkali is cleaned by cleaning with pure water. Then, it is heat-cured.

【0026】このようにして、図2(B)に示すよう
に、非感光性ポリイミド13に、テーパ20が付いたビ
アホール19が形成される。次いで、スパッタ法を用い
て、銅を0.3μm程度付け、更に、電解めっき法を用
いて銅を5μm付け、図2(C)に示すように、上層配
線21を形成する。図5に本発明のビアホールの形成方
法により穴あけ加工した例を示す。
Thus, as shown in FIG. 2B, the via hole 19 having the taper 20 is formed in the non-photosensitive polyimide 13. Next, copper is applied to a thickness of about 0.3 μm by using a sputtering method, and copper is applied to 5 μm by using an electrolytic plating method to form an upper layer wiring 21 as shown in FIG. 2C. FIG. 5 shows an example of drilling by the via hole forming method of the present invention.

【0027】また、比較のために、図6に従来のビアホ
ールの形成方法により加工した例を示す。なお、両図と
もに(株)日立製作所 S−570LB走査電子顕微鏡
による顕微鏡写真である。図6に示すように、ビアホー
ルが形成された後に、上記したように、アルカリ性の水
溶液でウエットエッチングを行いテーパー加工を施すこ
とにより、図5に示すように、ビアホールの形成直後に
観察されたオーバーハングが除去される。
For comparison, FIG. 6 shows an example processed by a conventional via hole forming method. Both figures are micrographs by Hitachi, Ltd. S-570LB scanning electron microscope. As shown in FIG. 6, after the via hole is formed, wet etching is performed using an alkaline aqueous solution as described above to perform taper processing. As a result, as shown in FIG. The hang is eliminated.

【0028】したがって、この後に行う上層配線の形成
において均一な膜が形成される。なお、本発明は、上記
実施例に限定されるものではなく、本発明の趣旨に基づ
いて種々変形することが可能であり、それらを本発明の
範囲から排除するものではない。
Therefore, a uniform film is formed in the subsequent formation of the upper wiring. It should be noted that the present invention is not limited to the above-described embodiments, and various modifications can be made based on the spirit of the present invention, and they are not excluded from the scope of the present invention.

【0029】[0029]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、一旦形成されたビアホールにウエットエッチン
グを施すことにより、ビアホール開口上部のポリイミド
のオーバーハングが除去されるようにしたので、ビアホ
ール内の側面に一様な上層配線としての薄膜の形成が可
能となり、信頼性の高い層間接続が得られる。
As described above in detail, according to the present invention, the overhang of the polyimide at the upper portion of the via hole opening is removed by performing wet etching on the via hole once formed. It is possible to form a uniform thin film as an upper layer wiring on the side surface in the via hole, and highly reliable interlayer connection can be obtained.

【0030】また、ポリイミドのエッチング処理液が濃
度の違いのみであるため、廃液処理を同一の処理配管で
行うことができる。つまり、レジストの現像液、ポリイ
ミドのエッチング液、オーバーハングの除去用エッチン
グ液が全て同一のアルカリ性の水溶液を用いていること
により実施可能である。
Further, since the polyimide etching treatment liquids have only different concentrations, the waste liquid treatment can be performed in the same treatment pipe. That is, it can be carried out by using the same alkaline aqueous solution for the resist developing solution, the polyimide etching solution, and the overhang removing etching solution.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示す多層配線基板のビアホー
ルの形成工程断面図である。
FIG. 1 is a sectional view of a process of forming a via hole of a multilayer wiring board showing an embodiment of the present invention.

【図2】本発明の主な特徴である工程を更に拡大して示
す断面図である。
FIG. 2 is a cross-sectional view showing the process, which is the main feature of the present invention, in a further enlarged manner.

【図3】従来の非感光性ポリイミドのビアホール形成工
程断面図である。
FIG. 3 is a cross-sectional view of a conventional non-photosensitive polyimide via-hole forming process.

【図4】従来の非感光性ポリイミドのビアホール形成の
問題点を示す図である。
FIG. 4 is a diagram showing a problem of forming a via hole of a conventional non-photosensitive polyimide.

【図5】本発明を実施したビアホールの形成方法により
穴あけ加工した状態を示す基板上に形成された微細なパ
ターンの写真である。
FIG. 5 is a photograph of a fine pattern formed on a substrate, which shows a state where a hole is formed by the method for forming a via hole according to the present invention.

【図6】従来のビアホールの形成方法により穴あけ加工
した状態を示す基板上に形成された微細なパターンの写
真である。
FIG. 6 is a photograph of a fine pattern formed on a substrate, which shows a state in which holes have been drilled by a conventional via hole forming method.

【符号の説明】[Explanation of symbols]

11 基板 12 下層配線 13 非感光性ポリイミド 14 ポジ型ホトレジスト 15 ホトマスク 16 ビアパターン 17 ビアホール 18 ポリイミドオーバーハング 19 ビアホール 20 テーパ 21 上層配線 11 substrate 12 lower layer wiring 13 non-photosensitive polyimide 14 positive photoresist 15 photomask 16 via pattern 17 via hole 18 polyimide overhang 19 via hole 20 taper 21 upper layer wiring

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 有機高分子膜を配線層間の絶縁層として
用いている多層配線にビアホールを形成するビアホール
の形成方法において、 (a)有機高分子膜の前駆体を基板に塗布し溶剤を乾燥
させる工程と、 (b)ホトレジストを現像してビアパターンを形成する
工程と、 (c)アルカリ性の水溶液を用いて前記有機高分子膜の
ウエットエッチングを行い、ビアホールを形成する工程
と、 (d)前記レジストを前記有機高分子膜から剥離する工
程と、 (e)前記ビアホールの形成により発生した前記有機高
分子膜のオーバーハングをビアホールの形成に用いたア
ルカリ性の水溶液の濃度を希釈したものを用い、再度全
面をウエットエッチングしてオーバーハングを除去し、
前記ビアホールにテーパー加工を施す工程と、 (f)加熱硬化を行う工程とを施すことを特徴とする多
層配線基板のビアホールの形成方法。
1. A method of forming a via hole in a multi-layered wiring using an organic polymer film as an insulating layer between wiring layers, comprising: (a) applying a precursor of the organic polymer film to a substrate and drying the solvent. And (b) developing a photoresist to form a via pattern, (c) wet etching the organic polymer film with an alkaline aqueous solution to form a via hole, and (d) Using a step of peeling the resist from the organic polymer film, and (e) diluting the concentration of the alkaline aqueous solution used to form the via hole, the overhang of the organic polymer film generated by the formation of the via hole. , Wet-etch the entire surface again to remove the overhang,
A method of forming a via hole in a multilayer wiring board, comprising: performing a step of tapering the via hole; and (f) performing a heat curing step.
【請求項2】 前記有機高分子膜が非感光性ポリイミド
膜であることを特徴とする請求項1記載の多層配線基板
のビアホールの形成方法。
2. The method for forming a via hole of a multilayer wiring board according to claim 1, wherein the organic polymer film is a non-photosensitive polyimide film.
【請求項3】 前記レジストの現像液と前記非感光性ポ
リイミド膜のエッチング液がアルカリ性水溶液である請
求項2記載の多層配線基板のビアホールの形成方法。
3. The method for forming a via hole of a multilayer wiring board according to claim 2, wherein the resist developing solution and the non-photosensitive polyimide film etching solution are alkaline aqueous solutions.
【請求項4】 前記アルカリ性水溶液がKOH又はTM
A−H(テトラメチルアンモニウム−ヒドロキシド)水
溶液である請求項3記載の多層配線基板のビアホールの
形成方法。
4. The alkaline aqueous solution is KOH or TM.
The method for forming via holes in a multilayer wiring board according to claim 3, wherein the solution is an AH (tetramethylammonium-hydroxide) aqueous solution.
JP7739893A 1993-03-12 1993-03-12 Formation method for via hole of multilayer interconnection board Withdrawn JPH06268378A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7739893A JPH06268378A (en) 1993-03-12 1993-03-12 Formation method for via hole of multilayer interconnection board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7739893A JPH06268378A (en) 1993-03-12 1993-03-12 Formation method for via hole of multilayer interconnection board

Publications (1)

Publication Number Publication Date
JPH06268378A true JPH06268378A (en) 1994-09-22

Family

ID=13632796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7739893A Withdrawn JPH06268378A (en) 1993-03-12 1993-03-12 Formation method for via hole of multilayer interconnection board

Country Status (1)

Country Link
JP (1) JPH06268378A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996022597A1 (en) * 1995-01-17 1996-07-25 Nippon Steel Chemical Co., Ltd. Laminate
WO2004004433A1 (en) * 2002-06-27 2004-01-08 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
WO2004004430A1 (en) * 2002-06-27 2004-01-08 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
US7002081B2 (en) 2002-06-27 2006-02-21 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof
US7000313B2 (en) 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
JP2009267215A (en) * 2008-04-28 2009-11-12 Fuji Electric Device Technology Co Ltd Method for manufacturing semiconductor device
CN107926125A (en) * 2016-08-09 2018-04-17 株式会社Lg化学 Method for manufacturing insulating layer and multilayer board
JP2019505980A (en) * 2016-11-11 2019-02-28 エルジー・ケム・リミテッド Insulating layer manufacturing method and multilayer printed circuit board manufacturing method
JP2021019079A (en) * 2019-07-19 2021-02-15 三菱製紙株式会社 Etching method for resin composition

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996022597A1 (en) * 1995-01-17 1996-07-25 Nippon Steel Chemical Co., Ltd. Laminate
US6303230B1 (en) 1995-01-17 2001-10-16 Nippon Steel Chemical Co., Ltd. Laminates
US7000313B2 (en) 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
WO2004004430A1 (en) * 2002-06-27 2004-01-08 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
US6824959B2 (en) 2002-06-27 2004-11-30 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
US7002081B2 (en) 2002-06-27 2006-02-21 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof
WO2004004433A1 (en) * 2002-06-27 2004-01-08 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US7159308B2 (en) 2002-06-27 2007-01-09 Ppg Industries Ohio, Inc. Method of making a circuit board
KR100852027B1 (en) * 2002-06-27 2008-08-13 피피지 인더스트리즈 오하이오 인코포레이티드 Process for creating vias for circuit assemblies
JP2009267215A (en) * 2008-04-28 2009-11-12 Fuji Electric Device Technology Co Ltd Method for manufacturing semiconductor device
CN107926125A (en) * 2016-08-09 2018-04-17 株式会社Lg化学 Method for manufacturing insulating layer and multilayer board
JP2018532270A (en) * 2016-08-09 2018-11-01 エルジー・ケム・リミテッド Insulating layer manufacturing method and multilayer printed circuit board manufacturing method
CN107926125B (en) * 2016-08-09 2020-12-25 株式会社Lg化学 Method for manufacturing insulating layer and multilayer printed circuit board
JP2019505980A (en) * 2016-11-11 2019-02-28 エルジー・ケム・リミテッド Insulating layer manufacturing method and multilayer printed circuit board manufacturing method
JP2021019079A (en) * 2019-07-19 2021-02-15 三菱製紙株式会社 Etching method for resin composition

Similar Documents

Publication Publication Date Title
US4920639A (en) Method of making a multilevel electrical airbridge interconnect
US5453642A (en) Multilayer interconnect systems
JP3630777B2 (en) Multi-chip module manufacturing method
JPH07105386B2 (en) Method for forming patterned polyimide film
JPH06196399A (en) Method for formation of patterned film on substrate
JP2920854B2 (en) Via hole structure and method of forming the same
JPH0577355B2 (en)
JPH06268378A (en) Formation method for via hole of multilayer interconnection board
JPH0519818B2 (en)
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
US5761802A (en) Multi-layer electrical interconnection method
US6150074A (en) Method of forming electrically conductive wiring pattern
JPS63293996A (en) Manufacture of multilayer interconnection substrate
JPH0770538B2 (en) Method for forming patterned thin film on substrate
JP2710581B2 (en) Polyimide film on copper wiring and method for forming the same
US5908529A (en) Multi-layer film substrate and process for production thereof
JPH06275511A (en) Forming method of polyimide pattern
JP3689985B2 (en) Circuit board and manufacturing method thereof
JPH07283544A (en) Wiring structure and its manufacturing method
JPH04215495A (en) Manufacture of multilayer circuit board
JP2778885B2 (en) Multilayer circuit board and method of manufacturing the same
JPS5861648A (en) Composite insulating film and etching method therefor
JPH0587038B2 (en)
JP3046114B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH1027963A (en) Multilayer printed wiring board and production thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000530