JP2755019B2 - Method for manufacturing multilayer wiring board - Google Patents

Method for manufacturing multilayer wiring board

Info

Publication number
JP2755019B2
JP2755019B2 JP4045126A JP4512692A JP2755019B2 JP 2755019 B2 JP2755019 B2 JP 2755019B2 JP 4045126 A JP4045126 A JP 4045126A JP 4512692 A JP4512692 A JP 4512692A JP 2755019 B2 JP2755019 B2 JP 2755019B2
Authority
JP
Japan
Prior art keywords
insulating layer
thin film
metal thin
wiring pattern
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4045126A
Other languages
Japanese (ja)
Other versions
JPH05243732A (en
Inventor
芳嗣 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4045126A priority Critical patent/JP2755019B2/en
Publication of JPH05243732A publication Critical patent/JPH05243732A/en
Application granted granted Critical
Publication of JP2755019B2 publication Critical patent/JP2755019B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は多層配線基板の製造方法
に関し、特に大型のセラミック基板をベースとする多層
配線基板の製造方法にに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer wiring board, and more particularly to a method for manufacturing a multilayer wiring board based on a large ceramic substrate.

【0002】[0002]

【従来の技術】超大型コンピュータ等に使用する従来の
多層配線基板は、セラミック基板の上に導体ペーストと
絶縁ペーストとをスクリーン印刷法によって交互に印刷
して焼成するいわゆる厚膜方式が採用されてきたが、部
品実装の高密度化を図るため、フォトリソグラフ技術を
用いたいわゆる薄膜方式が用いられるようになり、更
に、信号の伝達速度を早くするため、絶縁層の誘電率を
低くすることが課題となって、絶縁膜の材料として無機
絶縁膜に代えて有機絶縁膜が用いられるようになってき
ている。有機絶縁膜の材料としては、耐熱性が高いこと
が必要なため、一般的にポリイミドが採用されている。
2. Description of the Related Art A conventional multilayer wiring board used for an ultra-large computer or the like employs a so-called thick film method in which a conductive paste and an insulating paste are alternately printed on a ceramic substrate by a screen printing method and fired. However, in order to increase the density of component mounting, a so-called thin film method using photolithographic technology has been used, and in order to increase the signal transmission speed, it is necessary to lower the dielectric constant of the insulating layer. As a problem, an organic insulating film has been used as a material of the insulating film instead of the inorganic insulating film. As a material for the organic insulating film, high heat resistance is required, and thus polyimide is generally employed.

【0003】更に、ここ数年の傾向として、上下の前記
導体層を接続するためのヴィアホールの形成を簡略化す
るため、フォトレジストを用いずにフォトリソグラフ技
術によってヴィアホールを形成できるように、ポリイミ
ドに感光性を持たせたいわゆる感光性ポリイミドを使用
するようになってきている。
Further, in recent years, in order to simplify the formation of via holes for connecting the upper and lower conductor layers, a via hole can be formed by a photolithographic technique without using a photoresist. So-called photosensitive polyimide, which is obtained by imparting photosensitivity to polyimide, has been used.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、近年の
多層配線基板は、部品の実装密度を一層高密度にするた
め、基板の大きさを大型にしつゝあり、また、積層する
層の数も増大する傾向にある。このため、従来の感光性
ポリイミドでは、その熱膨張率が、セラミック基板の熱
膨張率との差違が大きすぎるため、絶縁膜としての使用
の限界に達しており、もっと熱膨張率が小さなポリイミ
ドを使用する必要がある。
However, in recent multilayer wiring boards, in order to further increase the component mounting density, the size of the board is continually increased, and the number of layers to be stacked is also increasing. Tend to. For this reason, in the conventional photosensitive polyimide, the coefficient of thermal expansion is too large to be different from the coefficient of thermal expansion of the ceramic substrate, reaching the limit of use as an insulating film. Must be used.

【0005】しかし、熱膨張率が小さなポリイミドは、
フォトレジストを用いてヴィアホールを形成を形成しな
ければならないため、フォトリソグラフ技術を用いてヴ
ィアホールを形成できる感光性ポリイミドに比べて、製
作に手間がかかるという問題点があり、積層する層の数
が増すと、その差は一層大きくなる。また、加工上の安
定性についても問題がある。
However, polyimide having a small coefficient of thermal expansion is
Since a via hole must be formed using a photoresist, there is a problem that it takes time and effort to manufacture compared to a photosensitive polyimide that can form a via hole using a photolithographic technique. As the number increases, the difference increases. In addition, there is a problem in processing stability.

【0006】[0006]

【課題を解決するための手段】本発明の多層配線基板の
製造方法は、セラミック基板の上に形成した金属薄膜の
上に金または銅を析出させた導体層と感光性ポリイミド
の絶縁層とを交互に形成し、前記絶縁層にヴィアホール
を形成して上下の前記導体層を接続し、前記感光性ポリ
イミドの絶縁層をエッチングによって除去した後、熱膨
張率の低いポリイミドを注入して硬化させることによっ
て新たな絶縁層を形成することを含んでいる。
According to a method of manufacturing a multilayer wiring board of the present invention, a conductor layer obtained by depositing gold or copper on a metal thin film formed on a ceramic substrate and an insulating layer of photosensitive polyimide are formed. Alternatingly forming via holes in the insulating layer, connecting the upper and lower conductor layers, removing the insulating layer of the photosensitive polyimide by etching, injecting polyimide having a low coefficient of thermal expansion and curing. Forming a new insulating layer.

【0007】[0007]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0008】図1および図2は、本発明の一実施例を適
用して製造した多層配線基板の一例を工程順に示した断
面図で、図1は前半の工程を示す図、図2は後半の工程
を示す図である。
FIGS. 1 and 2 are sectional views showing an example of a multilayer wiring board manufactured by applying an embodiment of the present invention in the order of steps. FIG. 1 is a view showing the first half of the process, and FIG. FIG.

【0009】本実施例は、まず図1(a)に示すよう
に、セラミック基板1の上にスパッタリング法によって
チタンおよびクロムおよびパラジウムおよび銅を適宜に
せて数1000オングストロームの厚さの金属
薄膜2を形成し、その上にフォトレジスト3を塗布して
乾燥させる。フォトレジスト3は、高解像度を得るた
め、液状のポジタイプのレジストを使用する。
[0009] The present embodiment, first, as shown in FIG. 1 (a), the number 1000 appropriately <br/> assembly seen if not I titanium and chromium and palladium and copper by a sputtering method on the ceramic substrate 1 A metal thin film 2 having a thickness of Å is formed, and a photoresist 3 is applied thereon and dried. As the photoresist 3, a liquid positive type resist is used in order to obtain high resolution.

【0010】次に図1(b)に示すように、所定のマス
ク(図示省略)を使用してフォトレジスト3に対して露
光してそれを現像することにより、金属薄膜2の配線パ
ターンに相当する部分を露出させる。
Next, as shown in FIG. 1B, the photoresist 3 is exposed to light using a predetermined mask (not shown) and developed to thereby correspond to the wiring pattern of the metal thin film 2. Exposing the part to be done.

【0011】更に、図1(c)に示すように、金属薄膜
2を電極として、電気メッキ法によって露出させた金属
薄膜2の上に金または銅を析出させることにより、導体
層4を形成する。
Further, as shown in FIG. 1C, using the metal thin film 2 as an electrode, a conductor layer 4 is formed by depositing gold or copper on the metal thin film 2 exposed by an electroplating method. .

【0012】次に、図1(d)に示すように、残留して
いるフォトレジストを専用の剥離液を使用して除去し、
更に、導体層4をエッチングマスクとして、フォトレジ
ストの除去によって露出した金属薄膜も除去する。エッ
チングの手段としては、イオンビームを用いたドライエ
ッチング法を用いる。このようにして、セラミック基板
1の上に所望の形状の配線パターン9が形成できる。こ
の一連の工程において、セラミック基板1の外周部に、
配線パターン9を囲む境壁5を形成しておく。
Next, as shown in FIG. 1D, the remaining photoresist is removed by using a dedicated stripper,
Further, using the conductor layer 4 as an etching mask, the metal thin film exposed by removing the photoresist is also removed. As an etching means, a dry etching method using an ion beam is used. Thus, the wiring pattern 9 having a desired shape can be formed on the ceramic substrate 1. In this series of steps, on the outer peripheral portion of the ceramic substrate 1,
A boundary wall 5 surrounding the wiring pattern 9 is formed.

【0013】次に、図1に(e)に示すように、セラミ
ック基板1および配線パターン9および境壁5の上に、
感光性ポリイミドワニス6を塗布して乾燥する。
Next, as shown in FIG. 1E, the ceramic substrate 1, the wiring pattern 9 and the boundary wall 5 are
A photosensitive polyimide varnish 6 is applied and dried.

【0014】次に、図1(f)に示すように、所定のマ
スク(図示省略)を使用して感光性ポリイミドワニス6
に対して露光してそれを現像した後、熱処理を行って上
下の導体層を接続するためのヴィアホールを有するポリ
イミド膜7の絶縁層を形成する。
Next, as shown in FIG. 1F, a photosensitive polyimide varnish 6 is formed using a predetermined mask (not shown).
After exposure to light and development, heat treatment is performed to form an insulating layer of polyimide film 7 having via holes for connecting upper and lower conductor layers.

【0015】この図1(a)〜図1(f)の工程を必要
な回数だけ反復することにより、図2(a)に示すよう
な、セラミック基板1の上に、配線パターン9とポリイ
ミド膜7とを交互に多層に積層した基板が得られる。
By repeating the steps shown in FIGS. 1A to 1F as many times as necessary, a wiring pattern 9 and a polyimide film are formed on the ceramic substrate 1 as shown in FIG. 2A. 7 are alternately laminated in a multilayer.

【0016】次に、図2(b)に示すように、ポリイミ
ド膜7をエッチングによって除去する。エッチング手段
としては、酸素ガスプラズマによるエッチング法または
エキシマレーザによるエッチング法を用いる。このよう
にしてポリイミド膜7を完全に除去しても、配線パター
ン9は、ヴィア9aによって支えられているため、その
形状を保持している。
Next, as shown in FIG. 2B, the polyimide film 7 is removed by etching. As an etching means, an etching method using oxygen gas plasma or an etching method using excimer laser is used. Even when the polyimide film 7 is completely removed in this manner, the wiring pattern 9 retains its shape because it is supported by the via 9a.

【0017】次に、図2(c)に示すように、ポリイミ
ド膜を除去した空間に低熱膨張率のポリイミドワニスを
注入して熱処理を行い、絶縁層8を形成する。
Next, as shown in FIG. 2C, a polyimide varnish having a low coefficient of thermal expansion is injected into the space from which the polyimide film has been removed, and heat treatment is performed to form an insulating layer 8.

【0018】[0018]

【発明の効果】以上説明したように、本発明の多層配線
基板の製造方法は、絶縁基板の上に金属薄膜の導体層と
感光性ポリイミドの絶縁層とを交互に形成して絶縁層に
ヴィアホールを形成することによって上下の導体層を接
続した後、感光性ポリイミドの絶縁層をエッチングによ
って除去してそのあとに熱膨張率の低いポリイミドを注
入して硬化させて新たな絶縁層を形成することにより、
熱膨張率が小さなポリイミドを絶縁層とする多層配線基
板を容易に製造することができるという効果がある。
As described above, according to the method for manufacturing a multilayer wiring board of the present invention, a conductor layer of a metal thin film and an insulating layer of photosensitive polyimide are alternately formed on an insulating substrate to form a via on the insulating layer. After connecting the upper and lower conductor layers by forming holes, the photosensitive polyimide insulating layer is removed by etching, and then a polyimide having a low coefficient of thermal expansion is injected and cured to form a new insulating layer By doing
There is an effect that a multilayer wiring board using polyimide having a small coefficient of thermal expansion as an insulating layer can be easily manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を適用して製造した多層配線
基板の一例を工程順に示した断面図で、前半の工程を示
す図である。
FIG. 1 is a cross-sectional view showing an example of a multilayer wiring board manufactured by applying one embodiment of the present invention in the order of steps, showing the first half of the steps.

【図2】本発明の一実施例を適用して製造した多層配線
基板の一例を工程順に示した断面図で、後半の工程を示
す図である。
FIG. 2 is a cross-sectional view showing an example of a multilayer wiring board manufactured by applying one embodiment of the present invention in the order of steps, and showing the latter half of the steps.

【符号の説明】[Explanation of symbols]

1 セラミック基板 2 金属薄膜 3 フォトレジスト 4 導体層 5 境壁 6 感光性ポリイミドワニス 7 ポリイミド膜 8 絶縁層 9 配線パターン 9a ヴィア DESCRIPTION OF SYMBOLS 1 Ceramic substrate 2 Metal thin film 3 Photoresist 4 Conductive layer 5 Boundary wall 6 Photosensitive polyimide varnish 7 Polyimide film 8 Insulating layer 9 Wiring pattern 9a Via

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 セラミック基板の上に形成した金属薄膜
の上にフォトレジストを塗布して所定の形状の配線パタ
ーンに相当する部分を露出させた後、その上に金または
銅を析出させて導体層とし、前記フォトレジストを除去
して前記金属薄膜をイオンビームによるドライエッチン
グ法によって除去して配線パターンを形成し、前記配線
パターンの上に感光性ポリイミドワニスを塗布して所定
の部分を除去してヴィアホールを有する絶縁層を形
し、前記金属薄膜の形成から前記絶縁層の形成までの工
程を所定の回数だけ反復して前記金属薄膜および前記配
設パターンおよび前記絶縁層を多層に積層して前記絶縁
層の上下の前記配線パターンを前記ヴィアホールによっ
て接続し、前記感光性ポリイミドの絶縁層を酸素ガスプ
ラズマまたはエキシマレーザによるエッチングによって
除去した後、熱膨張率の低いポリイミドを注入して硬化
させることによって新たな絶縁層を形成することを含む
ことを特徴とする多層配線基板の製造方法。。
1. A wiring pattern having a predetermined shape by applying a photoresist on a metal thin film formed on a ceramic substrate.
After exposing the portion corresponding to the photoresist , gold or copper is deposited thereon to form a conductor layer, and the photoresist is removed.
And dry etching the metal thin film by ion beam.
Forming a wiring pattern by removing the wiring pattern.
Apply a photosensitive polyimide varnish on the pattern and specify
Form form an insulating layer having a via hole by removing a part, Engineering from formation of the metal thin film to form the insulating layer
The process is repeated a predetermined number of times, and the metal thin film and the arrangement are repeated.
The insulation pattern by laminating the
The wiring patterns above and below the layer are
And connect the photosensitive polyimide insulating layer to an oxygen gas pump.
A method for manufacturing a multilayer wiring board, comprising: forming a new insulating layer by injecting and curing polyimide having a low coefficient of thermal expansion after being removed by etching using a plasma or an excimer laser . .
【請求項2】 セラミック基板の上にチタンおよびクロ
ムおよびパラジウムおよび銅を適宜に組み合わせて形成
した金属薄膜の上にフォトレジストを塗布して所定の形
状の配線パターンに相当する部分を露出させた後、その
上に金または銅を析出させて導体層とし、前記フォトレ
ジストを除去して前記金属薄膜をイオンビームによるド
ライエッチング法によって除去して配線パターンを形成
し、前記配線パターンの上に感光性ポリイミドワニスを
塗布して所定の部分を除去してヴィアホールを有する
縁層を形成し、前記金属薄膜の形成から前記絶縁層の形
成までの工程を所定の回数だけ反復して前記金属薄膜お
よび前記配設パターンおよび前記絶縁層を多層に積層し
て前記絶縁層の上下の前記配線パターンを前記ヴィアホ
ールによって接続し、前記感光性ポリイミドの絶縁層を
酸素ガスプラズマまたはエキシマレーザによるエッチン
グによって除去した後、熱膨張率の低いポリイミドを注
入して硬化させることによって新たな絶縁層を形成する
ことを含むことを特徴とする多層配線基板の製造方法。
2. A photoresist is coated on a metal thin film formed by appropriately combining titanium, chromium, palladium, and copper on a ceramic substrate to form
After exposing the portion corresponding to the
The conductor layer is formed by depositing gold or copper on the
The metal thin film is treated with ion beam
Removed by light etching to form wiring pattern
And a photosensitive polyimide varnish on the wiring pattern.
Form of the coating to form form the insulation <br/> edge layer having a via hole by removing a predetermined portion, the insulating layer from the formation of the metal thin film
The steps up to formation are repeated a predetermined number of times, and the metal thin film and
And the arrangement pattern and the insulating layer are laminated in multiple layers.
The wiring pattern above and below the insulating layer
The photosensitive polyimide insulating layer.
A multilayer wiring board comprising forming a new insulating layer by injecting and curing polyimide having a low coefficient of thermal expansion after removing by etching with oxygen gas plasma or excimer laser. Manufacturing method.
JP4045126A 1992-03-03 1992-03-03 Method for manufacturing multilayer wiring board Expired - Lifetime JP2755019B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4045126A JP2755019B2 (en) 1992-03-03 1992-03-03 Method for manufacturing multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4045126A JP2755019B2 (en) 1992-03-03 1992-03-03 Method for manufacturing multilayer wiring board

Publications (2)

Publication Number Publication Date
JPH05243732A JPH05243732A (en) 1993-09-21
JP2755019B2 true JP2755019B2 (en) 1998-05-20

Family

ID=12710578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4045126A Expired - Lifetime JP2755019B2 (en) 1992-03-03 1992-03-03 Method for manufacturing multilayer wiring board

Country Status (1)

Country Link
JP (1) JP2755019B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2841888B2 (en) * 1990-03-19 1998-12-24 株式会社日立製作所 Multilayer wiring board and method of manufacturing the same
JPH04369898A (en) * 1991-06-19 1992-12-22 Hitachi Ltd Multilayer wiring board and manufacture thereof

Also Published As

Publication number Publication date
JPH05243732A (en) 1993-09-21

Similar Documents

Publication Publication Date Title
US6349456B1 (en) Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
JPS6129195A (en) Method of producing multilayer circuit board
US7007379B2 (en) Production method of printed circuit board
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
JP3442200B2 (en) Printed circuit board, method of manufacturing printed circuit board
US6638690B1 (en) Method for producing multi-layer circuits
US5130229A (en) Multi layer thin film wiring process featuring self-alignment of vias
JPH0964493A (en) Wiring structure of circuit board and its formation
JPH09312471A (en) Multilayer wiring board and its manufacturing method
JP2755019B2 (en) Method for manufacturing multilayer wiring board
US6150074A (en) Method of forming electrically conductive wiring pattern
EP0572121A2 (en) Method of making circuit board
US5219669A (en) Layer thin film wiring process featuring self-alignment of vias
JP2000232019A (en) Inductor and its manufacture
JP3215542B2 (en) Method of manufacturing multilayer thin film wiring board
JPH10190183A (en) Manufacture of printed circuit board having plated resistor
JPH06244553A (en) Manufacture of thin film multilayered wiring board
JPH03280492A (en) Formation of multilayered insulating film
JPH0563366A (en) Manufacture of ceramic multilayer wiring board
JPH09260854A (en) Multilayered circuit board and manufacturing method thereof
JPS6386496A (en) Manufacture of printed circuit board
JPH0590752A (en) Production of multi layer wiring board
JPH05259609A (en) Manufacture of printed wiring board
KR920011306A (en) Manufacturing method of high density multilayer printed circuit board
JPS62171194A (en) Matrix wiring board

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980203