JPH0795509B2 - Method of forming resist pattern - Google Patents

Method of forming resist pattern

Info

Publication number
JPH0795509B2
JPH0795509B2 JP62089541A JP8954187A JPH0795509B2 JP H0795509 B2 JPH0795509 B2 JP H0795509B2 JP 62089541 A JP62089541 A JP 62089541A JP 8954187 A JP8954187 A JP 8954187A JP H0795509 B2 JPH0795509 B2 JP H0795509B2
Authority
JP
Japan
Prior art keywords
film
pattern
electron beam
resist
ammonium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62089541A
Other languages
Japanese (ja)
Other versions
JPS63254729A (en
Inventor
尚志 渡辺
義博 戸所
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP62089541A priority Critical patent/JPH0795509B2/en
Publication of JPS63254729A publication Critical patent/JPS63254729A/en
Priority to US07/602,930 priority patent/US5139922A/en
Publication of JPH0795509B2 publication Critical patent/JPH0795509B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electron Beam Exposure (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子ビーム露光を用いたレジストパターンの
形成方法に関するものである。
TECHNICAL FIELD The present invention relates to a method for forming a resist pattern using electron beam exposure.

従来の技術 半導体装置のパターンが微細化されるにつれて電子ビー
ム露光がパターン形成に採用されるようになった。ま
た、解像度の向上および基板の凹凸の影響の軽減を意図
し、レジストを多層構造とする配慮も払われている。さ
らに、多層構造レジスト膜を使用した電子ビーム露光に
おいては下層レジストの膜厚が大であると入射電子によ
り下層レジストが帯電し、電子ビームが曲げられて描画
パターンの位置ずれが発生するため、レジスト間に導電
性を持つシリコン(Si)薄膜を配置し、下層レジストの
帯電を防止する対策が講じられている。
2. Description of the Related Art As semiconductor device patterns have become finer, electron beam exposure has come to be used for pattern formation. Further, in order to improve the resolution and reduce the influence of the unevenness of the substrate, consideration is given to making the resist a multilayer structure. Further, in electron beam exposure using a multi-layered resist film, if the thickness of the lower layer resist is large, the lower layer resist is charged by the incident electrons, and the electron beam is bent to cause misalignment of the drawing pattern. A conductive silicon (Si) thin film is placed in between to prevent the lower layer resist from being charged.

発明が解決しようとする問題点 このような従来の方法では、多層構造のレジスト間に本
来は不必要である導電性のSi薄膜を形成しなければなら
ず、また、Si薄膜の形成のためにプラズマCVDあるいは
蒸着などの処理を施す必要があり、これらの工程が、塗
布、熱処理工程などからなるホトレジスト工程とは異質
なものであるため工程が複雑化する問題があった。
Problems to be Solved by the Invention In such a conventional method, it is necessary to form an electrically conductive Si thin film, which is originally unnecessary, between resists having a multi-layer structure. Since it is necessary to perform processing such as plasma CVD or vapor deposition, and these steps are different from the photoresist step including coating and heat treatment steps, there is a problem that the steps are complicated.

問題点を解決するための手段 本発明は、このような問題点を克服するために、基板上
に少なくとも電子ビームレジスト膜とポリスチレンスル
ホン酸アンモニウム膜を順次形成したのち、熱処理、電
子ビーム露光処理を施し、次いで、前記ポリスチレンス
ルホン酸アンモニウム膜を除去し、こののち、前記電子
ビームレジスト膜を現像してパターンを形成するレジス
トパターンの形成方法である。
Means for Solving the Problems In order to overcome the above problems, the present invention sequentially forms at least an electron beam resist film and an ammonium polystyrenesulfonate film on a substrate, and then performs heat treatment and electron beam exposure treatment. This is a method of forming a resist pattern, in which the application is performed, then the polystyrene sulfonate ammonium film is removed, and then the electron beam resist film is developed to form a pattern.

作用 本発明のレジストパターンの形成方法によれば、Si薄膜
を用いることなく帯電現象を防止することが可能とな
り、パターンの歪み、位置ずれのない高精度のレジスト
パターンが実現される。
Effect According to the method for forming a resist pattern of the present invention, it is possible to prevent the charging phenomenon without using a Si thin film, and a highly accurate resist pattern free from pattern distortion and displacement can be realized.

実施例 以下に第1図〜第4図を参照して本発明のレジストパタ
ーンの形成方法について詳しく説明する。
EXAMPLES Hereinafter, the method for forming a resist pattern of the present invention will be described in detail with reference to FIGS. 1 to 4.

第1図は、本発明のレジストパターンの形成方法の第1
の実施例を説明するための図であり、この方法において
は、先ず、半絶縁性GaAs基板1の表面上に電子ビームレ
ジスト膜2としてポリメチルメタクリレート(PMMA)膜
を0.5μmの厚さで塗布し、160℃、30分のプリベークを
行う。次いで、導電性高分子薄膜3として、ポリスチレ
ンスルホン酸アンモニウム膜を0.2μmの厚さで形成
し、こののち、100℃、30分の熱処理を施す〔第1図
a〕。
FIG. 1 shows a first method of forming a resist pattern according to the present invention.
FIG. 4 is a diagram for explaining the embodiment of the present invention. In this method, first, a polymethylmethacrylate (PMMA) film is applied as the electron beam resist film 2 on the surface of the semi-insulating GaAs substrate 1 to a thickness of 0.5 μm. Then, pre-bake at 160 ° C for 30 minutes. Next, as a conductive polymer thin film 3, an ammonium polystyrene sulfonate film is formed to a thickness of 0.2 μm, and then heat treatment is performed at 100 ° C. for 30 minutes [FIG. 1A].

次いで、所定領域を電子ビーム露光する。さらに、ポジ
型ホトレジスト用の有機アルカリ現像液を用いて導電性
高分子薄膜3を除去し、最後に、メチルイソブチルケト
ン(MIBK)現像液により電子ビームレジスト膜2を現像
してPMMA膜にパターン4を形成する〔第1図b〕。
Then, a predetermined area is exposed to an electron beam. Further, the conductive polymer thin film 3 is removed by using an organic alkali developing solution for positive photoresist, and finally, the electron beam resist film 2 is developed by a methyl isobutyl ketone (MIBK) developing solution to form a pattern 4 on the PMMA film. Are formed [Fig. 1b].

このようにして形成されたパターンにおいては、パター
ン歪み、パターンの位置ずれは全く見られなかった。上
記と同じ半絶縁性GaAs基板を用い、ポリスチレンスルホ
ン酸アンモニウム膜を形成することなく、電子ビーム露
光、現像の処理を施して形成した電子ビームレジストパ
ターンではパターン歪み、パターンの位置ずれが非常に
大きいことが確認された。なお、ポリスチレンスルホン
酸アンモニウムは水溶性であるため、PMMA上に容易に塗
布できる。また、PMMA以外の各種レジスト上に塗布して
も、両者の境界付近で混合することなく、塗布できる。
また、ポリスチレンスルホン酸アンモニウムは有機アル
カリ系現像液または水で除去することができるため、PM
MAやその他の電子ビームレジストが影響を受けることは
ない。ところで、ポリスチレンスルホン酸アンモニウム
の構造は第2図で示すようにポリスチレンスルホン酸の
アニオン基と正電荷を帯びたアンモニウム基の塩とから
なるものであって、イオン伝導性を有している。また、
アンモニウム基は、窒素と水素とから構成され、金属を
含まないため、半導体基板を汚染するおそれがなく、半
導体装置の製造工程におけるレジストパターンの形成に
特に好適である。勿論、アンモニウム基以外の他の正電
荷を帯びた基を用いることもできる。
In the pattern formed in this way, no pattern distortion or pattern positional deviation was observed. The electron beam resist pattern formed by using the same semi-insulating GaAs substrate as described above and subjecting it to electron beam exposure and development without forming an ammonium polystyrene sulfonate film has very large pattern distortion and pattern displacement. It was confirmed. Since ammonium polystyrene sulfonate is water-soluble, it can be easily applied on PMMA. Further, even if it is applied on various resists other than PMMA, it can be applied without mixing in the vicinity of the boundary between the two.
In addition, since ammonium polystyrene sulfonate can be removed with an organic alkaline developer or water, PM
MA and other electron beam resists are not affected. By the way, the structure of ammonium polystyrene sulfonate is composed of an anion group of polystyrene sulfonate and a salt of a positively charged ammonium group as shown in FIG. 2, and has ion conductivity. Also,
The ammonium group is composed of nitrogen and hydrogen and does not contain a metal. Therefore, the ammonium group has no risk of contaminating the semiconductor substrate and is particularly suitable for forming a resist pattern in the manufacturing process of a semiconductor device. Of course, a group having a positive charge other than the ammonium group can be used.

第3図は、熱処理温度を変化させた場合のポリスチレン
スルホン酸アンモニウム膜のシート抵抗の変化とスパッ
タ蒸着で形成したSi膜のシート抵抗とを示した図であ
る。この図から明らかなように、ポリスチレンスルホン
酸アンモニウム膜のシート抵抗は、熱処理温度の上昇に
つれて高くなる。しかしながら、200℃の熱処理温度で
は、6×107Ω/□のシート抵抗が得られており、スパ
ッタ蒸着で形成したSi膜のシート抵抗よりもわずかに大
きい程度である。したがって、電子ビーム露光時に入射
する電子を放電させるのに十分な低い抵抗値が得られて
おり、入射電子が帯電することはない。
FIG. 3 is a diagram showing changes in the sheet resistance of the ammonium polystyrenesulfonate film when the heat treatment temperature is changed and the sheet resistance of the Si film formed by sputter deposition. As is clear from this figure, the sheet resistance of the ammonium polystyrenesulfonate film increases as the heat treatment temperature increases. However, at a heat treatment temperature of 200 ° C., a sheet resistance of 6 × 10 7 Ω / □ is obtained, which is slightly higher than the sheet resistance of the Si film formed by sputter deposition. Therefore, a resistance value low enough to discharge the incident electrons at the time of electron beam exposure is obtained, and the incident electrons are not charged.

第4図は、基板としてシリコン基板を用いるとともに、
この基板上に最上層がポリスチレンスルホン酸アンモニ
ウム膜である3層レジストを形成し、これをパターンす
る他の実施例を示す図である。
FIG. 4 shows that a silicon substrate is used as the substrate,
It is a figure which shows the other Example which forms the three-layer resist whose uppermost layer is a polystyrene sulfonate ammonium film on this board | substrate, and patterns this.

この方法では、シリコン基板5を準備し、先ず、この上
に有機薄膜6としてノボラック系ポジ形レジスト膜2μ
mの厚さに塗布し、270℃、30分の熱処理を施す。次い
で、塗布シリコン酸化膜(SOG)7を0.2μmの厚さに塗
布し、250℃、30分の熱処理を施す。さらに、電子ビー
ムレジスト2としてクロロメチル化ポリスチレン膜を0.
5μmの厚さに塗布し、130℃、30分のプリベーク処理を
施したのち、導電性高分子薄膜3としてポリスチレンス
ルホン酸アンモニウム膜を0.2μmの厚さに塗布し、100
℃、30分の熱処理を施す〔第4図a〕。
In this method, a silicon substrate 5 is prepared, and a novolac-based positive resist film 2 μ is first formed as an organic thin film 6 on the silicon substrate 5.
It is applied to a thickness of m and heat-treated at 270 ° C for 30 minutes. Next, a coated silicon oxide film (SOG) 7 is coated to a thickness of 0.2 μm and heat-treated at 250 ° C. for 30 minutes. Furthermore, a chloromethylated polystyrene film was used as the electron beam resist 2.
After applying a thickness of 5 μm and performing a pre-baking treatment at 130 ° C. for 30 minutes, apply an ammonium polystyrene sulfonate film as a conductive polymer thin film 3 to a thickness of 0.2 μm, and apply 100
Heat treatment is performed at 30 ° C for 30 minutes [Fig. 4a].

次に、露光量6μC/cm2電子ビーム露光を行ったのち、
有機アルカリ現像液でポリスチレンスルホン酸アンモニ
ウム膜を除去し、さらに、酢酸イソアミルとエチルセル
ソルブを1対4の割合で混合した現像液でクロロメチル
化ポリスチレン膜2を現像して所定のパターン4を形成
する〔第4図b〕。
Next, after performing an exposure amount of 6 μC / cm 2 electron beam exposure,
The ammonium polystyrene sulfonate film was removed with an organic alkaline developer, and the chloromethylated polystyrene film 2 was developed with a developer in which isoamyl acetate and ethyl cellosolve were mixed at a ratio of 1: 4 to form a predetermined pattern 4. (Fig. 4b).

最後に、クロロメチル化ポリスチレン膜2をマスクとし
てCHF3/O2プラズマエッチングにより塗布シリコン酸化
膜7を選択的に除去し、さらに、塗布シリコン酸化膜7
をマスクとしてO2プラズマによるエッチング処理を有機
薄膜6に施すことによって、所定のパターン8を形成す
る〔第4図c〕。
Finally, the coated silicon oxide film 7 is selectively removed by CHF 3 / O 2 plasma etching using the chloromethylated polystyrene film 2 as a mask.
A predetermined pattern 8 is formed by subjecting the organic thin film 6 to etching treatment with O 2 plasma using the mask as a mask (FIG. 4c).

このような過程を経て形成したパターンでは、±0.1μ
m(3σ)の高い重ね合せ精度が得られた。なお、導電
性高分子薄膜を使用することなくパターンを形成した場
合には、帯電による位置ずれが生じるため、重ね合せ精
度が±0.7μm(3σ)と低下することが確認された。
In the pattern formed through such a process, ± 0.1μ
A high overlay accuracy of m (3σ) was obtained. It was confirmed that when the pattern was formed without using the conductive polymer thin film, the positional deviation due to charging occurred, and the overlay accuracy was lowered to ± 0.7 μm (3σ).

発明の効果 以上の説明から明らかなように、本発明のレジストパタ
ーンの形成方法によれば、入射電子によるレジスト膜の
帯電を排除した電子ビーム露光が可能となり、このた
め、電子ビームが曲げられることがなく、パターン歪み
およびパターンの位置ずれのないレジストパターンを形
成することができる。また、導電性高分子薄膜の形成と
除去が容易で、しかも、この際に電子ビームレジストに
悪影響を及ぼすこと、基板を汚染することなどのおそれ
もない。
EFFECTS OF THE INVENTION As is apparent from the above description, according to the method for forming a resist pattern of the present invention, electron beam exposure can be performed without charging the resist film with incident electrons, and therefore the electron beam can be bent. It is possible to form a resist pattern which has no pattern distortion and pattern displacement. Further, the conductive polymer thin film can be easily formed and removed, and there is no fear that the electron beam resist is adversely affected or the substrate is contaminated at this time.

【図面の簡単な説明】[Brief description of drawings]

第1図aおよびbは本発明のレジストパターンの形成方
法によりレジストパターンが形成される過程を示す断面
図、第2図はポリスチレンスルホン酸アンモニウムの構
造を示す分子構造図、第3図は熱処理温度を変化させた
場合のポリスチレンスルホン酸アンモニウム膜のシート
抵抗の変化とスパッタ蒸着で形成したSi膜のシート抵抗
とを示した特性図、第4図a〜cは本発明のレジストパ
ターンの形成方法の他の実施例によりレジストパターン
が形成される過程を示す断面図である。 1……半絶縁性GaAs基板、2……電子ビームレジスト、
3……導電性高分子薄膜、4……パターン、5……シリ
コン基板、6……有機薄膜、7……塗布シリコン酸化
膜、8……パターン。
1A and 1B are cross-sectional views showing a process of forming a resist pattern by the method for forming a resist pattern of the present invention, FIG. 2 is a molecular structure diagram showing the structure of ammonium polystyrene sulfonate, and FIG. 3 is a heat treatment temperature. Is a characteristic diagram showing a change in sheet resistance of the ammonium polystyrene sulfonate film and a sheet resistance of the Si film formed by sputter deposition when the value is changed, and FIGS. 4A to 4C show the resist pattern forming method of the present invention. FIG. 7 is a cross-sectional view showing a process of forming a resist pattern according to another embodiment. 1 ... Semi-insulating GaAs substrate, 2 ... Electron beam resist,
3 ... Conductive polymer thin film, 4 ... Pattern, 5 ... Silicon substrate, 6 ... Organic thin film, 7 ... Coated silicon oxide film, 8 ... Pattern.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】基板上に少なくとも電子ビームレジスト膜
とポリスチレンスルホン酸アンモニウム膜を順次形成し
たのち、熱処理、電子ビーム露光処理を施し、次いで、
前記ポリスチレンスルホン酸アンモニウム膜を除去し、
こののち、前記電子ビームレジスト膜を現像してパター
ンを形成することを特徴とするレジストパターンの形成
方法。
1. At least an electron beam resist film and a polystyrene sulfonate ammonium film are sequentially formed on a substrate, followed by heat treatment and electron beam exposure treatment, and then,
Removing the polystyrene ammonium sulfonate membrane,
After that, the resist pattern is formed by developing the electron beam resist film to form a pattern.
JP62089541A 1987-04-10 1987-04-10 Method of forming resist pattern Expired - Lifetime JPH0795509B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62089541A JPH0795509B2 (en) 1987-04-10 1987-04-10 Method of forming resist pattern
US07/602,930 US5139922A (en) 1987-04-10 1990-10-25 Method of making resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62089541A JPH0795509B2 (en) 1987-04-10 1987-04-10 Method of forming resist pattern

Publications (2)

Publication Number Publication Date
JPS63254729A JPS63254729A (en) 1988-10-21
JPH0795509B2 true JPH0795509B2 (en) 1995-10-11

Family

ID=13973674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62089541A Expired - Lifetime JPH0795509B2 (en) 1987-04-10 1987-04-10 Method of forming resist pattern

Country Status (1)

Country Link
JP (1) JPH0795509B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02103547A (en) * 1988-10-13 1990-04-16 Fujitsu Ltd Formation of conductive layer
JP2902727B2 (en) * 1990-05-30 1999-06-07 株式会社日立製作所 Charged particle beam irradiation method and observation method
US5288368A (en) * 1992-12-23 1994-02-22 At&T Bell Laboratories Electron beam lithography with reduced charging effects
KR100380546B1 (en) * 1994-02-24 2003-06-25 가부시끼가이샤 히다치 세이사꾸쇼 Semiconductor ic device fabricating method
JP3456461B2 (en) 2000-02-21 2003-10-14 Tdk株式会社 Patterning method, thin-film device manufacturing method, and thin-film magnetic head manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54116883A (en) * 1978-03-02 1979-09-11 Mitsubishi Electric Corp Electron beam exposure method
JPS56125833A (en) * 1980-03-07 1981-10-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Exposing method for electron beam

Also Published As

Publication number Publication date
JPS63254729A (en) 1988-10-21

Similar Documents

Publication Publication Date Title
US4533624A (en) Method of forming a low temperature multilayer photoresist lift-off pattern
US4088490A (en) Single level masking process with two positive photoresist layers
CA1173689A (en) Electron beam exposed positive resist mask process
JPS6323657B2 (en)
US4568411A (en) Metal/semiconductor deposition
JPS5851412B2 (en) Microfabrication method for semiconductor devices
JPH0795509B2 (en) Method of forming resist pattern
JP2502564B2 (en) Method of forming resist pattern
JPS6239817B2 (en)
JPH081884B2 (en) Method of forming resist pattern
JPH06244156A (en) Formation of pattern
JPH01118127A (en) Pattern forming method
JPH02156244A (en) Pattern forming method
JP2583986B2 (en) Method of forming resist pattern
JP4425720B2 (en) Pattern formation method
KR950000090B1 (en) Manufacturing method of semiconductor device
JPH0812842B2 (en) Method of forming resist pattern
JPS6151414B2 (en)
JPH0313949A (en) Resist pattern forming method
JPS5892224A (en) Pattern formation
JPH0748468B2 (en) Pattern formation method
JPH02188911A (en) Manufacture of semiconductor device
JPS63117422A (en) Manufacture of semiconductor device
JPS6312131A (en) Manufacture of semiconductor device
JPH04215431A (en) Working of semiconductor substrate