JPS6297430A - D/aコンバ−タ - Google Patents
D/aコンバ−タInfo
- Publication number
- JPS6297430A JPS6297430A JP23795985A JP23795985A JPS6297430A JP S6297430 A JPS6297430 A JP S6297430A JP 23795985 A JP23795985 A JP 23795985A JP 23795985 A JP23795985 A JP 23795985A JP S6297430 A JPS6297430 A JP S6297430A
- Authority
- JP
- Japan
- Prior art keywords
- data
- converter
- parallel
- serial
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、D/Aコンバータ、4!に、1チップで構成
されたD/Aコンバータに関する。
されたD/Aコンバータに関する。
従来のD/Aコンバータは、f−fiバッファ。
トランスミツト制御回路、マイクロコンピュータインタ
フェースバスを持つ共通制御回路から構成される並列変
換部’t−1チップ内にモジー−ル化したD/Aコンバ
ータがなく、単にD/A変換部のみをチップ化したD/
Aコンバータであった。
フェースバスを持つ共通制御回路から構成される並列変
換部’t−1チップ内にモジー−ル化したD/Aコンバ
ータがなく、単にD/A変換部のみをチップ化したD/
Aコンバータであった。
このため、上述した従来のD/Aコンバータは5次に示
す欠点があった。
す欠点があった。
1、 単一(7)D/Aコンバータのみでは、直列デ
ィジタルデータからアナログデータを生成することがで
きない。
ィジタルデータからアナログデータを生成することがで
きない。
2、直列ディジタルデータからアナログデータを生成さ
せるためには、外部でわざわざ制御回路を設けて接続し
なければならないため高密度実装に支障きたすとともに
安価なアナログデータ生成ができない。
せるためには、外部でわざわざ制御回路を設けて接続し
なければならないため高密度実装に支障きたすとともに
安価なアナログデータ生成ができない。
3、単一のD/Aコンバータのみでは、マイクロコンピ
ュータインタフェースバスト整合スるインタフェースを
持っていないため、マイクロコンピュータ接続時には、
高密度実装に−タ接続ができない。
ュータインタフェースバスト整合スるインタフェースを
持っていないため、マイクロコンピュータ接続時には、
高密度実装に−タ接続ができない。
本発明(7)D/Aコンバータは、D/Aコンバータ1
チップ内に、D/A変換部2よびデータバッファ、トラ
ンスミツトバッファ、トランスミツト制御回路、マイク
ロコンピュータインタフェースバスを持つ共通制御回路
から構成される並列変換部を設けて構成される。
チップ内に、D/A変換部2よびデータバッファ、トラ
ンスミツトバッファ、トランスミツト制御回路、マイク
ロコンピュータインタフェースバスを持つ共通制御回路
から構成される並列変換部を設けて構成される。
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第1図は本発明の一実施例である並列変換部を持ツD
/ A =r ンハ−タラ含tr D / A変換シス
テムのブロック図である。
/ A =r ンハ−タラ含tr D / A変換シス
テムのブロック図である。
第2図は第1図に示す並列変換部を持っD/Aコンバー
タの詳細ブロック図である。
タの詳細ブロック図である。
第1図に示−f I) / A交換システムはデータ発
生装置1と、アナログ装置2と、D/AコンバータXと
を含んで構成される。
生装置1と、アナログ装置2と、D/AコンバータXと
を含んで構成される。
D/A変換部4と並列変換部3は、第2図に示す回路に
て構成される。
て構成される。
すなわち、D/A変換部4は、アナログスイッチ回路1
4とラダー回路15とを含んだ構成される。
4とラダー回路15とを含んだ構成される。
また、並列変換部3は、トランスミツトバッファ10と
、データバッファ11と、トランスミツト制御回路12
.共通制御回路13とを含んで構成される。
、データバッファ11と、トランスミツト制御回路12
.共通制御回路13とを含んで構成される。
第1図に示すD/AコンバータXの1)/A変換部4は
、データ発生装置1より基準電IJEを供給してもらっ
ている。
、データ発生装置1より基準電IJEを供給してもらっ
ている。
データ発生装置1が直列ディジタルデータをアナログ装
置2側へ送出する場合には、変換指示信号6にて、デー
タ発生装置1より、並列変換部3へD/A変換を指示し
、直列ディジタルデータ5を並列変換部3で並列ディジ
タル、データ8に変換する。
置2側へ送出する場合には、変換指示信号6にて、デー
タ発生装置1より、並列変換部3へD/A変換を指示し
、直列ディジタルデータ5を並列変換部3で並列ディジ
タル、データ8に変換する。
並列ディジタルデータ8は、D/A変換部4に送出され
、D/A変換部4にて自動的にアナログデータ9に変換
され、D/人変換部4よりアナログ装置2へ送出される
。
、D/A変換部4にて自動的にアナログデータ9に変換
され、D/人変換部4よりアナログ装置2へ送出される
。
次に、I)/A変換部4及び並列変換部3の動作につい
て説明する。
て説明する。
データ発生装置1から供給された変換指示13号6は、
共通制御回路13にてD/A変換指示を検出し、指示信
号173よび指示信号18にてトランスミツト制御回路
12へ指示し、指示信号20にてトランスミツトバッフ
ァ10に対し直列ディジタルデータ5を並列ディジタル
データ16に変換するように指示し、トランスミツトバ
ッファ10にて直列ディジタルデータ5から並列ディジ
タルデータ16に変換する。
共通制御回路13にてD/A変換指示を検出し、指示信
号173よび指示信号18にてトランスミツト制御回路
12へ指示し、指示信号20にてトランスミツトバッフ
ァ10に対し直列ディジタルデータ5を並列ディジタル
データ16に変換するように指示し、トランスミツトバ
ッファ10にて直列ディジタルデータ5から並列ディジ
タルデータ16に変換する。
この並列ディジタルデータ16は、データバッファ11
に送られストアされる。
に送られストアされる。
ストアされた並列ディジタルデータ16は、並列ディジ
タルデータ8としてアナログスイッチ回路14に送られ
、基準電圧7をもとにスイッチ回路14で入力データ1
9を生成しラダー回路15へ送出する。ラダー回路15
は、入力データ19をアナログデータ9に変換しアナロ
グ装置2へ送出する。
タルデータ8としてアナログスイッチ回路14に送られ
、基準電圧7をもとにスイッチ回路14で入力データ1
9を生成しラダー回路15へ送出する。ラダー回路15
は、入力データ19をアナログデータ9に変換しアナロ
グ装置2へ送出する。
本発明のD / Aコンバータは、D/A変換期。
データバッファ、トランスミツトバッファ、トランスミ
ツト制御回路2よびマイクロコンピュータインタフェー
スバスを持つ共通制御回路を1チップ内にモジエール化
することにより、次に示す効果がある。
ツト制御回路2よびマイクロコンピュータインタフェー
スバスを持つ共通制御回路を1チップ内にモジエール化
することにより、次に示す効果がある。
1、単一のD/Aコンバータのみで、直列ディジタルデ
ータからアナログデータを生成することができる。
ータからアナログデータを生成することができる。
2、直列ディジタルデータからアナログデータの生成時
で1、高密度実装ができ安価なアナログデータ生成がで
きる。
で1、高密度実装ができ安価なアナログデータ生成がで
きる。
3、マイク費コンピュータ接続時でも、マイクロコンピ
ュータインタフェースバスと整合するインタフェースを
持っているため、高密度実装が容易にでき、安価な接続
ができる。
ュータインタフェースバスと整合するインタフェースを
持っているため、高密度実装が容易にでき、安価な接続
ができる。
6一
第1図は本発明の一実施例を含むD/A変換システムの
ブロック図、第2図は第1図に示す実施例の詳細ブロッ
ク囚である。 X・・・・・・D/入コンバータ、1・・・・・・デー
タ発生装置、2・−・・・・アナログ装置、3・・・・
・・並列変換部、4・−・・・・D/A変換部、5・・
・・−・直列ディジタルデータ。 6・−・・・・変換指示信号、7・−・・−・基準電圧
、8・・・・・・並列ディジタルデータ、9・・・・・
・アナログデータ。 10・・・・・・トランスミツトバッファ、11・・・
・・・データバッファ、12・・・・・・トランスミツ
ト匍]!1回路、13・・・・・・共通制御回路、14
・−・・・・アナログスイッチ回路、15・・・・・・
ラダー回路、16・−・・・・並列ディジタルデーター
17.18.20・−・・・・指示信号、19・・・・
・・入力データ。 7・≦。 7一
ブロック図、第2図は第1図に示す実施例の詳細ブロッ
ク囚である。 X・・・・・・D/入コンバータ、1・・・・・・デー
タ発生装置、2・−・・・・アナログ装置、3・・・・
・・並列変換部、4・−・・・・D/A変換部、5・・
・・−・直列ディジタルデータ。 6・−・・・・変換指示信号、7・−・・−・基準電圧
、8・・・・・・並列ディジタルデータ、9・・・・・
・アナログデータ。 10・・・・・・トランスミツトバッファ、11・・・
・・・データバッファ、12・・・・・・トランスミツ
ト匍]!1回路、13・・・・・・共通制御回路、14
・−・・・・アナログスイッチ回路、15・・・・・・
ラダー回路、16・−・・・・並列ディジタルデーター
17.18.20・−・・・・指示信号、19・・・・
・・入力データ。 7・≦。 7一
Claims (1)
- データバッファ、トランスミットバッファ、トランスミ
ット制御回路、マイクロコンピュータインタフェースバ
スを持つ共通制御回路から構成される並列変換部と、ア
ナログスイッチ回路、ラダー回路から構成されるD/A
変換部とが1チップの中に含まれていることを特徴とす
るD/Aコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23795985A JPS6297430A (ja) | 1985-10-23 | 1985-10-23 | D/aコンバ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23795985A JPS6297430A (ja) | 1985-10-23 | 1985-10-23 | D/aコンバ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6297430A true JPS6297430A (ja) | 1987-05-06 |
Family
ID=17022998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23795985A Pending JPS6297430A (ja) | 1985-10-23 | 1985-10-23 | D/aコンバ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6297430A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2034550A1 (fr) * | 2007-09-07 | 2009-03-11 | Thales | Déphaseur actif intégré |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56170000A (en) * | 1980-06-03 | 1981-12-26 | Mitsubishi Electric Corp | Pcm reproducing device |
-
1985
- 1985-10-23 JP JP23795985A patent/JPS6297430A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56170000A (en) * | 1980-06-03 | 1981-12-26 | Mitsubishi Electric Corp | Pcm reproducing device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2034550A1 (fr) * | 2007-09-07 | 2009-03-11 | Thales | Déphaseur actif intégré |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE9502450D0 (sv) | Kraftöverföring med högspänd likström | |
JPS6297430A (ja) | D/aコンバ−タ | |
KR870002706A (ko) | 데이타웨이 시스템에 있어서의 음성전송 방법 | |
EP1215809A3 (de) | Stromrichtersystem zur Erhöhung einer Gleichspannung | |
JPS60111132U (ja) | デイジタルデ−タ入力回路 | |
JPS58218867A (ja) | 並列運転電源制御方式 | |
JPS6016984Y2 (ja) | インタフエイス回路 | |
JP2753246B2 (ja) | シーケンスコントローラ | |
JPS581357A (ja) | デ−タ伝送方式 | |
JP3289812B2 (ja) | 電力変換装置とその多重化システム | |
JPH0286363A (ja) | 電話装置の給電回路 | |
JP2870158B2 (ja) | ディジタル式電子ボタン電話装置 | |
JPS63157615A (ja) | 分散電源システム | |
JPS6068167A (ja) | ア−ク溶接用直流電源装置 | |
JPS58218868A (ja) | 並列運転電源制御方式 | |
JPH01307838A (ja) | マイクロコンピュータのエミュレータ | |
JPS59162668U (ja) | 電力変換装置の逆相検出回路 | |
JPS5887433U (ja) | 無停電電源装置 | |
JPH1027038A (ja) | 接続ケーブル | |
JPH037075A (ja) | トランジスタモジュール | |
JPH02186895A (ja) | 有線式リモートコントロールシステム | |
JPH0295940U (ja) | ||
JPS59114794U (ja) | 電圧形インバ−タの事故検出回路 | |
JPS6327127A (ja) | 信号変換装置 | |
JPH044491A (ja) | Icカード用データ処理装置 |