JPS6292608A

JPS6292608A - アダプテイブフイルタ

Info

Publication number: JPS6292608A
Application number: JP61239388A
Authority: JP
Inventors: ヨハネス・オットー・フールマン; ルイス・ヨハネス・ファン・マル
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1985-10-10
Filing date: 1986-10-09
Publication date: 1987-04-28
Anticipated expiration: 2009-12-12
Also published as: US4747068A; DE3676442D1; EP0222428B1; JPH06101667B2; NL8502767A; EP0222428A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、ろ波すべき信号を人力させる入力端と複数個
の出力端とををする遅延回路を具えるアダプティブフィ
ルタであって、前記の出力端の各々は係数制御回路にそ
れぞれ結合され、これら係数制御回路の出力端は加算回
路に結合され、前記の係数制御回路の制御信号入力端は
第１積分器の出力端にそれぞれ結合され、これら第１積
分器の入力端は第１乗算回路の出力端にそれぞれ結合さ
れ、これら第１乗算回路の入力端は前記の遅延回路の関
連の出力端に結合され、これら第１乗算回路の他の入力
端は補正信号発生回路の出力端に結合され、この補正信
号発生回路の入力端は前記の加算回路の出力端に結合さ
れ、前記の補正信号発生回路の前記の入力端における信
号が、第２積分器の出力端に結合された制御信号入力端
を有する制御回路により制御されうるようになっており
、前記の第２積分器の入力端は第２乗算回路の出力端に
結合され、この第２乗算回路の入力端は前記の補正信号
発生回路の出力端に結合されているアダプティブフィル
タに関するものである。

上述した種類のアダプティブフィルタはオランダ国特許
出願第７９０２０９３号（特開昭５６−１０７６２９号
公報に対応）明細書に記載されており既知である。

この場合、制御回路は割算回路であり、補正信号発生回
路および第２乗算回路の他の入力端は基準信号を受け、
補正信号発生回路から生じる出力信号は、第２積分器か
ら生じる出力信号により制御される乗算回路を経て第２
乗算回路の入力端に供給されるようになっている。

本発明の目的は、アダプティブフィルタの集中（コンバ
ーゼンス）特性を改善することにある。

本発明は、ろ波すべき信号を入力させる入力端と複数個
の出力端とを有する遅延回路を具えるアダプティブフィ
ルタであって、前記の出力端の各々は係数制御回路にそ
れぞれ結合され、これら係数制御回路の出力端は加算回
路に結合され、前記の係数制御回路の制御信号入力端は
第１積分器の出力端にそれぞれ結合され、これら第１積
分器の入力端は第１乗算回路の出力端にそれぞれ結合さ
れ、これら第１乗算回路の入力端は前記の遅延回路の関
連の出力端に結合され、これら第１乗算回路の他の°入
力端は補正信号発生回路の出力端に結合され、この補正
信号発生回路の入力端は前記の加算回路の出力端に結合
され、前記の補正信号発生回路の前記の入力端における
信号が、第２積分器の出力端に結合された制御信号入力
端を有する制御回路により制御されうるようになってお
り、前記の第２積分器の入力端は第２乗算回路の出力端
に結合され、この第２乗算回路の入力端は前記の補正信
号発生回路の出力端に結合されているアダプティブフィ
ルタにおいて、前記の制御回路は第３乗算回路であり、
前記の第２乗算回路の他の入力端が前記の遅延回路の他
の出力端に結合され、前記の第２積分器の出力端がほぼ
指数伝達特性を有する回路を経て前記の第３乗算回路の
前記の制御信号入力端に結合されていることを特徴とす
る。

本発明による手段によれば、積分器の入力信号ができる
だけ一定に保持される。既知の回路では、これらの信号
はフィルタの入力端における信号の振幅に応じて二次関
数的に変化するということを確かめた。従って、集中速
度が遅くなり、フィルタ調整は信号振幅が小さい場合に
不正確になり、−力信号振幅が大きい場合に不安定とな
るおそれがあった。

本発明によるフィルタによれば、所望に応じ巡回型アダ
プティブフィルタを経て更に炉液するのに適した一点振
幅の出力信号を得ることができる。

本発明によるアダプティブフィルタは例えば、テレテキ
スト受信機におけるようなデータ信号伝送路の伝達特性
を補正するのに用いることができる。

補正信号発生回路には例えば、オランダ国特許出願第８
４０２０７１号（特開昭６１−１９２５９号公報に対応
）に記載されているような３レベル符号切換関数を有す
る回路を設けることができ、或いは他の入力端において
基準信号（この基準信号は所定のフィルタ関数に対する
フィルタの出力信号を対称的に振幅制限することにより
得ることができる）を受ける差決定回路を設けることが
でき、他のフィル夕関数に対してはこのフィルタにこの
基準信号に対する入力端を設けることができる。

図面につき本発明を説明する。

本発明によるアダプティブフィルタの一実施例のブロッ
ク線図である第１図において、ろ波すべき信号はこのア
ダプティブフィルタの入力端ｌに供給される。この入力
端１は遅延回路３の入力端でもある。この遅延回路の複
数の出力端５，７゜９．１１は係数制御回路２１．２３
．２５．２７のそれぞれの入力端１３．１５．１７．１
９に接続され、これら係数制御回路の制御信号入力端２
９．３１．３３．３５は第１積分器３７．３９．４１．
４３の出力端にそれぞれ接続されている。

これら第１積分器３７．３９．４１．４３のそれぞれの
入力端４５．４７．４９．５１は第１乗算回路５３．５
５．５７゜５９の出力端にそれぞれ接続され、これら第
１乗算回路の入力端６１．６３．６５．６７は遅延回路
３の関連の出力端５．７．９にそれぞれ接続されている
。

第１乗算回路５３．５５．５７．５９の他の入力端６９
゜７１、７３．７５には乗算器８１の出力端８３が接続
され、これら入力端６９．７１．７３．７５に補正信号
発生回路７９の出力端７７から生じる補正信号が乗算器
８１を経て供給される。この補正信号の振幅は乗算器８
１により制御しうる。

遅延回路３は更に出力端８５を有し、この出力端８５は
加算回路８９の入力端８７に接続され、この加算回路の
他の入力端９１．９３．９５．９７は係数制御回路２１
、２３．２５．２７のそれぞれの出力端９９．１００．
１０２゜１０４にそれぞれ接続されている。

乗算器８１の出力端８３は第２乗算回路１０３の入力端
１０１にも接続され、この第２乗算回路の他の入力端１
０５は遅延回路３の出力端８５に接続されている。

この第２乗算回路１０３の出力端１０７は第２積分器１
０９０入力端に接続され、この第２積分器の出力端１１
１は指数伝達関数回路１１３０入力端に接続され、この
指数伝達関数回路の出力端１１５は乗算器８１０制御信
号入力端１１７と、制御回路として動作する第３乗算回
路１２１の制御信号入力端１１９とに接続されている。

加算回路８９の出力端１２３は第３乗算回路１２１の池
の入力端１２５に接続され、この第３乗算回路の出力端
１２７は補正信号発生回路７９の入力端１２９に接続さ
れているとともにフィルタの出力端１３１に接続されて
いる。

本例の場合差決定回路として形成した補正信号発生回路
７９の他の入力端１３３はフィルタの基準信号入力端１
３５に接続されている。或いはまた、この入力端１３３
をフィルタの所定の関数に対するリミッタ１３７を経て
フィルタの出力端１３１に接続することもできる。

アダプティブフィルタの動作原理はアイ・イー・イー・
イー・トランザクションズ・オン・コンシニ−７−ｘレ
クトｏ＝りＸ　（ＩＥＥＢ　Ｔｒａｎｓａｃｔｉｏｎｓ
ｏｎ　Ｃｏｓｕｍｅｒ　Ｅｌｅｃｔｒｏｎｉｃｓ）、第
０８２７巻、第３号（１９８１年８月）の第５１２〜５
２９頁およびオランダ国特許出願第７９０２０９３号（
特開昭５６−１０７６２９号公報に対応）に詳細に説明
されており、これらの文献に開示されている複数の詳細
回路は本発明の第１図の実施例にも用いることができる
。

第１図の回路の、上記の文献の回路との相違は、補正信
号をＣで表し、第３乗算回路の制御信号入力端における
制御信号をａで表した場合に、第１積分器および第２積
分器の双方が信号ａＣＸを受け（ここにＸは遅延回路３
の関連の出力端５．７゜いうことである。ここにｋは関
連のループにおける利得によって決まる定数である。従
って、第１および第２積分器の入力信号はフィルタの入
力信号の振幅に殆ど依存しない振幅を有するようになり
、従ってループ利得がほぼ一定に維持され、オーバード
ライブによる不安定状態やヒステリシス現象が生じなく
なり、フィルタの集中（コンバーゼンス）速度は実質的
に信号振幅に依存しなくなる。この場合定数には不安定
状態が生じる値よりもほんのわずか小さい値に選択する
ことができる。

このようにすると、集中速度はできるだけ早くなる。

所望に応じ、オランダ国特許出願第８４０２０７１号（
特開昭６１−１９２５９号公報に対応）明細書に記載さ
れているような、入力信号の３つのレベルでその出力信
号の符号を変化させる回路を差決定回路７９の代わりに
用いて補正信号を発生させることができる。

係数制御回路が接続されていない遅延回路３の出力端８
５を任意に選択することができる。

また他の直流レベル制御回路や阻止状態を解除する回路
を例えば上記のオランダ国特許出願第８４０２０１１号
明細書に記載されているようにして用いることができ、
また積分器を所望に応じ間欠的に駆動させることができ
ること明かである。

第１図と対応する素子に第１図と同じ符号を付しである
第２図は、第１図の乗算器８１の機能を、所望に応じい
かにして、差決定回路として構成した補正信号発生回路
７９の入力＠１３３と基準信号入力端１３５との間にお
よび差決定回路７９０入力端１２９と第３乗算回路１２
１の出力端１２７との間にそれぞれ配置した２つの乗算
器１３９および１４１によって達成せしめうるかを示す
ものであり、この場合乗算器１３９および１４１にも指
数伝達関数回路１１３の出力信号を供給する。この場合
、差決定回路７９の出力端７７は第１乗算回路５９．５
７．５５．５３のそれぞれの入力端７５．７３．７１．
６９および第２乗算回路１０３の入力端１０１　に直接
接続される。

第３図はほぼ指数の伝達関数を生じる指数伝達関数回路
１１３の一実施例を示し、その入力端である２つの端子
１４５右よび１４７はトランジスタ１４９および１５１
のベースに接続され、これらトランジスタのエミッタは
相互接続されるとともにトランジスタ１５３のコレクタ
に接続されている。トランジスタ１５３のベースはダイ
オード１５５を経てトランジスタ１４９のコレクタに接
続され、このトランジスタ１４９は電流源１５７から電
流Ｉを受ける。トランジスタ１５１のコレクタに端子１
４５および１４７間の電圧■に指数関数的に依存する電
流■。Ｕ、を引入れる。

ダイオード１５５を流れる電流は電流■に比べて無視し
ろる程度に小さいものとする。トランジスタ１４９のベ
ース−エミッタ電圧をｖｌとし、トランジスタ１５１の
ベース−エミッタ電圧をｖ２とする。

この場合、■ｏを２つのトランジスタ１４９．１５１に
対し同じ値にするとくこの同じ値はこれらトランジスタ
の寸法を等しくすることにより得ることができる）、ｅＶ。

Ｔ１＝ＩｏｅｅＶ２Ｔ ■。ｕｔ　＝［ｏｅとなり、＝　ｅ ■ 従って、ＶＴｌｏｕｔ　＝Ｉｅとなり、回路１１３の出力電流Ｉ。ｕｔは入力端子■に
指数関数的に依存する。

本発明アダプティブフィルタの他の実施例を示す第４図
において、第１〜３図の素子と対応する素子には同一符
号を付した。

この場合、補正信号発生回路７９を例えば３レベル符号
切換回路として示しであるも、リミッタを後続させた或
いは後続させない差決定回路として形成することもでき
る。

第３乗算回路１２１　は第１図のように加算回路８９の
出力端に設けずに、この加算回路の入力回路中に設ける
。この乗算回路１２１　は、係数制御回路２１゜２３、
２５．２７のそれぞれの出力端９９．１００．１０２゜
１０４と加算回路８９の入力端９１．９３．９５．９７
との間にそれぞれ設けられた４つの乗算器１６１．１６
３゜１６５、１６７と、遅延回路３の出力端８５と加算
回路８９０入力端８７との間に設けられた乗算器１６９
とを有している。これら乗算器１６１．１６３．１６５
．１６７゜１６９の他の入力端は第３乗算回路１２１の
制御信号入力端１１９に接続されている。

本発明アダプティブフィルタの更に他の実施例を示す第
５図に示すように、第３乗算回路１２１を遅延回路３の
出力端５．７．８５．９．１１に接続すると、この第３
乗算回路１２１が第１および４図に示す乗算器８１の機
能をも満足する為、この乗算器８工を省略しろる。この
第５図においても第１〜４図と対応する素子に同一符号
を付した。

この場合、第２乗算回路１０３の入力端１０１を補正信
号発生回路７９の出力端７７に接続し、第１乗算回路５
３．５５．５７および５９のそれぞれの入力端６９゜７
１、７３および７５も同様に補正信号発生回路７９の出
力端７７に接続する。

また、乗算器１６１．１６３．１６５．１６７は遅延回
路３の出力端５．７．９．１１と係数制御回路２１．２
３゜２５、２７のそれぞれの入力端１３．１５．１７．
１９との間に設けられ、これら乗算器１６１．１６３．
１６５．１６７の出力端は第１乗算回路５３．５５．５
７．５９のそれぞれの出力端６１．６３．６５．６７に
もそれぞれ接続されている。乗算器１６９は遅延回路３
の出力端８５と加算回路８９の入力端８７との間に設け
られ、この入力端８７は第２乗算回路１０３の入力端１
０５に接続されている。

第６図は本発明アダプティブフィルタの更に他の実施例
を示し、これは第５図の回路の変形例である。この第６
図においても、第１〜５ｒｌ！Ｊの素子と同一素子には
同一符号を付した。この場合、乗算回路１２１は１０個
の乗算器１７３．１７５．１７７、１７９゜１８１、１
８３．１８５．１８７．１８９および１９１を有する。

乗算器１７３．１７５．１７７、１７９は遅延回路３の
出力端５．７，９．１１と第１乗算回路５３．５５．５
７．５９のそれぞれの入力端６１．６３．６５．６７と
の間にそれぞれ設けられている。乗算器１８１．１８３
．１８５．１８７は積分器３７．３９．４１．４３の出
力端と係数制御回路２１、２３．２５．２７のそれぞれ
の制御信号人力端２９゜３１、３３．３５との間にそれ
ぞれ設けられている。乗算器１８９は遅延回路３の出力
端８５と第２乗算回路１０３の入力端１０５との間に設
けられ、乗算器１９１は遅延回路３の出力端８５と加算
回路８９０入カ端８７との間に設けられている。これら
１０個の乗算器１７３、１７５．１７７、１７９．１８
１．１８３．１８５．１８７．１８９゜１９１のすべて
は更に第３乗算回路１２１の制御信号人力４１１９に接
続されている入力端を有している。

【図面の簡単な説明】

第１図は、本発明によるアダプティブフィルタの１実施
例を示すブロック線図、第２図は、第１図のアダプティブフィルタの一部の変形
例を示すブロック線図、第３図は、本発明によるアダプティブフィルタに用いる
指数伝達関数回路の１具体例を示す回路図、第４図は、本発明によるアダプティブフィルタの他の実
施例を示すブロック線図、第５図は、本発明によるアダプティブフィルタの更に他
の実施例を示すブロック線図、第６図は、本発明による
アダプティブフィルタの更に他の実施例を示すブロック
線図である。 ■・・・フィルタの入力端３・・・遅延回路２１、２３．２５．２７・・・係数制御回路３７、３９
．４１．４３・・・第１積分器５３、５５．５７．５９
・・・第１乗算回路７９・・・補正信号発生回路（差決
定回路）８１、１３９．１４１．１６１．１６３．１６
５．１６７、１６９．１７３．１７５．１７７゜１７９
、１８１．１８３．１８５．１８７．１８９．１９１・
・・乗算器８９・・・加算回路　　　　１０３・・・第
２乗算回路１０９・・・第２積分器１１３・・・指数伝達関数回路１２１・・・第３乗算回路　１３１・・・フィルタの出
力端１３５・・・フィルタの基準信号入力端１３７・・
・リミッタ特許出願人　　　エヌ・ベー・プイリップス・フルーイ
ランペンフ７ブリケン

Claims

【特許請求の範囲】

１、ろ波すべき信号を入力させる入力端（１）と複数個
の出力端（５、７、９、１１）とを有する遅延回路（３
）を具えるアダプティブフィルタであって、前記の出力
端の各々は係数制御回路（２１、２３、２５、２７）に
それぞれ結合され、これら係数制御回路の出力端（９９
、１００、１０２、１０４）は加算回路（８９）に結合
され、前記の係数制御回路の制御信号入力端（２９、３
１、３３、３５）は第１積分器（３７、３９、４１、４
３）の出力端にそれぞれ結合され、これら第１積分器の
入力端（４５、４７、４９、５１）は第１乗算回路（５
３、５５、５７、５９）の出力端にそれぞれ結合され、
これら第１乗算回路の入力端（６１、６３、６５、６９
）は前記の遅延回路（３）の関連の出力端（５、７、９
、１１）に結合され、これら第１乗算回路の他の入力端
（６９、７１、７３、７５）は補正信号発生回路（７９
）の出力端（７７）に結合され、この補正信号発生回路
の入力端（１２９）は前記の加算回路の出力端（１２３
）に結合され、前記の補正信号発生回路の前記の入力端
における信号が、第２積分器（１０９）の出力端（１１
１）に結合された制御信号入力端（１１９）を有する制
御回路（１２１）により制御されうるようになっており
、前記の第２積分器の入力端は第２乗算回路（１０３）
の出力端（１０７）に結合され、この第２乗算回路の入
力端（１０１）は前記の補正信号発生回路（７９）の出
力端（７７）に結合されているアダプティブフィルタに
おいて、前記の制御回路（１２１）は第３乗算回路であ
り、前記の第２乗算回路（１０３）の他の入力端（１０
５）が前記の遅延回路（３）の他の出力端（８５）に結
合され、前記の第２積分器（１０９）の出力端（１１１
）がほぼ指数伝達特性を有する回路（１１３）を経て前
記の第３乗算回路（１２１）の前記の制御信号入力端（
１１９）に結合されていることを特徴とするアダプティ
ブフィルタ。