JPS6292350A - 電子部品用リ−ド材 - Google Patents
電子部品用リ−ド材Info
- Publication number
- JPS6292350A JPS6292350A JP60231953A JP23195385A JPS6292350A JP S6292350 A JPS6292350 A JP S6292350A JP 60231953 A JP60231953 A JP 60231953A JP 23195385 A JP23195385 A JP 23195385A JP S6292350 A JPS6292350 A JP S6292350A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- iacs
- conductivity
- lead
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体などの電子部品の実装に用いるリードフ
レーム、リード線、端子等のリード材に関するものであ
る。
レーム、リード線、端子等のリード材に関するものであ
る。
従来の技術
一般にトランジスターやＩＣなどの電子部品の実装にｉ
ｄ ＩＪ−ドフレーム、リード線、端子等のリード材が
用いられている。これ等リード材、例えばリードフレー
ムは第１図に平面図の一例を、第２図に断面図の他の一
例を示すように、Ｓｉチップ（４）全塔載するタブ部（
１）の周囲にインナーリード部（２）を設け、その外側
にアウターリード部（３）ヲ設けたもので、タブ部（１
）に接着剤又はろう材からなる接合剤（５）を介してＳ
ｉチップ（４）をグイボンドし、Ｓｉチップ（４）上に
形成した電極パッド（６）とインナーリード部（２）を
金属細線（７）によりワイヤボンドした後、レジン（８
）によりモールド封止しており、露出するアウターリー
ド部（３）には多くの場合半田付けのためのＳｎ又は５
ｎ−ｐｂ金合金被覆を行なっている。
ｄ ＩＪ−ドフレーム、リード線、端子等のリード材が
用いられている。これ等リード材、例えばリードフレー
ムは第１図に平面図の一例を、第２図に断面図の他の一
例を示すように、Ｓｉチップ（４）全塔載するタブ部（
１）の周囲にインナーリード部（２）を設け、その外側
にアウターリード部（３）ヲ設けたもので、タブ部（１
）に接着剤又はろう材からなる接合剤（５）を介してＳ
ｉチップ（４）をグイボンドし、Ｓｉチップ（４）上に
形成した電極パッド（６）とインナーリード部（２）を
金属細線（７）によりワイヤボンドした後、レジン（８
）によりモールド封止しており、露出するアウターリー
ド部（３）には多くの場合半田付けのためのＳｎ又は５
ｎ−ｐｂ金合金被覆を行なっている。
このよう々リードフレームＣ以下フレームと略記〕は通
常金属板条材よりプレス加工やエツチングによって成型
されるもので、金属基材には熱膨張の小さいＦ ｅ −
Ｎ ｉ −Ｃｏ合金（コバール）やＦｅ−Ｎｉ合金が用
いられていたが、近年熱及び電気の良導体であるＣｕ合
金、例えばＣｕ−８ｎｓ Ｃｕ−Ｆｅ５Ｃｕ−Ｎｉ−３
ｎｘ Ｃｕ−Ｃｒ−Ｚｒ５Ｃｕ−８ｎ−Ｃｒ等の合金（
以下Ｃｕ材と略記〕が用いられるようになろた。これに
セラミック封止にかわる量産向きのレジンモールド封止
において、上記Ｃｕ材はその大きな熱膨張率が使用上の
制約とはならず、上記コバールより安価で加工性に優れ
ているためである。また金属細線にはＡｕ線が用いられ
ていたが、近年Ａ４線が用いられるようになつｆ？：、
。
常金属板条材よりプレス加工やエツチングによって成型
されるもので、金属基材には熱膨張の小さいＦ ｅ −
Ｎ ｉ −Ｃｏ合金（コバール）やＦｅ−Ｎｉ合金が用
いられていたが、近年熱及び電気の良導体であるＣｕ合
金、例えばＣｕ−８ｎｓ Ｃｕ−Ｆｅ５Ｃｕ−Ｎｉ−３
ｎｘ Ｃｕ−Ｃｒ−Ｚｒ５Ｃｕ−８ｎ−Ｃｒ等の合金（
以下Ｃｕ材と略記〕が用いられるようになろた。これに
セラミック封止にかわる量産向きのレジンモールド封止
において、上記Ｃｕ材はその大きな熱膨張率が使用上の
制約とはならず、上記コバールより安価で加工性に優れ
ているためである。また金属細線にはＡｕ線が用いられ
ていたが、近年Ａ４線が用いられるようになつｆ？：、
。
発明が解決しようとする問題点
Ｃｕ材からなるフレームに直接ワイヤーボンディングす
ると、Ａｕ線の場合にはＡ１７００間のパープルブレー
ン現象を生じる恐れがあり、Ａｔ線の場合ににＡｔ／Ｃ
１１間の固相反応や電食を起す恐れがある。そこでワイ
ヤーボンドするインナーリード部やタブ部ｌ／ｉｌ：は
酸化防止のためのＡ２スポットメッキを施している。ス
ポットメッキは高価なＡｔの使用量を節約するためであ
るが、安定したボンド強度を得るためには、メッキ厚さ
を３〜５μと厚くする必要がある。
ると、Ａｕ線の場合にはＡ１７００間のパープルブレー
ン現象を生じる恐れがあり、Ａｔ線の場合ににＡｔ／Ｃ
１１間の固相反応や電食を起す恐れがある。そこでワイ
ヤーボンドするインナーリード部やタブ部ｌ／ｉｌ：は
酸化防止のためのＡ２スポットメッキを施している。ス
ポットメッキは高価なＡｔの使用量を節約するためであ
るが、安定したボンド強度を得るためには、メッキ厚さ
を３〜５μと厚くする必要がある。
これはボンディング時の加熱により大気中の０２がＡ７
中に拡散し、メッキが薄いとその界面を劣化し、安定し
たボンド特性が得られないためである。
中に拡散し、メッキが薄いとその界面を劣化し、安定し
たボンド特性が得られないためである。
′＝！た半導体は高集積化と共に小型、高密度化が強く
望まれ、例えば第１図に示すフレームのアウトリードの
ピッチｉｄ２．５４ｍｍであるが、これを１．２７ｗｎ
、更には０．６５ｙｍ＋＋に縮少できるチップキャリヤ
ーやフラットパックなどの面実装型に移行しつつあり、
第３図に示す可ベンド型面実装置ＣＶＣよれば従来の数
分の１に小型化することができる。しかしながらこれ等
小型レジンモールドはリードとモールドの界面から水分
や不純物が浸入し易く、信頼性が劣る欠点がある。
望まれ、例えば第１図に示すフレームのアウトリードの
ピッチｉｄ２．５４ｍｍであるが、これを１．２７ｗｎ
、更には０．６５ｙｍ＋＋に縮少できるチップキャリヤ
ーやフラットパックなどの面実装型に移行しつつあり、
第３図に示す可ベンド型面実装置ＣＶＣよれば従来の数
分の１に小型化することができる。しかしながらこれ等
小型レジンモールドはリードとモールドの界面から水分
や不純物が浸入し易く、信頼性が劣る欠点がある。
捷たプリント基板等への実装が第３図に示すアウターリ
ード（３）の（９〕の部分をリフロー半田付けするため
、アウターリードと半田の接合強度が重要であるが、Ｃ
１ｌとＳｎの経時的不可避的反応過程でＣｕ材中の特定
合金成分が有害に作用し、接合強度を劣化する。
ード（３）の（９〕の部分をリフロー半田付けするため
、アウターリードと半田の接合強度が重要であるが、Ｃ
１ｌとＳｎの経時的不可避的反応過程でＣｕ材中の特定
合金成分が有害に作用し、接合強度を劣化する。
問題点を解決するための手段
本発明はこれに鑑み種々検討の結果、信頼性に優れた小
型、高密度パッケージを経済的に実現するためには、前
記欠陥を解消できるフレーム基材が必要であり、これに
は基材の熱伝導度（電気伝導度）及び表面特性が基本的
条件であることを知見り１、更に検討の結果電子部品用
υ率を５〜３０％ＩＡＣＳとしたことを特徴とするもの
である。
型、高密度パッケージを経済的に実現するためには、前
記欠陥を解消できるフレーム基材が必要であり、これに
は基材の熱伝導度（電気伝導度）及び表面特性が基本的
条件であることを知見り１、更に検討の結果電子部品用
υ率を５〜３０％ＩＡＣＳとしたことを特徴とするもの
である。
即ち本発明リード材は基材に導電率が１２％ＩＡＣＳ以
下のＣｕ合金を用い、その全面又は少なくとも一部表面
に導電率が８０１１ＡＣ８以上のＣｕ又はＣｕ合金を被
着して、全体としての導電率を５〜３０チＩＡＣ８Ｋ調
整したものである。基材としてＣｕ１ＣＴｉ、 Ｎｉ％
Ｓ ｉ％Ａｔ、Ｆｅｓ８ ｎｓ Ｂ ｅ等の合金成分
を添加することにより。
下のＣｕ合金を用い、その全面又は少なくとも一部表面
に導電率が８０１１ＡＣ８以上のＣｕ又はＣｕ合金を被
着して、全体としての導電率を５〜３０チＩＡＣ８Ｋ調
整したものである。基材としてＣｕ１ＣＴｉ、 Ｎｉ％
Ｓ ｉ％Ａｔ、Ｆｅｓ８ ｎｓ Ｂ ｅ等の合金成分
を添加することにより。
導電率を低下させることができるが、強度、加工性、リ
ード材の特性及び製造し易さ、更にはコストの点からｃ
ｕ−Ｎｔ系合金が最適であり、例えばＣｕ−１，０〜３
０ ｗ ｔチＮｉ合金は導電率９〜４チｌＡＣ３，引張
強さ約４５〜６０Ｋｇ／−を有し、これにＳｎ％Ａｔ、
ｓｉ等を添加すれば一層強度を向上できる。
ード材の特性及び製造し易さ、更にはコストの点からｃ
ｕ−Ｎｔ系合金が最適であり、例えばＣｕ−１，０〜３
０ ｗ ｔチＮｉ合金は導電率９〜４チｌＡＣ３，引張
強さ約４５〜６０Ｋｇ／−を有し、これにＳｎ％Ａｔ、
ｓｉ等を添加すれば一層強度を向上できる。
このような基材としてＦｌ Ｃｕ −９，５ｗ ｔ％Ｎ
ｔ−２，３ｗｔ％Ｓｎ合金（導電率１１％Ｉ ＡＣＳ、
引張強さ６０Ｖ４／−）、Ｃｕ−１５ｗｔ％Ｎ ｉ −
８ｗ ｔ ％ Ｓ ｎ合金（導電率７％ＩＡＣＳ、引張
強さ約１００胸／−）−２０Ｗ ｔ％Ｎ ｉ−６，５ｗ
ｔ％Ｓｉ合金、Ｃｕ −２０ｗ ｔ％Ｎｉ−４，５ｗ
ｔ％Ａｔ−４ｗｔ％Ｍｎ合金、ｃｕ−ｉｓまた基材の全
面又は少なくとも一部表面に被着する導電率８０％ＩＡ
ＣＳ以上のＣｕ又はＣｕ合６一 金としては純Ｃｕを始め、Ｃｕ−０，１，ｗｔ％Ｚｒ合
金、Ｃｕ−０，５ｗｔ％Ｃｒ合金、（：ｕ−０，２５ｗ
ｔ％Ｚｒ−Ｑ、５ｗｔ％（：ｒ合金、Ｃｕ−０，１５ｗ
ｔ％５ｎ−０，０３ｗ ｔ ｔｉｂ Ｐ合金、Ｃｕ−０
，１５ｗｔ％５ｎ−０，２ｗｔ％Ｃｒ合金、Ｃｕ−０，
１ｗｔ％Ｍｇ合金、Ｃｕ−０，２ｗｔ ％Ｎｉ−０，０
３ｗｔ％Ｐ合金等を用い、前記基材への被着はプレス工
程々どにより例えばフレームに成型した後被着り、でも
よいが、実用上に板状基材の片面又は両面にクラッド（
圧延圧着〕、メッキ、イオンブレーティング、蒸着等に
より被着する。
ｔ−２，３ｗｔ％Ｓｎ合金（導電率１１％Ｉ ＡＣＳ、
引張強さ６０Ｖ４／−）、Ｃｕ−１５ｗｔ％Ｎ ｉ −
８ｗ ｔ ％ Ｓ ｎ合金（導電率７％ＩＡＣＳ、引張
強さ約１００胸／−）−２０Ｗ ｔ％Ｎ ｉ−６，５ｗ
ｔ％Ｓｉ合金、Ｃｕ −２０ｗ ｔ％Ｎｉ−４，５ｗ
ｔ％Ａｔ−４ｗｔ％Ｍｎ合金、ｃｕ−ｉｓまた基材の全
面又は少なくとも一部表面に被着する導電率８０％ＩＡ
ＣＳ以上のＣｕ又はＣｕ合６一 金としては純Ｃｕを始め、Ｃｕ−０，１，ｗｔ％Ｚｒ合
金、Ｃｕ−０，５ｗｔ％Ｃｒ合金、（：ｕ−０，２５ｗ
ｔ％Ｚｒ−Ｑ、５ｗｔ％（：ｒ合金、Ｃｕ−０，１５ｗ
ｔ％５ｎ−０，０３ｗ ｔ ｔｉｂ Ｐ合金、Ｃｕ−０
，１５ｗｔ％５ｎ−０，２ｗｔ％Ｃｒ合金、Ｃｕ−０，
１ｗｔ％Ｍｇ合金、Ｃｕ−０，２ｗｔ ％Ｎｉ−０，０
３ｗｔ％Ｐ合金等を用い、前記基材への被着はプレス工
程々どにより例えばフレームに成型した後被着り、でも
よいが、実用上に板状基材の片面又は両面にクラッド（
圧延圧着〕、メッキ、イオンブレーティング、蒸着等に
より被着する。
被着層の厚さは全体の導電率が５〜３０％ＩＡＣＳとｈ
るように基材と被着材の断面積を設定する。
るように基材と被着材の断面積を設定する。
例えばＣｕ−］５５ｗ４％Ｎｉ−８ｔ％Ｓｎ合金（導電
率７％ＩＡＣ８）板の両面にＣｕ−０，１ｗｔ％５ｎ−
Ｏ，２ｗｔ％Ｃｒ合金（導電率９１％ＩＡＣ８）を被着
した厚さ０．２ ｗＭの板で導電率を１５％ＩＡＣＳと
するためには、基材の厚さを０．１８ｗｎ、被着材の厚
さを０．０１ｗｎとすればよい。
率７％ＩＡＣ８）板の両面にＣｕ−０，１ｗｔ％５ｎ−
Ｏ，２ｗｔ％Ｃｒ合金（導電率９１％ＩＡＣ８）を被着
した厚さ０．２ ｗＭの板で導電率を１５％ＩＡＣＳと
するためには、基材の厚さを０．１８ｗｎ、被着材の厚
さを０．０１ｗｎとすればよい。
作用
本発明において基材に導電率が１２％ＩＡＣＳ以下のＣ
ｕ合金を用い、その全面又は少なくとも一部表面に導電
率が８０％ＩＡＣＳ以上のｃｕ又はＣｕ合金を被着し、
全体の導電率を５〜３０％ＩＡＣＳとすることにより、
例えばフレームとしてレジンモールドした半導体の信頼
性を向上するものである。即ちＣｕ系フレームの過剰な
伝熱性は半導体の半田付けなどにより、リード部の急激
な温度上昇を起し、レジンとの間に大きな熱歪みを生じ
てクラック発生の原因となる。
ｕ合金を用い、その全面又は少なくとも一部表面に導電
率が８０％ＩＡＣＳ以上のｃｕ又はＣｕ合金を被着し、
全体の導電率を５〜３０％ＩＡＣＳとすることにより、
例えばフレームとしてレジンモールドした半導体の信頼
性を向上するものである。即ちＣｕ系フレームの過剰な
伝熱性は半導体の半田付けなどにより、リード部の急激
な温度上昇を起し、レジンとの間に大きな熱歪みを生じ
てクラック発生の原因となる。
一方レジンモールドの密着力に半導体の製造工程におい
て、フレーム表面に発生する酸化膜とレジンとの密着力
となり、導電率８０％ＩＡＣＳ以上のＣｕ又はＣｕ合金
の多くは高い値を示す。
て、フレーム表面に発生する酸化膜とレジンとの密着力
となり、導電率８０％ＩＡＣＳ以上のＣｕ又はＣｕ合金
の多くは高い値を示す。
しかしながら導電率が３０％ＩＡＣＳを越えるＣｕ又は
Ｃｕ合金では過剰な伝熱性により上記不都合を生じ、導
電率が５チ未満では伝熱性（放熱性）が不足するため、
パッケージの熱抵抗が高く、内部半導体素子の温度を上
昇し、信頼性の低下を招く。
Ｃｕ合金では過剰な伝熱性により上記不都合を生じ、導
電率が５チ未満では伝熱性（放熱性）が不足するため、
パッケージの熱抵抗が高く、内部半導体素子の温度を上
昇し、信頼性の低下を招く。
本発明は基材に導電率１２％ＩＡＣＳ以下のＣｕ合金を
用いることにより、上記伝熱性の制御と同時にフレーム
に一義的に必要な強度メンバーとし、表層を導電率８０
％ＩＡＣＳ以上のＣｕ又はＣｕ合金とすることにより、
前記レジンモールドの密着力を高めると共にボンディン
グ性を高め、半田付けの強度劣化を防止したものである
。
用いることにより、上記伝熱性の制御と同時にフレーム
に一義的に必要な強度メンバーとし、表層を導電率８０
％ＩＡＣＳ以上のＣｕ又はＣｕ合金とすることにより、
前記レジンモールドの密着力を高めると共にボンディン
グ性を高め、半田付けの強度劣化を防止したものである
。
しかして導電率１．２％ＩＡＣＳ以下のＣｕ合金単体、
例えばＳｎとＰｅ含有するリン青銅や、ＮｉやＦｅｆ多
量に含むＣｕ合金では、固相反応に伴って経時的に半田
付は部の強度が激減する。
例えばＳｎとＰｅ含有するリン青銅や、ＮｉやＦｅｆ多
量に含むＣｕ合金では、固相反応に伴って経時的に半田
付は部の強度が激減する。
これＵＰ、Ｎｉ％Ｆｅ等がＳｎとＣｕの拡散反応部に集
まって脆化ｆまねき、また難還元性の合金成分の酸化物
が残り、前記ベアーポンドの障害となる。更に９９．９
９９％級の高純（、ｕ細線を用いるポンディングワイヤ
ーと硬さが大巾に異なるため、超音波ボンドが困難とな
る。
まって脆化ｆまねき、また難還元性の合金成分の酸化物
が残り、前記ベアーポンドの障害となる。更に９９．９
９９％級の高純（、ｕ細線を用いるポンディングワイヤ
ーと硬さが大巾に異なるため、超音波ボンドが困難とな
る。
このように基材に低導電性高強度のＣｕ合金を用い、表
層に高導電性軟質のＣｕ又はＣｕ合金を配することによ
りリード材、特にフレームに要求される多くの特性を経
済的に容易に達成したもので、特に基材にＣｕ−Ｎｉ系
合金を用いＪ るとよい。即ちＣｕ−Ｎｉ系合金零弗度、低導電性にお
いてＣｕ−Ｓｎ系合金等より優れ、かつ経済的であり、
更にプレス成型等においてリード端面に露出した場合、
リン青銅は酸化皮膜の密着性が最も劣り、レジンモール
ドとの密着力も低く、モールド後の熱歪みで外気水分の
浸入経路を作り易い。
層に高導電性軟質のＣｕ又はＣｕ合金を配することによ
りリード材、特にフレームに要求される多くの特性を経
済的に容易に達成したもので、特に基材にＣｕ−Ｎｉ系
合金を用いＪ るとよい。即ちＣｕ−Ｎｉ系合金零弗度、低導電性にお
いてＣｕ−Ｓｎ系合金等より優れ、かつ経済的であり、
更にプレス成型等においてリード端面に露出した場合、
リン青銅は酸化皮膜の密着性が最も劣り、レジンモール
ドとの密着力も低く、モールド後の熱歪みで外気水分の
浸入経路を作り易い。
実施例
Ｃｕ合金からなる基板の両面に高導電性、軟質のＣｕ又
はＣｕ合金を被着し、第１表に示す厚さ０．２箭のリー
ド板を作成した。尚表中Ｎα５゜６は基板の両面に電気
メツキ法により高導電性軟質の純ＣｕＴｈ被着し、その
他は圧延クラッド法により高導電性軟質のＣｕ合金を被
着した。
はＣｕ合金を被着し、第１表に示す厚さ０．２箭のリー
ド板を作成した。尚表中Ｎα５゜６は基板の両面に電気
メツキ法により高導電性軟質の純ＣｕＴｈ被着し、その
他は圧延クラッド法により高導電性軟質のＣｕ合金を被
着した。
これ等について導電率、引張強さ、伸びを測定した。そ
の結果を第１表に併記した。
の結果を第１表に併記した。
次に上記リード板について下記の試験を行ない、その結
果を第２表に示した。
果を第２表に示した。
試験（１） エポキシレジンとの接着力ＩＣ（７）実
装詐熱履歴をシュミレートするため、大気中４５０℃に
３分間加熱してからセミキュアーのガラスエポキシ板を
ホットプレス接着した後、接着物の剪断強度を求めた。
装詐熱履歴をシュミレートするため、大気中４５０℃に
３分間加熱してからセミキュアーのガラスエポキシ板を
ホットプレス接着した後、接着物の剪断強度を求めた。
試験（ＩＩ） 半田付は強度
直径２＃φの硬銅線を長さ１．０瓢の部分に共晶半田を
付けて半田付けし、１５０℃に３００時間保持してから
引張試験し、半田による接合強度を求めた。
付けて半田付けし、１５０℃に３００時間保持してから
引張試験し、半田による接合強度を求めた。
試験（Ｉ［Ｉ） Ａｕ線のベアボンド性試験（１）の
加熱処理を施した後、Ｎ２−１０％Ｈ２気流中で３００
℃に１５分間処理してから、直径２５μのＡＵ線Ｖマニ
ュアル式ポールボンダーＣＫＳ社４１２４型超音波圧着
器〕によりボンディングを行ない、これについてプル強
度を測定した。
加熱処理を施した後、Ｎ２−１０％Ｈ２気流中で３００
℃に１５分間処理してから、直径２５μのＡＵ線Ｖマニ
ュアル式ポールボンダーＣＫＳ社４１２４型超音波圧着
器〕によりボンディングを行ない、これについてプル強
度を測定した。
試験ＯＶ） Ｃｕ線のボンディング性直径３０μのＣ
ｕ線をＮ２−１０チＨ２気流中で３００℃に保持し、試
験（ｍ）と同様にしてボンディングした後、プル強度を
測定した。
ｕ線をＮ２−１０チＨ２気流中で３００℃に保持し、試
験（ｍ）と同様にしてボンディングした後、プル強度を
測定した。
次に第１表に示す本発明リード材Ｎαｌ〜６と比較リー
ド材Ｎ［Ｌ７，８，１２，１４，１５を用い、第１図に
示すフレームと同様の２２ピンのフレームを打抜き、こ
れに常法にょクタブ部とインナーリード部先端にＡ１を
スポット状に従来の厚さの約’ＡＣ１，５μ）にメッキ
し、タブ部［ＡＪペース）ｋ用いてＳｉチップをグイボ
ンドした後％Ｓ１チップ上の電極バットとインナーリー
ド部先端を直径２５μのＡｕ線により２６０℃でワイヤ
ーボンドした。尚これ等の作業は大気中で行なった。続
いてこれをエポキシレジンのトランスファーモールドで
封止し、アウターリードに半田メッキを施して第２図に
示す可ベンド型面実装置Ｃを作成した。これ等について
半田付けを模して２５０℃の共晶半田浴にアウターリー
ドを５秒間ディップすることを３回繰返−続いて温度８
０℃、湿度８０％の加湿ポット中に１０００時間保持し
てから故障率を測定した。
ド材Ｎ［Ｌ７，８，１２，１４，１５を用い、第１図に
示すフレームと同様の２２ピンのフレームを打抜き、こ
れに常法にょクタブ部とインナーリード部先端にＡ１を
スポット状に従来の厚さの約’ＡＣ１，５μ）にメッキ
し、タブ部［ＡＪペース）ｋ用いてＳｉチップをグイボ
ンドした後％Ｓ１チップ上の電極バットとインナーリー
ド部先端を直径２５μのＡｕ線により２６０℃でワイヤ
ーボンドした。尚これ等の作業は大気中で行なった。続
いてこれをエポキシレジンのトランスファーモールドで
封止し、アウターリードに半田メッキを施して第２図に
示す可ベンド型面実装置Ｃを作成した。これ等について
半田付けを模して２５０℃の共晶半田浴にアウターリー
ドを５秒間ディップすることを３回繰返−続いて温度８
０℃、湿度８０％の加湿ポット中に１０００時間保持し
てから故障率を測定した。
これ等の結果を第２表に併記した。
６〜
昏Ｓ ト（ｆｆｌω■０ト８８［Ｆ］
ジ −ヘ （’ｌ’） 寸 旧 ０
ト ■ ■ム ２ ？＋凶の寸０リドω００１へω寸の１−１−−１−
１−、ｍ 版 第１表及び第２表から明らかなように本発明リード材Ｎ
（Ｌｌ〜６は全体の導電率７〜２３チｌＡＣ３で、十分
な強度（引張強さ５０Ｋｇ／−以上、伸び５％以上〕を
有し、パッケージ材に要求される基本的特性（レジン接
着力１，１以上、半田付は強度０．８に９／−以上、Ａ
ｕ線ボンデイングカ８．７ｇｒ以上、ＡＡ線ボンデイン
グカ１．０．５ｇｒ以上〕を有し、可ベンド型面実装置
ＣとしてＡｇのスポットメッキ厚さが薄いにもかかわら
ず、故障ヤが１．６％以下と極めて小さいことが判る。
ト ■ ■ム ２ ？＋凶の寸０リドω００１へω寸の１−１−−１−
１−、ｍ 版 第１表及び第２表から明らかなように本発明リード材Ｎ
（Ｌｌ〜６は全体の導電率７〜２３チｌＡＣ３で、十分
な強度（引張強さ５０Ｋｇ／−以上、伸び５％以上〕を
有し、パッケージ材に要求される基本的特性（レジン接
着力１，１以上、半田付は強度０．８に９／−以上、Ａ
ｕ線ボンデイングカ８．７ｇｒ以上、ＡＡ線ボンデイン
グカ１．０．５ｇｒ以上〕を有し、可ベンド型面実装置
ＣとしてＡｇのスポットメッキ厚さが薄いにもかかわら
ず、故障ヤが１．６％以下と極めて小さいことが判る。
これに対し全体の導電率が３０％ＩＡＣＳを越える比較
リード材Ｎα７、全体の導電率が５〜３０％ＩＡＣＳの
範囲内にあっても、表層材の導電率が８０％未満の比較
リード材Ｎ［Ｌ８及び基材の導電率が１２％ＩＡＣＳを
越える比較リード材Ｎ１１２ではパッケージ材に要求さ
れる基本特性は良好なるも、可ベンド型面実装置Ｃとし
ての故障率が増大することが判る。また表層材を被着し
ない導電率５〜３０％の基材からなる比較リード材ｔａ
９，１０．］ｌ、１．３では何れもパッケージ材に要求
される基本特性が劣り、導電率８０チ以上のＣｕ合金か
らなる比較リード材Ｎ［１１４〜１５ではパッケージ材
に要求される基本特性が良好なるも、可ベント型面実装
置Ｃとして故障率が大きいことが判る。
リード材Ｎα７、全体の導電率が５〜３０％ＩＡＣＳの
範囲内にあっても、表層材の導電率が８０％未満の比較
リード材Ｎ［Ｌ８及び基材の導電率が１２％ＩＡＣＳを
越える比較リード材Ｎ１１２ではパッケージ材に要求さ
れる基本特性は良好なるも、可ベンド型面実装置Ｃとし
ての故障率が増大することが判る。また表層材を被着し
ない導電率５〜３０％の基材からなる比較リード材ｔａ
９，１０．］ｌ、１．３では何れもパッケージ材に要求
される基本特性が劣り、導電率８０チ以上のＣｕ合金か
らなる比較リード材Ｎ［１１４〜１５ではパッケージ材
に要求される基本特性が良好なるも、可ベント型面実装
置Ｃとして故障率が大きいことが判る。
以上ＩＣなどの半導体パッケージに使用するフレームに
ついて説明したが、これに限るものではなく半導体など
の電子部品に用いるリードフレーム、リード線、端子等
に適用１７、上記の優れた効果を奏する。
ついて説明したが、これに限るものではなく半導体など
の電子部品に用いるリードフレーム、リード線、端子等
に適用１７、上記の優れた効果を奏する。
発明の詳細
な説明した如く本発明によれば、半導体などの電子部品
のレジンモールド封止において、接着力と熱歪みの観点
から封止の信頼性を向上し、Ａｇ等の使用量を軽減し得
るもので、ＩＣフレーム、ダイオード、各種センサー、
抵抗、コンデンサー、スイッチ等に適用し、顕著な効果
を奏するものである。
のレジンモールド封止において、接着力と熱歪みの観点
から封止の信頼性を向上し、Ａｇ等の使用量を軽減し得
るもので、ＩＣフレーム、ダイオード、各種センサー、
抵抗、コンデンサー、スイッチ等に適用し、顕著な効果
を奏するものである。
第１図はリードフレームの一例を示す平面図、第２図Ｕ
ＩＪ−ドフレームの他の一例を示す断面図、第３図は可
ベンド型面実装置Ｃの一例を示す断面図である。 １ タブ部 ２ インナーリード部 ３ アウターリード部 ４ Ｓｉチップ５ 接合剤
６ 電極パッド ７ 金属細線 ８ レジン
ＩＪ−ドフレームの他の一例を示す断面図、第３図は可
ベンド型面実装置Ｃの一例を示す断面図である。 １ タブ部 ２ インナーリード部 ３ アウターリード部 ４ Ｓｉチップ５ 接合剤
６ 電極パッド ７ 金属細線 ８ レジン
Claims (3)
- （１）導電率１２％ＩＡＣＳ以下のＣｕ合金からなる基
材の全面又は少なくとも一部表面に、導電率が８０％Ｉ
ＡＣＳ以上のＣｕ又はＣｕ合金を被着し、全体の導電率
を５〜３０％ＩＡＣＳとしたことを特徴とする電子部品
用リード材。 - （２）基材にＮｉを含有するＣｕ合金を用いる特許請求
の範囲第１項記載の電子部品用リード材。 - （３）導電率８０％ＩＡＣＳ以上のＣｕ合金として、Ｓ
ｎ０．２５ｗｔ％以下、Ｚｒ０．２５ｗｔ％以下、Ｃｒ
１．０ｗｔ％以下の範囲内で何れか１種又は２種以上を
含むＣｕ合金を用いる特許請求の範囲第１項又は第２項
記載の電子部品用リード材。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231953A JPS6292350A (ja) | 1985-10-17 | 1985-10-17 | 電子部品用リ−ド材 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231953A JPS6292350A (ja) | 1985-10-17 | 1985-10-17 | 電子部品用リ−ド材 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6292350A true JPS6292350A (ja) | 1987-04-27 |
Family
ID=16931649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60231953A Pending JPS6292350A (ja) | 1985-10-17 | 1985-10-17 | 電子部品用リ−ド材 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6292350A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5616953A (en) * | 1994-09-01 | 1997-04-01 | Micron Technology, Inc. | Lead frame surface finish enhancement |
-
1985
- 1985-10-17 JP JP60231953A patent/JPS6292350A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5616953A (en) * | 1994-09-01 | 1997-04-01 | Micron Technology, Inc. | Lead frame surface finish enhancement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60257160A (ja) | 半導体装置 | |
| JPH10118783A (ja) | 半田材料及びそれを用いた電子部品 | |
| US4732733A (en) | Copper-base alloys for leadframes | |
| EP1037277B1 (en) | Lead frame and method of fabricating a lead frame | |
| JPH0674479B2 (ja) | リードフレーム、コネクタもしくはスイッチ用導電圧延材料 | |
| US6747343B2 (en) | Aluminum leadframes with two nickel layers | |
| US5463247A (en) | Lead frame material formed of copper alloy for resin sealed type semiconductor devices | |
| JPS60124960A (ja) | 半導体素子結線用線 | |
| WO1988002411A1 (en) | Material for conductive parts of electronic and electric appliances | |
| JP2005052869A (ja) | 高温はんだ付用ろう材とそれを用いた半導体装置 | |
| JP2701419B2 (ja) | 半導体素子用金合金細線及びその接合方法 | |
| JPH01257356A (ja) | 半導体用リードフレーム | |
| JP2797846B2 (ja) | 樹脂封止型半導体装置のＣｕ合金製リードフレーム材 | |
| JPS6292350A (ja) | 電子部品用リ−ド材 | |
| JPS6149450A (ja) | 半導体用リ−ドフレ−ム | |
| JPS5933851A (ja) | 気密封止半導体容器 | |
| JP3080892B2 (ja) | 銅リードフレームを用いた信頼性の高い薄型プラスチック半導体パッケージ | |
| JPS639957A (ja) | 半導体リ−ドフレ−ム | |
| JPS6353287A (ja) | Ａｇ被覆導体 | |
| JPS60253107A (ja) | 耐熱性Ａｇ被覆導体 | |
| JP2006247690A (ja) | ろう材、これを用いた半導体装置の製造方法および半導体装置 | |
| JPH0558259B2 (ja) | ||
| JP2648408B2 (ja) | 半導体素子搭載用プリント基板 | |
| JPH11260993A (ja) | 半田耐熱剥離性に優れる半導体装置用銅合金リード材 | |
| JPH02251155A (ja) | 半導体素子用金合金細線及びその接合方法 |