JPS628790B2 - - Google Patents
Info
- Publication number
- JPS628790B2 JPS628790B2 JP5950781A JP5950781A JPS628790B2 JP S628790 B2 JPS628790 B2 JP S628790B2 JP 5950781 A JP5950781 A JP 5950781A JP 5950781 A JP5950781 A JP 5950781A JP S628790 B2 JPS628790 B2 JP S628790B2
- Authority
- JP
- Japan
- Prior art keywords
- graphic
- signal
- memory
- information
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000011010 flushing procedure Methods 0.000 claims description 14
- 230000002194 synthesizing effect Effects 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 27
- 238000003786 synthesis reaction Methods 0.000 description 27
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 12
- 239000003086 colorant Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000002592 echocardiography Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
Description
本発明は、図形表示信号発生装置、特にグラフ
イツクデイスプレイの表示装置において、図形情
報の合成表示を行ない得るようにした図形表示信
号発生装置に関するものである。 カラーの図形を表示するラスタスキヤン方式の
CRT装置においては、光の３原色である赤（以
下Ｒ）、緑（以下Ｇ）、青（以下Ｂ）に対してそれ
ぞれ別々のメモリプレーンを備え、各メモリプレ
ーンに適当なパターンを書き込むことにより、所
望のカラー図形を出力していた。例えば、Ｒ、
Ｇ、Ｂそれぞれに１プレーンのフレームバツフア
を用意することにより、３ビツト／１画素、すな
わち８種類までの色を表示することができる。ま
た３プレーン以上の複数のプレーンを用意し、各
プレーンの出力を１つのアドレスとしてルツクア
ツプテーブルを引くことにより、さらに多くの色
および濃淡などを表示することが可能になつてい
る。したがつてこの表示方式では与えられた図形
パターンをカラーあるいは濃淡表現で表示する機
能を有するが、部分的な図形パターンの強調や入
力する図形や文字のエコー表示、さらに表示画面
のダイナミツクな分割などを行なう機能をもたな
いものであつた。 本発明は、図形パターン（第１の図形情報）を
発生する手段と、前記図形パターンに付加するド
ツト情報（第２の図形情報）を発生する手段と、
フラツシング信号を発生する手段と、前記第１の
図形情報と前記第２の図形情報と前記フラツシン
グ信号の合成を行う複数の合成論理手段と、該複
数の合成論理手段をプログラマブルにかつダイナ
ミツクに選択する手段を設けたことを特徴とし、
その目的は部分図形パターンの強調および表示画
面のダイナミツクな分割による画面の有効利用を
はかるようにすることにある。 第１図は本発明の一構成例を示す。１０１は複
数の２値プレーン上に表現した図形パターン（第
１の図形情報）を記憶する第１のメモリ、１０２
は第１のメモリ１０１内の第１の図形情報に付加
するドツト情報（第２の図形情報）を記憶する第
２のメモリ、１０３は第１のメモリ１０１内の第
１の図形情報を読み出して第１の図形信号を発生
する第１の図形信号発生回路、１０４は第１の図
形情報の部分情報（ＫビツトからなるＫ≧１）で
ある第１の図形信号（以下SA）、１０５は第２の
メモリ１０２内の第２の図形情報を読み出して第
２の図形信号を発生する第２の図形信号発生回
路、１０６は第２の図形情報の部分情報（Ｋビツ
トからなる）である第２の図形信号（以下SB）、
１０７はフラツシング信号を発生するフラツシン
グ信号発生回路、１０８はフラツシング信号（以
下SF）であつて画面全体について一斉に所定周
期でオン・オフされるもの、１０９は合成回路、
１１０は合成回路１０９の出力信号（以下S1）
である。合成回路１０９においては次の論理を実
現する。
イツクデイスプレイの表示装置において、図形情
報の合成表示を行ない得るようにした図形表示信
号発生装置に関するものである。 カラーの図形を表示するラスタスキヤン方式の
CRT装置においては、光の３原色である赤（以
下Ｒ）、緑（以下Ｇ）、青（以下Ｂ）に対してそれ
ぞれ別々のメモリプレーンを備え、各メモリプレ
ーンに適当なパターンを書き込むことにより、所
望のカラー図形を出力していた。例えば、Ｒ、
Ｇ、Ｂそれぞれに１プレーンのフレームバツフア
を用意することにより、３ビツト／１画素、すな
わち８種類までの色を表示することができる。ま
た３プレーン以上の複数のプレーンを用意し、各
プレーンの出力を１つのアドレスとしてルツクア
ツプテーブルを引くことにより、さらに多くの色
および濃淡などを表示することが可能になつてい
る。したがつてこの表示方式では与えられた図形
パターンをカラーあるいは濃淡表現で表示する機
能を有するが、部分的な図形パターンの強調や入
力する図形や文字のエコー表示、さらに表示画面
のダイナミツクな分割などを行なう機能をもたな
いものであつた。 本発明は、図形パターン（第１の図形情報）を
発生する手段と、前記図形パターンに付加するド
ツト情報（第２の図形情報）を発生する手段と、
フラツシング信号を発生する手段と、前記第１の
図形情報と前記第２の図形情報と前記フラツシン
グ信号の合成を行う複数の合成論理手段と、該複
数の合成論理手段をプログラマブルにかつダイナ
ミツクに選択する手段を設けたことを特徴とし、
その目的は部分図形パターンの強調および表示画
面のダイナミツクな分割による画面の有効利用を
はかるようにすることにある。 第１図は本発明の一構成例を示す。１０１は複
数の２値プレーン上に表現した図形パターン（第
１の図形情報）を記憶する第１のメモリ、１０２
は第１のメモリ１０１内の第１の図形情報に付加
するドツト情報（第２の図形情報）を記憶する第
２のメモリ、１０３は第１のメモリ１０１内の第
１の図形情報を読み出して第１の図形信号を発生
する第１の図形信号発生回路、１０４は第１の図
形情報の部分情報（ＫビツトからなるＫ≧１）で
ある第１の図形信号（以下SA）、１０５は第２の
メモリ１０２内の第２の図形情報を読み出して第
２の図形信号を発生する第２の図形信号発生回
路、１０６は第２の図形情報の部分情報（Ｋビツ
トからなる）である第２の図形信号（以下SB）、
１０７はフラツシング信号を発生するフラツシン
グ信号発生回路、１０８はフラツシング信号（以
下SF）であつて画面全体について一斉に所定周
期でオン・オフされるもの、１０９は合成回路、
１１０は合成回路１０９の出力信号（以下S1）
である。合成回路１０９においては次の論理を実
現する。
【表】
１１１は合成回路、１１２は合成回路１１１の
出力信号（以下S2）である。合成回路１１１に
おいては次の論理を実現する。
出力信号（以下S2）である。合成回路１１１に
おいては次の論理を実現する。
【表】
１１３は合成回路、１１４は合成回路１１３の
出力信号（以下S3）である。合成回路１１３に
おいては次の論理を実現する。
出力信号（以下S3）である。合成回路１１３に
おいては次の論理を実現する。
【表】
上式(1)、(2)、(3)においてＫ＝１のとき
SA∈｛０、１、………Ｎ｝、SB∈｛０、１、…
……、Ｍ｝、SF∈｛０、１｝ である。SAが色や濃淡を表現するとき、その表
現レベルに従いＮも大きくなる。例えばＮ＝１で
モノクロ、Ｎ＝８で７色のカラーあるいは７レベ
ルの階調を意味する。SBもSAと同様、付加する
情報のレベルによりＭが大きくなる。SFはフラ
ツシング信号であり、予め定めた周期に従い０と
１を交互に発生する。またＫ≧２のとき、SAお
よびSBはそれぞれ｛０、１、………Ｎ｝と
｛０、１、………Ｍ｝の直積集合になる。各信号
中０は論理的に信号のないことを意味する。(2)、
(3)式において積「・」に関しては
……、Ｍ｝、SF∈｛０、１｝ である。SAが色や濃淡を表現するとき、その表
現レベルに従いＮも大きくなる。例えばＮ＝１で
モノクロ、Ｎ＝８で７色のカラーあるいは７レベ
ルの階調を意味する。SBもSAと同様、付加する
情報のレベルによりＭが大きくなる。SFはフラ
ツシング信号であり、予め定めた周期に従い０と
１を交互に発生する。またＫ≧２のとき、SAお
よびSBはそれぞれ｛０、１、………Ｎ｝と
｛０、１、………Ｍ｝の直積集合になる。各信号
中０は論理的に信号のないことを意味する。(2)、
(3)式において積「・」に関しては
【表】
となる。
１１５は出力信号１１０と出力信号１１２と出
力信号１１４との中から１つをプログラマブルに
選択する選択信号を発生する選択信号発生回路、
１１６は選択信号、１１７は選択信号１１６に基
づいて出力信号１１０、出力信号１１２、あるい
は出力信号１１４を出力する出力回路、１１８は
回路１１７の出力信号である。 第２図は第１のメモリ１０１に記憶する第１の
図形情報の一例、第３図は第２のメモリ１０２に
記憶する第２の図形情報の一例、第４図は第２図
に示す図形パターンと第３図に示す図形パターン
とを合成回路１０９で合成した図形パターンの一
例、第５図は、第２のメモリ１０２に記憶する第
２の図形情報の他の一例、第６図は第２図に示す
図形パターンと第５図の図形パターンとを合成回
路１１１で合成した図形パターンの一例であり画
面全体にフラツシング信号SFが与えられている
結果図示全体がフラツシングされているもの、第
７図は第２図に示す図形パターンと第５図の図形
パターンとを合成回路１１３で合成した図形パタ
ーンの一例を示す。また第８図は、選択信号発生
回路１１５のプログラム例で、画面の上半分を合
成回路１１１で、下半分を合成回路１１３でダイ
ナミツクに選択する例を示す。更に第９図は第２
図に示す図形パターンと第３図に示す図形パター
ンとを第８図に示した選択論理で合成した図形パ
ターンの例を示す。なお、第６図、第７図、およ
び第９図においてハツチングした部分はフラツシ
ング部分に対応している。 第４図に示した図形パターンを発生する動作を
説明する。第１のメモリ１０１に記憶した図形パ
ターン（第２図）の第１行目の16ビツト（Ｋ＝16
とする）を、回路１０３によつて読み出し、第１
の図形信号１０４として発生する。これと同時に
第２のメモリ１０２に記憶した図形パターン（第
３図）の第１行目の16ビツトを、回路１０５によ
つて読み出し、第２の図形信号１０６として発生
する。合成回路１０９は第１の図形信号１０４と
第２の図形信号１０６を(1)の合成論理に従い、出
力信号１１０を発生する。選択信号発生回路１１
５では、予め出力信号１１０を選択する選択信号
１１６を発生し、回路１１７で出力信号１１０を
出力信号１１８として発生し、第４図に示した図
形パターンの第１行目の16ビツトを発生する。以
下第２行目から第16行目も上と同様の動作で繰り
返し、第４図に示した図形パターンを発生する。 第６図および第７図に示した図形パターンも、
第(2)式および第(3)式に示すそれぞれの合成論理に
従つて、第４図の図形パターンの場合と同様の動
作を繰り返すことにより発生する。次に第９図に
示した図形パターンを発生する動作を説明する。
このとき選択信号発生回路１１５は、第８図に示
す合成論理を選択するようにプログラムされてい
るとする。まず第２図の図形パターンの第１行目
の16ビツトを回路１０３によつて読み出し、第１
の図形信号１０４を発生する。同時に第３図の図
形パターンの第１行目の16ビツトを回路１０５に
よつて読み出し、第２の図形信号１０６を発生す
る。さらに回路１０７はフラツシング信号１０８
を発生する。合成回路１１１および合成回路１１
３はそれぞれ、合成論理第(2)式および第(3)式に従
つて、出力信号１１２、出力信号１１４を発生
し、選択信号１１６に基づき、回路１１７で出力
信号１１２を出力信号１１８として発生し、第９
図の図形パターンの第１行目の16ビツトを発生す
る。第２行目以降第８行目までこの動作を繰り返
す。第９行目から第16行目については、合成論理
第(3)式の結果を出力するように選択信号発生回路
１１５をプログラムしてある。したがつて、この
とき出力信号１１４が出力信号１１８として、回
路１１７から発生され、第９図に示された図形パ
ターンを発生する。 以上の説明ではＫ＝16としたが、このビツト数
は任意である。またＮおよびＭについても任意で
ある。選択信号発生回路１１５のプログラムを第
８図のようにしたが、プログラムの方法は任意で
ある。すなわち画面分割した任意の領域に合成論
理をプログラムすることができる。さらにフラツ
シング信号１０８のオンオフの周期は任意であ
る。第２図から第４図を16×16ドツトの画面とし
たが、このサイズは任意である。 以上説明したように、本発明によれば、第１の
図形情報である第１の図形信号１０４と、第１の
図形情報に付加する第２の図形情報である第２の
図形信号１０６と、フラツシング信号１０８を合
成する複数の合成手段を備え、該複数の合成手段
をダイナミツクにかつプログラマブルに選択でき
る手段を備えることから、(i)部分的な図形パター
ンのフラツシングによる強調や、入力時のエコー
表示あるいはカーソル表示などが容易かつ高速に
なり、(ii)画面分割した領域に、適宜合成論理を割
当てられることから、１画面の有効利用を図るこ
とができるなどの利点がある。
力信号１１４との中から１つをプログラマブルに
選択する選択信号を発生する選択信号発生回路、
１１６は選択信号、１１７は選択信号１１６に基
づいて出力信号１１０、出力信号１１２、あるい
は出力信号１１４を出力する出力回路、１１８は
回路１１７の出力信号である。 第２図は第１のメモリ１０１に記憶する第１の
図形情報の一例、第３図は第２のメモリ１０２に
記憶する第２の図形情報の一例、第４図は第２図
に示す図形パターンと第３図に示す図形パターン
とを合成回路１０９で合成した図形パターンの一
例、第５図は、第２のメモリ１０２に記憶する第
２の図形情報の他の一例、第６図は第２図に示す
図形パターンと第５図の図形パターンとを合成回
路１１１で合成した図形パターンの一例であり画
面全体にフラツシング信号SFが与えられている
結果図示全体がフラツシングされているもの、第
７図は第２図に示す図形パターンと第５図の図形
パターンとを合成回路１１３で合成した図形パタ
ーンの一例を示す。また第８図は、選択信号発生
回路１１５のプログラム例で、画面の上半分を合
成回路１１１で、下半分を合成回路１１３でダイ
ナミツクに選択する例を示す。更に第９図は第２
図に示す図形パターンと第３図に示す図形パター
ンとを第８図に示した選択論理で合成した図形パ
ターンの例を示す。なお、第６図、第７図、およ
び第９図においてハツチングした部分はフラツシ
ング部分に対応している。 第４図に示した図形パターンを発生する動作を
説明する。第１のメモリ１０１に記憶した図形パ
ターン（第２図）の第１行目の16ビツト（Ｋ＝16
とする）を、回路１０３によつて読み出し、第１
の図形信号１０４として発生する。これと同時に
第２のメモリ１０２に記憶した図形パターン（第
３図）の第１行目の16ビツトを、回路１０５によ
つて読み出し、第２の図形信号１０６として発生
する。合成回路１０９は第１の図形信号１０４と
第２の図形信号１０６を(1)の合成論理に従い、出
力信号１１０を発生する。選択信号発生回路１１
５では、予め出力信号１１０を選択する選択信号
１１６を発生し、回路１１７で出力信号１１０を
出力信号１１８として発生し、第４図に示した図
形パターンの第１行目の16ビツトを発生する。以
下第２行目から第16行目も上と同様の動作で繰り
返し、第４図に示した図形パターンを発生する。 第６図および第７図に示した図形パターンも、
第(2)式および第(3)式に示すそれぞれの合成論理に
従つて、第４図の図形パターンの場合と同様の動
作を繰り返すことにより発生する。次に第９図に
示した図形パターンを発生する動作を説明する。
このとき選択信号発生回路１１５は、第８図に示
す合成論理を選択するようにプログラムされてい
るとする。まず第２図の図形パターンの第１行目
の16ビツトを回路１０３によつて読み出し、第１
の図形信号１０４を発生する。同時に第３図の図
形パターンの第１行目の16ビツトを回路１０５に
よつて読み出し、第２の図形信号１０６を発生す
る。さらに回路１０７はフラツシング信号１０８
を発生する。合成回路１１１および合成回路１１
３はそれぞれ、合成論理第(2)式および第(3)式に従
つて、出力信号１１２、出力信号１１４を発生
し、選択信号１１６に基づき、回路１１７で出力
信号１１２を出力信号１１８として発生し、第９
図の図形パターンの第１行目の16ビツトを発生す
る。第２行目以降第８行目までこの動作を繰り返
す。第９行目から第16行目については、合成論理
第(3)式の結果を出力するように選択信号発生回路
１１５をプログラムしてある。したがつて、この
とき出力信号１１４が出力信号１１８として、回
路１１７から発生され、第９図に示された図形パ
ターンを発生する。 以上の説明ではＫ＝16としたが、このビツト数
は任意である。またＮおよびＭについても任意で
ある。選択信号発生回路１１５のプログラムを第
８図のようにしたが、プログラムの方法は任意で
ある。すなわち画面分割した任意の領域に合成論
理をプログラムすることができる。さらにフラツ
シング信号１０８のオンオフの周期は任意であ
る。第２図から第４図を16×16ドツトの画面とし
たが、このサイズは任意である。 以上説明したように、本発明によれば、第１の
図形情報である第１の図形信号１０４と、第１の
図形情報に付加する第２の図形情報である第２の
図形信号１０６と、フラツシング信号１０８を合
成する複数の合成手段を備え、該複数の合成手段
をダイナミツクにかつプログラマブルに選択でき
る手段を備えることから、(i)部分的な図形パター
ンのフラツシングによる強調や、入力時のエコー
表示あるいはカーソル表示などが容易かつ高速に
なり、(ii)画面分割した領域に、適宜合成論理を割
当てられることから、１画面の有効利用を図るこ
とができるなどの利点がある。
第１図は本発明の一実施例構成、第２図は第１
の図形情報の一例、第３図は第２の図形情報の一
例、第４図は第２図と第３図との図形パターンの
合成例、第５図は第２の図形情報の他の一例、第
６図は第２図と第５図との図形パターンの合成
例、第７図は第２図と第５図の図形パターンの他
の合成例、第８図は画面分割による合成論理の選
択例、第９図は第２図および第３図を第８図の選
択論理により合成した例を示す。 １０１……第１のメモリ、１０２……第２のメ
モリ、１０３……第１の図形信号の発生回路、１
０４……第１の図形信号、１０５……第２の図形
信号の発生回路、１０６……第２の図形信号、１
０７……フラツシング信号発生回路、１０８……
フラツシング信号、１０９……合成回路、１１０
……出力信号、１１１……合成回路、１１２……
出力信号、１１３……合成回路、１１４……出力
信号、１１５……選択信号発生回路、１１６……
選択信号、１１７……出力回路、１１８……出力
信号。
の図形情報の一例、第３図は第２の図形情報の一
例、第４図は第２図と第３図との図形パターンの
合成例、第５図は第２の図形情報の他の一例、第
６図は第２図と第５図との図形パターンの合成
例、第７図は第２図と第５図の図形パターンの他
の合成例、第８図は画面分割による合成論理の選
択例、第９図は第２図および第３図を第８図の選
択論理により合成した例を示す。 １０１……第１のメモリ、１０２……第２のメ
モリ、１０３……第１の図形信号の発生回路、１
０４……第１の図形信号、１０５……第２の図形
信号の発生回路、１０６……第２の図形信号、１
０７……フラツシング信号発生回路、１０８……
フラツシング信号、１０９……合成回路、１１０
……出力信号、１１１……合成回路、１１２……
出力信号、１１３……合成回路、１１４……出力
信号、１１５……選択信号発生回路、１１６……
選択信号、１１７……出力回路、１１８……出力
信号。
Claims (1)
- １ 複数の２値プレーン上に表現した図形パター
ンに対応する第１の図形情報を記憶する第１のメ
モリと、該第１のメモリ内の図形パターンに付加
するドツト情報に対応する第２の図形情報を記憶
する第２のメモリと、前記第１の図形情報を第１
のメモリから読み出して第１の図形信号を発生す
る手段と、前記第２の図形情報を第２のメモリか
ら読み出して第２の図形信号を発生する手段と、
フラツシング信号を発生する手段と、前記第２の
図形信号を前記第１の図形信号に優先して重畳出
力する第１の合成手段と、前記第２の図形信号の
値が零のときには零を、零以外のときには前記第
１の図形信号と前記フラツシング信号との積を出
力する第２の合成手段と、前記第２の図形信号と
前記フラツシング信号との積を前記第１の図形信
号に優先して重畳出力する第３の合成手段と、前
記第１、第２および第３の合成手段の中から１つ
を選択する手段と、該選択する手段に基づいて合
成信号を発生し表示する手段とを少なくともそな
えてなり、前記第１のメモリ内の第１の図形情報
と前記第２のメモリ内の第２の図形情報と前記フ
ラツシング信号とから、前記第１、第２および第
３の合成手段と前記選択手段とによつて表示画面
全体または当該画面の一部を合成した信号を発生
することを特徴とする図形表示信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5950781A JPS57173883A (en) | 1981-04-20 | 1981-04-20 | Generating system for display signal of figure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5950781A JPS57173883A (en) | 1981-04-20 | 1981-04-20 | Generating system for display signal of figure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57173883A JPS57173883A (en) | 1982-10-26 |
| JPS628790B2 true JPS628790B2 (ja) | 1987-02-24 |
Family
ID=13115237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5950781A Granted JPS57173883A (en) | 1981-04-20 | 1981-04-20 | Generating system for display signal of figure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57173883A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63191792U (ja) * | 1987-05-28 | 1988-12-09 |
-
1981
- 1981-04-20 JP JP5950781A patent/JPS57173883A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63191792U (ja) * | 1987-05-28 | 1988-12-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57173883A (en) | 1982-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4559533A (en) | Method of electronically moving portions of several different images on a CRT screen | |
| US4542376A (en) | System for electronically displaying portions of several different images on a CRT screen through respective prioritized viewports | |
| CA1250379A (en) | Method and apparatus for providing anti-aliased edges in pixel-mapped computer graphics | |
| JP2780193B2 (ja) | デイザー装置 | |
| US4712099A (en) | Color-signal converting circuit | |
| KR880002656B1 (ko) | Ram 데이타 선택회로 | |
| JPS6025794B2 (ja) | カラ−図形表示装置 | |
| JPS6022864B2 (ja) | 像結合装置 | |
| JPH06223168A (ja) | カラーの混合と発生システムおよびグラフィックスシステム | |
| JPS60254086A (ja) | カラ−値割り付け方法 | |
| KR950012369B1 (ko) | 영상표시장치 | |
| JPH0120749B2 (ja) | ||
| JPS628790B2 (ja) | ||
| US5748798A (en) | Method and system for adding effects to gray scale images | |
| US4829291A (en) | Raster graphical display apparatus | |
| JPH0132536B2 (ja) | ||
| JP3453413B2 (ja) | ボーダを有する文字記号を表示する方法および装置 | |
| JPH07162816A (ja) | 文字放送受信装置 | |
| JP2906963B2 (ja) | 多階調幅太データ生成方法およびその装置 | |
| JPS643273B2 (ja) | ||
| JP2589953B2 (ja) | 文字・画像データ生成装置及び方法 | |
| US6054994A (en) | Process for depicting objects using an image reproduction device | |
| JPH0321173A (ja) | パターン発生装置 | |
| JPS5848101B2 (ja) | ズケイハツセイソウチ | |
| JPH06243213A (ja) | 電子グラフィックシステム |