JPS6286865A - Ｍｏｓ型トランジスタ - Google Patents

Ｍｏｓ型トランジスタ

Info

Publication number
JPS6286865A
JPS6286865A JP22931285A JP22931285A JPS6286865A JP S6286865 A JPS6286865 A JP S6286865A JP 22931285 A JP22931285 A JP 22931285A JP 22931285 A JP22931285 A JP 22931285A JP S6286865 A JPS6286865 A JP S6286865A
Authority
JP
Japan
Prior art keywords
gate electrode
resistance
polysilicon
melting point
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22931285A
Other languages
English (en)
Other versions
JPH0478188B2 (ja
Inventor
Koichi Nagasawa
長沢　紘一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP22931285A priority Critical patent/JPS6286865A/ja
Publication of JPS6286865A publication Critical patent/JPS6286865A/ja
Publication of JPH0478188B2 publication Critical patent/JPH0478188B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はΔ１０８型トランジスタに関し特にそのゲー
ト１！極の構造に関するものである。
〔従来の技術〕
従来のＭＯＢ型トランジスタは第２図に示すようにｎチ
ャネルタイプトランジスタを例にとるとｐ型基板■の上
にソース領域■、ドレイン領域■、ゲート酸化膜■、ゲ
ートｘｉ■からなる構造をとるのが通例であり、ゲー）
［極■には通常ポリシリコンが用いられてきた。しかし
ながら−リシリコンｆ）　厚すｆ　５０００Ａ程度にし
てもそのシート抵抗が２０Ω１０程度にしか下げられな
いので第８図に示スヨウにポリシリコン■とＷ、Ｔｉ、
ＭＯ或はＷＳｉ２゜Ｔｉ８ｉ１　、　Ｍｏ８ｉ、のよう
な高融点金属或はそのシリサイドの層のがポリシリコン
と重ねられて用いられつつありそれによってゲート電極
の抵抗が５Ω／口まで下げられてきた。
〔発明が解決しようとする問題点〕
ところが最近トランシフタの高速動作が求められ、特に
メモリの統み出し速度などはこのゲート電極抵抗の低減
が特に効果的なことがわかってきたがその解決策は妥当
なものはない、なぜなら高融点金属或はそのシリサイド
の層■″ｆｃ厚くすることが低抵抗化に有効であるよう
に思えるがこの厚さを厚くするとゲート長■の制御性■
低下或はそのヌトレスによって■１のバラツキの増大を
引き起すからである。
本発明は上記のような低抵抗化の確立のために考案され
たものでゲート電極の抵抗の低減を実現を可能とするこ
とを目的とするものである。
〔問題点を解決するための手段〕
本発明に係る装置をポリシリコンと高融点金属の層を何
層かの層にしたものである。
〔作用〕
上記の手段によって得られる多層のゲート電極はその抵
抗の低減を可能にし、その層の種み重ねによって１Ω／
口以下のシート抵抗をも可能にしひいてはトランジスタ
の高速動作を可能にするものである。
〔発明の実施例〕
第１図は本発明の代表的な電極構造を表わす断面図であ
ってゲート酸化膜■の上にポリシリコン層■、高融点金
属層又はそのシリサイド層■、再びポリシリ；ン層［相
］、再び高融点金属層又はそのシリサイド層■積層した
ものである。この層は目標とする低抵抗値を得るのに何
層にも重ねることが可能である。
本発明は半導体集積回路の中の電気信号を伝える抵抗体
の抵抗の低いことが要求される前記一実施例以外の他の
箇所の構造としても使い得る。
〔発明の効果〕
このような多層構造はトランジスタの高速動作特に集積
回路の信号伝達の速度を速くシ、装置を高性能にするこ
とに大きな効果が与え得る。
【図面の簡単な説明】
第２図は従来のＭＯＳ型トランジスタの電極溝のシリサ
イドを重ねたトランジスタの電極構造１第１図は本発明
の一実施例になるＭＯＳ）ランジスタの電極構造を示す
。 図中、（１）はドレイン領域、（３）はゲート酸化膜、
（４）はリース領域、（５）はｐ型シリコン基板、（６
）　、　Ｏｆ）はポリシリコン層％　（９）　ｌ　Ｑυ
は高融点金属層またはそのシリサイド層である。 図中、同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 　ゲート電極をポリシリコンと金属或は金属シリサイド
    の多層構造によつて構成したことを特徴とするＭＯＳ型
    トランジスタ。
JP22931285A 1985-10-14 1985-10-14 Ｍｏｓ型トランジスタ Granted JPS6286865A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22931285A JPS6286865A (ja) 1985-10-14 1985-10-14 Ｍｏｓ型トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22931285A JPS6286865A (ja) 1985-10-14 1985-10-14 Ｍｏｓ型トランジスタ

Publications (2)

Publication Number Publication Date
JPS6286865A true JPS6286865A (ja) 1987-04-21
JPH0478188B2 JPH0478188B2 (ja) 1992-12-10

Family

ID=16890165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22931285A Granted JPS6286865A (ja) 1985-10-14 1985-10-14 Ｍｏｓ型トランジスタ

Country Status (1)

Country Link
JP (1) JPS6286865A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003375A (en) * 1988-01-21 1991-03-26 Seiko Epson Corporation MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
US5341014A (en) * 1992-01-07 1994-08-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device and a method of fabricating the same
US5872385A (en) * 1994-05-02 1999-02-16 Motorola Inc. Conductive interconnect structure and method of formation
US5945719A (en) * 1997-03-21 1999-08-31 Nec Corporation Semiconductor device having metal silicide layer
US7022594B2 (en) 1999-02-02 2006-04-04 Oki Electric Industry Co., Ltd. Manufacturing method which prevents abnormal gate oxidation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51150281A (en) * 1975-06-19 1976-12-23 Oki Electric Ind Co Ltd Semiconductor device
JPS55143051A (en) * 1979-04-26 1980-11-08 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS56118370A (en) * 1980-02-21 1981-09-17 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
JPS57194567A (en) * 1981-05-27 1982-11-30 Hitachi Ltd Semiconductor memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51150281A (en) * 1975-06-19 1976-12-23 Oki Electric Ind Co Ltd Semiconductor device
JPS55143051A (en) * 1979-04-26 1980-11-08 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS56118370A (en) * 1980-02-21 1981-09-17 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
JPS57194567A (en) * 1981-05-27 1982-11-30 Hitachi Ltd Semiconductor memory device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003375A (en) * 1988-01-21 1991-03-26 Seiko Epson Corporation MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
US5341014A (en) * 1992-01-07 1994-08-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device and a method of fabricating the same
US5872385A (en) * 1994-05-02 1999-02-16 Motorola Inc. Conductive interconnect structure and method of formation
US5945719A (en) * 1997-03-21 1999-08-31 Nec Corporation Semiconductor device having metal silicide layer
US7022594B2 (en) 1999-02-02 2006-04-04 Oki Electric Industry Co., Ltd. Manufacturing method which prevents abnormal gate oxidation
US7375015B2 (en) 1999-02-02 2008-05-20 Oki Electric Industry Co., Ltd. Manufacturing method which prevents abnormal gate oxidation

Also Published As

Publication number Publication date
JPH0478188B2 (ja) 1992-12-10

Similar Documents

Publication Publication Date Title
JPS63226055A (ja) 半導体集積回路装置及びその製造方法
JPS62162362A (ja) Ｍｏｓ型集積回路及びその製造方法
JP2003332583A (ja) 半導体装置およびその製造方法
JPS6286865A (ja) Ｍｏｓ型トランジスタ
JP2001358335A (ja) 半導体装置
KR920018985A (ko) 전하결합소자를 갖춘 집적회로 및 그 제조방법.
JPS62213272A (ja) 半導体装置
JP2753301B2 (ja) 半導体集積回路装置
JPH01155654A (ja) 相補型集積回路
JPS62165365A (ja) 半導体装置
JP2858636B2 (ja) 半導体装置およびその製造方法
JPS621276A (ja) Ｍｏｓ型半導体装置
TW511244B (en) Soi mosfet
JPS6254960A (ja) Ｍｉｓ形電界効果トランジスタ
JPS59112641A (ja) 半導体装置及びその製造方法
JPS58142579A (ja) Ｍｏｓトランジスタ
JPS62131574A (ja) 半導体装置
JP2001339061A (ja) Ｍｏｓデバイス及びその製造方法
JPS592363A (ja) 相補型絶縁ゲート電界効果型装置
JPH069245B2 (ja) 電界効果型半導体装置
JPH02246369A (ja) 半導体装置
JP2940954B2 (ja) 半導体装置の製造方法
JPH04142081A (ja) Ｍｏｓトランジスタ
JPH04139765A (ja) 半導体装置
JPH03178170A (ja) 半導体装置