JPS6285598A

JPS6285598A - 加入者回路装置

Info

Publication number: JPS6285598A
Application number: JP22485185A
Authority: JP
Inventors: Kaoru Tokunaga; 徳永　馥; Makoto Mori; 誠森
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-10-11
Filing date: 1985-10-11
Publication date: 1987-04-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明はディジタル交換機の加入者回路装置に係り、特
に加入者線インタフェース装置にマイクロプロセッサを
使用する構成の加入者回路装置に関する。

〔発明の背景〕

従来のディジタル交換機において、たとえば特開昭５９
−４２９３号公報に記載のように加入者回路装置にマイ
クロプロセッサシステムを設け、中央処理装置の機能を
分担させるような構成法が提案されている。しかしなが
ら、従来のマイクロプロセッサを使用する構成法では電
話機に接続される加入者線インタフェース回路の構成が
複雑になるなどの問題点があり、また蓄積呼の処理につ
いては配慮されていない。

〔発明の目的〕

本発明の目的は各加入者線対応に設けられる加入者線イ
ンタフェース回路を簡素化し、蓄積呼などの新サービス
呼に対する処理を容易にし、さらに中央処理装置からの
制御信号の送受回路および電話機からのダイヤル数字の
受信回路などを共用化して小形化と高機能化をはかった
加入者回路装置を提供するにある。

〔発明の概要〕

本発明は上記目的を達成するため、加入者線インタフェ
ース回路と時分割ネットワークおよび制御装置間にある
集線スイッチメモリや信号メモリと制御のための制御プ
ログラムメモリを同一アドレス空間に配置し、かつ装置
内の各種制御を行う汎用マイクロプロセッサと、加入者
線インタフェース回路や中央処理装置との間の信号を処
理する信号処理プロセッサを用意し、これらのプロセッ
サを同一データパス上に配置することを特徴とする加入
者回路装置である。

〔発明の実施例〕

以下に本発明の一実施例を図面により説明する。

まず、第５図は本発明による加入者回路装置の一実施例
を示すディジタル交換機の概略ブロック構成図である。

第５図において、１は時分割ネットワーク、２．２ａは
加入者回路装置、３，３ａは電話機またはデータ端末、
４はトランク、５は中央処理装置、６はインタフェース
回路、７．７ａ。

７ｂは時分割ネットワーク１と他装置間のインタフェー
スハイウェイである。第５図の加入者回路装置２，２ａ
は電話機またはデータ端末３，３ａの信号を終端し、中
央処理装置５からの制御信号をインタフェースハイウェ
イ７．７ａを経由し送受（ｉして、即時呼および蓄積呼
の接続のための前処理を行う。

第１図は本発明による加入者回路装置の一実施例を示す
ブロック図である。第１図において、各図面を通じて同
一符号は同一または相当部分を示すものとし、　１１は
集線スイッチメモリ、１２はプログラムメモリ、１３は
マイクロプロセッサ、　１４．１５は信号処理プロセッ
サ、１６はハイウェイインタフェース回路、１７は多重
分離回路、２０はバス回路、２１はメモリコントローラ
、２２は加入者線多重ハイウェイである。第１図の集線
スイッチメモリ１１゜プログラムメモリ１２と、マイク
ロプロセッサ１３、信号処理プロセッサ１４．１５は同
一のバス回路２０により接続され、またメモリコントロ
ーラ２１を介して相互に接続される。これらのプロセッ
サ１３．１４゜１５は集線スイッチメモリ１１に書き込
まれたインタフェースハイウェイ７および加入者線イン
タフェース回路１８．１９からの情報を読み取り、また
逆に送出することかできる。また多重分離回路１７は電
話機またはデータ端末３などに接続される加入者線イン
タフェース回路１８．１９からの音声またはデータや信
号情報などの情報を多重分離する。

第２図は第１図の集線スイッチメモリ１１およびプログ
ラムメモリ１２のメモリアドレス空間とその使用例を示
す割付は図である。第２図において、集線スイッチメモ
リ１１のＬＣ５Ｗ　（集線スイッチ）メモリ部はインタ
フェースハイウェイ７からの情報およびインタフェース
ハイウェイ７への情報を蓄積するエリヤである。たとえ
ば図中の＃ＩＦＣＨＤＡＴＡは加入者線インタフェース
回路１８゜１９からインタフェースハイウェイ７の＃１
チャネルへ送られる情報の蓄積エリアであり、＃ＩＢＣ
ＩＩＤＡＴＡはインタフェースハイウェイ７の＃１チャ
ネルからいずれかの加入者線インタフェース回路１８．
１９へ送られる情報の蓄積エリアなどである。また５Ｉ
Ｇ（信号）メモリ部は加入者線インタフェース回路１８
．１９への信号情報および加入者線インタフェース回路
１８．１９からの信号情報を蓄積するエリアである。Ｈ
Ｍ（保持）メモリ部は上記ＬＣ３Ｗメモリ部に蓄積され
た情報を交換するための情報を保持するメモリ（いわゆ
る保持メモリ）エリアである。蓄積呼バッファ部は加入
者線インタフェース回路１８．１９からの蓄積呼の情報
およびインタフェースハイウェイ７からの蓄積呼の情報
のバッフ７エリアである。この蓄積呼バッファエリアは
たとえば数１００にバイトの大きさをもつ。なお上記し
たＬＣＳＷメモリ部、ＳＩＧメモリ部、ＨＭメモリ部、
蓄積呼バッファ部は物理的には集線スイッチメモリ１１
上に割り付けられる。さらにプログラムメモリ１２のプ
ログラムメモリ部は簡単な呼処理および蓄積呼バッファ
メモリから成り、比較的低速度の大容量メモリである。

このように各メモリは同一アドレス空間に配置されてお
り、マイクロプロセッサ１３および信号処理プロセッサ
１４．１５により容易にアクセスミニｌ能である。

第３図は第１図（第２図）の集線スイッチメモリ１１の
メモリサイクルを示す図である。第３図において、本集
線スイッチメモリｌｌは１フレームサイクル（１２５μ
Ｓ）間を３２個に分割した１タイムスロツト（３，９μ
ｓ）に図示のように８回の動作を行うように制御される
。ＳＲは本集線スイッチメモリ１１で集線すなわち選択
書込みされた情報を順次インタフェースハイウェイ７に
読み出すための読取リサイクルである。つぎのＰＷ／Ｒ
は本集線スイッチメモリ１１の内容をマイクロプロセッ
サ１３および信号処理プロセッサ１４．１５から読み取
りおよび書き込む読取りおよび書込みサイクルである。

この読取りおよび書込みサイクルではＨＭ　（保持）メ
モリの書替え動作および蓄積呼情報を集線スイッチメモ
リ１１からプロセッサ１３．１４．１５に取り込む動作
や加入者線インタフェース回路１８．１９からの状態情
報などを読み取る動作を行う。ＲＷは加入者線インタフ
ェース回路１８．１９からの情報を８Ｍメモリの内容で
示されるアドレス位置に書き込む選択書込みサイクルで
ある。さらにＲｎＲはＨＭメモリエリアからの情報を読
み取る読取リサイクルであり、この読取リサイクルでは
上記のＲＷサイクルのアドレス情報として使用される情
報が読み取られる。ＳＴａ〜ＳＴ、は加入者線インタフ
ェース回路１８．１９からの状態情報などを書き込む書
込みサイクルである。つぎは空きサイクルである。

第４図は第１図（第２図）の集線スイッチメモリ１１の
即時呼および蓄積呼の流れを示す接続図である。

つぎに即時呼および蓄積呼の場合の各部の動作を説明す
る。まず即時呼の場合には、電話機またはデータ端末３
などの加入者が発呼すると、集線スイッチメモリ１１に
順次周期的に書き込まれている（ＳＴ、〜ＳＴ、ＳＲサ
イクル信号が変化する。

この情報を周期的にマイクロプロセッサ１３で読み取り
（ＰＷ／Ｒサイクル）監視して、状態変化から発呼状態
であることを判別し、インタフェースハイウェイ７上の
ダイヤルトーンチャネルと上記電話機またはデータ端末
３の加入者を接続する。

この接続を行うためには、マイクロプロセッサ１３が８
Ｍメモリの内容を書き替える（ＰＲ／Ｗサイクル）。こ
の８Ｍメモリの内容が読み出され（ＲｎＲサイクル）、
この情報が書込みサイクル（ＲＷサイクル）のアドレス
情報として使われ、接続すべきインタフェースハイウェ
イ７のダイヤルトーンチャネルの位置に書き込まれる。

ついで、電話機またはデータ端末３の加入者からのブツ
シュボタン信号も集線スイッチメモリ１１のＬＣ８Ｗメ
モリ部に書き込まれるため、この情報を周期的に信号処
理プロセッサ１４．１５が読み取り、ダイヤル数字の受
信をする。この数字によりっぎの集線接続が行われる。

この即時呼の流れは第４図に示される。

蓄積呼の場合には、加入者線インタフェース回路１８．
１９からの情報が蓄積呼バッファエリアに書き込まれる
（ＲＷサイクル）、この時にメモリコントローラ２１に
よりアドレスが１づつ更新されて順次蓄えられる。この
内容をマイクロプロセッサ１３が解釈加工して、送出用
のバッファエリアに書き込む。この送出用のバッファエ
リアの情報が順次読み出されてインタフェースハイウェ
イ７に送出される（ＳＲサイクル）、ただし蓄積呼の場
合にはメモリコントローラ２１により順次読出しアドレ
スが１づつ更新される。この即時呼の流れは第４図に示
される。

また、マイクロプロセッサ１３は従来のマイクロプロセ
ッサが行っていた電話機またはデータ端末３の状態監視
などのほかに、加入者線インタフェース回路１８．１９
に対するガードタイミング処理などを行い、個別回路の
簡素化を図ることができる。

また信号処理プロセッサ１４，１．５は加入者線インタ
フェース回路１８．１９からの信号処理やブツシュボタ
ン信号のダイヤル数字受信処理や中央処理装置５からの
制御信号のＣＲＣチェック処理などを行うことができる
。

上記実施例によれば、マイクロプロセッサがいわゆる通
信データと信号データに直接アクセスできることになり
、従来ランダムロジックで行っていた監視信号の多数決
処理などをプログラムで処理可能となり、蓄積呼の処理
も可能な小容量の加入者回路装置が構成できる。また本
装置はＳＩＧ（信号）メモリ部に送受信される加入者線
インタフェース信号の処理も容易に可能であり、さらに
ＳＩＧメモリ部の信号をどのようにもプログラムで加工
できるため、アナログ加入者とディジタル加入者の比率
が変ってもハードウェアを変えずに対処できる。

〔発明の効果〕

以上のように本発明の加入者回路装置によれば、プロセ
ッサを機能別に設置することにより、加入者別に必要な
加入者線インタフェース回路を簡素化し、将来の加入者
線インタフェースの増加に対しても柔軟に対処でき、蓄
積呼などの新サービス呼に対する処理を容易にし、さら
に中央処理装置からの制御信号の送受信回路および電話
機からのダイヤル数字の受信回路などを共用化して、装
置の小形化と高機能化をはかることができる。

【図面の簡単な説明】

第１図は本発明による加入者回路装置の一実施例を示す
ブロック図、第２図は第１図のメモリアドレス空間割付
は図、第３図は第１図の集線スイッチメモリのメモリサ
イクル図、第４図は同じく呼の接続図、第５図は本発明
に係るディジタル交換機の概略ブロック図である。１・・・時分割ネットワーク、２，２ａ・・・加入者回
路装置、　３ｖ　３ａ・・・電話機またはデータ端末、
４・・・トランク、５・・・中央処理装置、６・・・イ
ンタフェース回路、７，７ａ、７ｂ・・・インタフェー
スハイウェイ、１１・・・集線スイッチメモリ、１２・
・・プログラムメモリ、１３・・・マイクロプロセッサ
、　１４．１５・・・信号処理プロセッサ、１６・・・
ハイウェイインタフェース回路、　１７・・・多重分離
回路、１８．１９・・・加入者線インタフェース回路、
２０・・・バス回路、２１・・・メモリコントローラ。

Claims

【特許請求の範囲】

時分割ネットワークとインタフェースを持ち、複数の加
入者回路を収容する交換機加入者回路装置において、加
入者回路からの信号を保持するメモリ回路と、加入者回
路への信号を保持するメモリ回路と、装置の制御を行う
制御メモリ回路と、マイクロプロセッサ回路と複数の信
号処理プロセッサ回路とを有し、上記各メモリ回路を同
一アドレス空間に配置し、かつ上記各メモリ回路と各プ
ロセッサ回路を同一バス上に接続することを特徴とする
加入者回路装置。