JPS6284332A - コンピュータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔利用分野〕 本発明は全体としてデジタル・コンピュータにおける２
進数処理システム、とくに範囲（レンジ〕の表現および
符号の表現に関するものである。

〔発明の背景〕

Ｏ〜１の数の範囲を表すだめのデジタル処理における通
常の２進数形式（フォーマット）は符号なしの多ビツト
２進数である。数が０〜１の範囲外で発生される処理の
用途においては、それらの数はプロセッサにより取扱わ
れる前にその範囲の極値にクランプされる。そうすると
結果にある程度の誤差が含まれることになる。

１だ、この通常の２進数処理システムでは、処理を容易
にするために実数が不正確に表現される結果となる。た
とえば、８ビツトの符号なし２進数は０／２５５　　か
ら２５５／２５５までの範囲を表すことができる。２つ
のそのような８ビツト数ＡとＢを掛は合わせると積ｃＡ
）（Ｂ）／　２５５　が生ずる。

しかし、２５５で割ることはコンピュータでは困難であ
るから、計算を簡単にするために除数２５５は２５６へ
しばしば変えられる。そうすると、このやシ方ではその
範囲において２５７個の部分が得られるから、Ｎ／　２
５６　　の１つの部分（ｆｒａｃｔｆａｎ　）を無視す
る必要かあ’）、２５６個のそのような部分だけを表す
ことができる。特殊な手段を講じないと、表されない通
常の数は２５６／２５６すなわち１，０である。

〔発明の概要〕

し九がって、そのような不正確さを本来含んでおらず、
範囲外の数を正確に取扱うことができる２進数処理シス
テムを得ることが本発明の目的である。

その目的およびその他の目的は、１組の２進数により表
されている実数の範囲が０以下から１をこえるある数ま
で拡張され、それら１組の２進数の符号を示すために２
進語の最上位ビットと、次のビットが利用されるように
して構成された本発明により達成される。そのよシ広い
範囲は、そのような中間結果をその範囲内の数クランプ
することなしにＯ〜１の範囲の外側の数を取扱うことが
でき、したがって計算誤差を小さくできることを意味す
る。この技術により実数１．０を正確に表現することが
できる。この２進数処理システムは、表示のために色度
信号と輝度信号を正確に発生する必要があるコンピュー
タ・グラフィックス装置に使用するのにとくに適する。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

まず、典型的なコンピュータ装置により使用される新規
な数処理システムを説明するための基礎として、そのよ
うなコンピュータ装置の一部がブロック図で示されてい
る。２進数プロセツサ１１がバッファ回路１５とデータ
バス部１７１９を介してメモリ１３に接続される。との
例においては、メモＩ７１３　＝第２図に示されている
形式を有する８ビツト語を格納するために示されている
。

メモリ語はバッファ１５内の回路（後で第４図を参照し
て説明する）により、プロセッサ１１で使用する１６ビ
ツトの形式に変換される。この１６ビツトの形式を第３
図に示す。

メモリ１３に格納されるデータ情報の８ビツト２進語は
、第２図に示されているように、メモリの限られた容量
を完全に利用する。しかし、現在のプロセッサのほとん
どは１６ビツト２進語を取扱うこと、および一時的に格
納することができる。

余分の８ビツトは、２進語の符号を示す、中間積（ｉｎ
ｔｅｒｍｅｄｔａｔｅ　ｐｒｏｄｕｃｔｓ）　　のため
に付加確度を与えるなどのような種々の目的のためにし
ばしば用いられる。ここで説明している実施例において
は、メモリに格納されている語のビットＤＯ〜Ｄ７がバ
ッファ１５によりグロセツサ語の対応するビット位１ｉ
ｉＤ４〜Ｄｌｌ、第３図にセグメント２１として示され
ている、へ転送される。

この実施例においては、プロセッサ１１は固定小数点（
矢印２３で示されている〕で２進語部２１の最上位ビッ
トＤ１１　と、この最上位ビットの次の王位ピッｌ−０
１０の間で動作すると仮定している。語部分２５（ビッ
トＤ１２〜Ｄ１５〕は同じ値、負の数に対しては「ｌ」
、正の数に対しては「０」、を有するように全てセット
される。ビットＤＩＯとＤｌｌがともに「ｌ」の時に負
の数が示され、正の数は他の任意のビット組合わせに対
して示される。これは次の表の数処理システム例に示さ
れ、第４図に示す回路により実現される。第３図に示さ
れている語の残りの部分２７、すなわち、ピッ）　ＤＯ
−Ｄ３をプロセッサ内で便用するために利用できる。

表 次に土の表を参照して、メモリ内の８ビット語は２５６
種類の組合わせを有する。２進数０〜２５５は、わずか
に０〜１の実数範囲を表すのではなくて、通常の場合に
は部分に分けられる。この例では、２進数Ｏ〜１２８を
含む第１の部分２９は実数０〜１に対応する。残シの２
進数１２９〜２５５はその範囲外の実数を取扱うために
利用できる。２進数１２９〜１９１　を含む部分３１は
１．０と１．５の間の実数を表す。２進数１９２〜２５
５　を含む最後の部分３３は−０，５〜Ｏの負の数を表
す。

したがって、この２進数処理システムは範囲外の数をメ
モリ１３に格納することと、プロセッサ１１で処理する
ことを可能にするものである。最上位のビット３５と、
最上位の次に上位のビット３７とはその数が正であるか
、負であるかを示すものである。それら２つの位置のビ
ットは、表の部分３３における全ての負の数に対して、
全て「ｌ」である。位置３５における最上位のビットは
二重の役割を果す。それは、最上位のビットの次に上位
の、位置３７、ビットが「０」である時に「ｌ」であシ
、位置３７におけるビットが「１」の時には符号ビット
である◇ 次に第４図を参照して、アンドゲート４１は、メモリ語
の最上位ビットＤ７を伝える線に接続される入力端子と
、最上位のビットの次のビットＤ６を伝える線に接続さ
れる入力端子を有する。アンドゲート４１へ与えられる
２つの入力がともに「１」でちると、線４３へ出力され
るアンドゲート４１の出力は「１」であって、２進数が
負であることを示す。一方、ビットＤ６とＤ７　のいず
れかが「０」であるとすると、線４３に出力される出力
は「０」であって、正の数を示す。第３図に示すプロセ
ッサ語の各ビットＤ１２〜Ｄ１５　は、出力線４３に全
て接続されているビット線によりアンドゲート４１の出
力値にセットされる。

以上説明した技術は１２ビツトのメモリ語にも利用され
ている。これは高解像度のコンピュータ・グラフィック
スの用途に望ましいものである。

その場合には、１２ビツトのメモリ語ＤＯ〜Ｄｌｌが第
４図の回路によりプロセッサ語のビット位置ＤＯ〜Ｄｌ
ｌ　　へ直結されるように、図示の装置は変更される。

すなわち、第４図に示すようにプロセッサ語のビット位
置ＤＯ〜Ｄ３を使用しないのではなくて、メモリの２進
Ｅ吾の付刃０４ビットを伝えるためにそれらのビット位
置はいまの場合に利用される。この変更された例におい
ては、２進数の符号を決定するのは依然として最上位の
ビットと、その次に上位のビットであシ、それの符号は
プロセッサ語の各ビット位置にセットされる。

【図面の簡単な説明】

第１図は本発明の改良を利用するコンピュータ装置の部
分を全体的に示すブロック図、第２図および第３図はｍ
１図の装置部分で用いられる２つの２進語の形式を示す
図、！ｉｌＦ！４図は２進数処理システムを実現させる
第１図に示す装置の素子のブロック図である。 １１・ｍ−・プロセッサ、１３・―・・メモリ、１５＠
・・・バッファ回路、１７．１９−・・・バス、４１・
・・・アンドゲート。

Claims (7)

【特許請求の範囲】
1. （１）データがある範囲の２進数により表され、それら
   の２進数の最上位ビットと、それの次のビットからそれ
   らの２進数の符号を検出する過程を備えることを特徴と
   するコンピュータ処理方法。
2. （２）特許請求の範囲第１項記載の方法であつて、２進
   数はビデオ情報を表すことを特徴とする方法。
3. （３）第１の数のビットの２進語を格納することにより
   特徴づけられるメモリと、 前記第１の数のビットより大きい第２の数のビットの２
   進語を取扱う能力を有するプロセッサと、メモリからプ
   ロセッサへ供給され、メモリに格納されている２進語の
   最上位ビットと、それの次のビットの関数である、２進
   語の少くとも１つの符号ビットをセットするために前記
   メモリと前記プロセッサの間に配置される手段と を備えることを特徴とするコンピュータ装置。
4. （４）特許請求の範囲第３項記載のコンピュータ装置で
   あつて、前記符号ビット・セット手段はアンドゲートを
   備え、このアンドゲートはメモリに格納されている２進
   語の最上位ビットと、次のビットを受けるために接続さ
   れ、前記アンドゲートの出力は、前記プロセッサ２進語
   の符号を示すために、それらのプロセッサ２進語の少く
   とも１つのビットをセットするために用いられることを
   特徴とするコンピュータ装置。
5. （５）特許請求の範囲第３項記載のコンピュータ装置で
   あつて、前記第１の数のビットは８に等しく、前記第２
   の数のビットは１６に等しいことを特徴とするコンピュ
   ータ装置。
6. （６）特許請求の範囲第３項記載のコンピュータ装置で
   あつて、このコンピュータ装置はグラフィックス情報を
   処理するのにとくに適することを特徴とするコンピュー
   タ装置。
7. （７）特許請求の範囲第６項記載のコンピュータ装置で
   あつて、前記第１の数のビットは１２に等しく、前記第
   ２の数のビットは１６に等しいことを特徴とするコンピ
   ュータ装置。