JPS6284307A - 制御系診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は制御系の異常を検出し、その検出結果を記録す
る制御系診断装置に関するものである。

〔従来の技術〕

制御系の監視を行なう技術としては、従来例えぼ第４図
に示すようなものがある（特開昭５６＝５４５１８号公
報）、この図において、１は被制御対象の各種状態量を
検出するセンサで１例えばこの制御系が自動車の燃料噴
射制御系の場合であれば、エンジン回転数センサ、絞り
弁開度センサ等である。２は制御装置で、センサｌから
の検出結果信号を入力に受けて、制ｍ」社内に予め設定
されたプログラムに従って制御量を演算して出力するも
のである。３は制御量Ｍ２からの出力制御量に応じて被
制御対象を駆動制御するアクチュエータで、例えばソレ
ノイド式電磁弁等である。

４はセンサｌから制御装置２に至る信号ラインの途中に
配置されたコネクタ、５は制御量Ｍ２からアクチュエー
タ３に至る信号ラーインの途中に配置されたコネクタで
ある。また、１５は記憶回路、１６はこの記憶回路１５
への書込み指令信号を発生する書込み指令回路である。

記憶回路１５には信号ライン１７．１８を介して制御装
置２への入力信号および制御量Ｍ２の出力信号が供給さ
れ、書込み指令回路１６から書込み指令信号が発生する
ごとに、それぞれの時点での各入力信号の内容が記憶さ
れる。

従って、かかる装置における故障の診断は例えば記憶回
路１５を単独で制御系から取外し、その記憶内容を解析
することにより行なうようにすれば良い。

ところで、記憶回路１５に各種信号を記憶させるタイミ
ングは記憶回路１５の容量に応じて決められるから、短
いサンプリング周期で長時間の信号書込み動作を行なう
のが望ましい、しかしながら実際問題としては記憶回路
１５の記憶容量には限度があるので、制御系故障の回走
性が多い場合を予め知ってそれを含む一定時間幅の期間
、又は一定条件を満した時に記憶回路１５に記憶させる
ようにする必要がある。

第５図は記憶回路１５に書込み指令信号を与える書込み
指令回路の一実施例を示している。

第５図において、２０は始動スイッチ、２１はこの始動
スイッチ２０のオンにより一定時間幅（実施例ではＴ）
のオン信号を出力するタイマ、２２は一定周期のパルス
波信号列を出力している発振器、２３はタイマ２１の出
力と発振器２２の出力との論理積をとり、書込み指令信
号２４とするゲート回路である。かかる構成により例え
ば、始動スイッチ２０を自動車のエンジン始動によって
オンとなるようにしておけば、自動車のエンジン始動直
後から１時間経過するまでの期間、発振器２２の発振周
期ごとに書込み指令信号２４を発生させることができる
ものである。

〔発明が解決しようとする問題点〕

ところで、このような従来の装置にあっては、制御系の
異常検出が必ずしも確実ではないという問題がある。そ
の理由は次の通りである。即ち制御システムの異常を正
確にとらえるためには少なくとも制御装置が演算を行う
のに使用しているサンプリングインターバル以上に細か
いタイミングでデータを入力する必要があるが、通常こ
れは例えば１　ｍ　ｓ以下の極めて高速のタイミングの
ため時系列でこれを遂次データ記憶させておくには多大
な容量のメモリが必要である。他方、かかる問題を解決
するために第５図のように所定の条件の期間のみデータ
記憶を行うようにしてもその期間に異常が発生するとは
限らず、結果的に何の診断データも得られない可ｔｂ性
があるからである。

そこで、本発明の課題は、異常検出時のデータを確実に
記憶させておく点にある。

〔問題点を解決するための手段〕

前記問題点を解決し、その課題を達成するため、本発明
に係る制御系診断装置は、第１図に示すように被制御手
段の制御量を演算する制御装置２を含む制御系の制御状
態を検出する制御状態検出手段２６と、この制御状態検
出手段２６の検出結果を順次記憶する記憶手段２７とを
有する制御系診断装置において、制御系の異常を検出す
る異常検出手段２８と、この異常検出手段２８が制御系
の異常を検出したときに前記記憶手段に当該異常状態を
記憶させた後、当該記憶手段への制御状態の記憶を禁止
する記憶禁止手段２９を設けたものである。

〔作用〕

本発明に係る制御系診断装置は、制御系の制御状態を検
出して記憶してゆく、そして、制御系に異常が生じたと
きには、記憶手段が当該異常を記憶した後の記憶が記憶
禁止手段によって禁止される。従って、最新のデータを
異常状態のデータとして記憶させることができる。

〔実施例〕

第２図は、本発明に係る制御系診断装置の一例を示すも
のである。

この図において、１は被制御対象の各種状態量を検出す
るセンサで、例えばこの制御系が自動車の燃料噴射制御
系の場合であれば、エンジン回転数センサ、絞り弁開度
センサ等である。２は制御装置で、センサ１からの検出
結果信号を入力に受けて、制御回路内に予め設定された
プログラムに従って制Ｗ量を演算して出力する回路であ
る。

３は制御装置２からの出力制御量に応じて被制御対象を
駆動制御するアクチュエータで例えばソレノイド式電磁
弁等である。４はセンサｌから制御装置２に至る信号ラ
インの途中に配置されたコネフタ、５は制御装置２から
７クチユエータ３に至る信号ラインの途中に配置された
コネクタである。

４０．４１は、制御装置の出入力信号をとり出すための
信号線で、ここでは制御装置２の入力を信号線４０によ
り、出力を信号線４１によりとり出している。３０は制
御装置２の入出力信号をレベル変換する入力インターフ
ェースであり、制御系の本来の動作に支障がないように
バッファや増幅器あるいは分圧器等で構成される。３１
は信号ｉ４２を介して入力インターフェース３０から入
力される信号をＣＰＵ３３が処理できるように信号処理
する信号処理回路で、サンプルホールド回路やＡ／Ｄコ
ンバータ等で構成される。

３３は入力信号に基づいてＲＯＭ３５に格納されたプロ
グラムに従い各種制御を行なうＣＰＵである。３２はこ
のＣＰＵ３３の指示信号により所定のインターバルで信
号処理回路３１からの信号をＣＰＵ３３に入力するため
のタイミング発生回路である。４３はＣＰＵ３３の駆動
、停止を制御するための専用入力を示すものである。

３４は記憶手段としてのＲＡＭでありＣＰＵ３３からの
入力により制御系の制御状態を記憶する。３６はバック
アップ用電池である。

そして、前記ＣＰＵ３３は、ＲＯＭ３５および入力イン
ターフェース３０、信号処理回路３１、タイミング発生
回路３２と一体となって、制御系の制御状態を検出する
制御状態検出手段、制御系の異常を検出する異常検出手
段、異常状態を記憶した後以降におけるＲＡＭ３４の記
憶作動を禁止してそれまでのデータ保持を行なわせる記
憶禁止手段としての各機能を有するものである。また制
御系の異常を検出する前にあってはＣＰＵ３３がＲＡＭ
３４に対して記憶指令信号を出力するのは勿論である。

そして、ＣＰＵ３３はＲＡＭ３４が容量限度になったと
きには最も古いデータから順次最新のデータに書き換え
てゆく、このようにしてＲＡＭ３４には順次制御系の制
御状態が記録されてゆき、制御系に異常が発生してその
データが記録された時点でそれ以降の記憶作動が禁止さ
れ、データが保持される。

次にこの制御系診断装置の動作を第３図に示すフローチ
ャートに従い説明する。

第３図（ａ）に示したのがメインの処理フローである。

まず、システムの電源がＯＮになると。

ＣＰＵ３３がリセットされステップｌで。

ＣＰＵ３３及び周辺部品のイニシャライズが行なわれる
０次に、ステップ２で、ＲＡＭの特定番地に異常記録を
示す暗号データ（ここで、これを７ラグｆｏ　と呼ぶ）
が特定の値（ここではｌとする）が既に書込まれている
か否かをチェックする。ここでｆｏ　＝１であれば制御
系に既に異常が起りそのデータが保持されていることを
示すこととし、ステップｌＯに飛んで既にデータ保存中
であることを示す出力（例えばブザによる警報等）を出
し、記録動作は行なわず終了（待機）する。

次に、ステップ２でｆｏ　≠１となった場合、前布して
いなかったことを示すので、記録モードに入るべくステ
ップ３に進む。

ステップ３では、各種判定及び番地の指定に必要な特定
の定数を初期値として、各々所定のＲＡＭ３４内の番地
に格納する。即ち、前述の異常記録来歴フラグｆｏをＯ
に、データ記録開始判断フラグｆｌ　を０に、データ記
録停止判断７ラングｆ２を０に、また最新データ記録番
地メモリＭ×にＲＡＭの記録可能先頭番地番号Ｍｏを各
々初期値として定める。

以上で記録を開始するのに必要な動作が終了したので、
電源リセットにより禁止となっているマイクロコンピュ
ータへの割込み（インタラブド）禁止解除をステップ４
で行う（本実施例では、割込みとしてＩ　ＲＱ（ｉｎｔ
ｅｒｒｕｐｔ　ｒｅｑｕｅｓｔ　ｓｉｇｎａｌ）を用い
る）。

次に、前述の記録開始判断フラグｆ＋が記録開始を示す
ｌであるか否かをチェックするステップ５を行ない、　
　ｆｌ　　≠１の場合これを繰り返し続はス ここで、エンジンが始動し所定の回転数以上になる等の
あらかじめ定められた、一定条件により、割込み（ＩＮ
ＴＩ）が入力されると１割込みプログラムｂが実行され
、ステップ１１により前述のフラグｆ！を１にしてメイ
ンのプログラムａにもどる。メインのプログラムはステ
ップ５を繰り返しているので、このｌＮＴｌの実行によ
り、ステップ５の判定がｙｅｓとなり、ステー７プ６に
進むことになる。ここでステップ６では、第２図に示す
、タイミング発生回路３２を作動させることにより所定
のインターバルで、制御システムの信号データを入力イ
ンターフェース３０、信号処理回路３１を介して、サン
プリングすると共に、ＣＰＵ３３に割込み命令（ＩＮＴ
３）を入力する。ＩＮＴ３の発生により、ｄに示す割込
みプログラムが実行される。即ち、マイクロコンピュー
タは信号処理回路３１から、その時の制御系の信号デー
タθ０を読み込み（ステップ１３）、次に、ステップ１
４で、前述のＭ、番地に格納された、ＲＡＭ３４の記録
番地番号Ｍを読み出し、このＭ番地へデータθＧを格納
する。

次に、ステップ１５でＭがＲＡＭ３４の記録可能最終ｆ
Ｉ地Ｍ１であるか否かをチェックし、Ｍ≠Ｍｌ　であれ
ばステップ１６に行３Ｍ＋　ｔを新たなＭとして、Ｍｘ
　にメモリする。ステップ１５でＭ＝Ｍｌ　であれば、
ステップ１７でＭの値をＭｅ（前述）に置き換える。ス
テップ１６もしくは１７を実行後メインプログラムにも
どりステップ７を実行する。ステップ７でｆ２≠１であ
れば所定のインターバルで、ＩＮＴ３が入力されるので
、前述の割込みプログラムｄを繰り返す、従って、ＲＡ
Ｍ３４の記録可能先頭番地ＭＱから、記録可能先頭番地
Ｍｌ迄の各番地に順次一定の間隔で制御システムの信号
データが時系列で繰り返し記録されていき、最新のデー
タがどこであるかがＭ８番地に記録されていくことにな
る（ＭＸ番地はＲＡＭ３４の中でＭｏからＭｌ迄の番地
以外に設定しておくのは当然である）。

次に、あらかじめ定められた判断ロジック等をもとに、
制御システムの異常（例えばエンジン制御でいえばエン
スト等）の条件が満たされることにより、割込み（ＩＮ
ＴＯ）がＣＰＵ３３に入力されると、割込みプログラム
Ｃが実行されフラグｆ２を１にしてメインプログラムａ
にもどる。メインプログラムは前述の如くステー２プ７
を縁り返しているので、前記（Ｉ　ＮＴ２）の実行によ
りステップ７の判定がｙｅｓとなりステップ８へ進む、
ステップ８で、前述のステップ６の実行で作動状態とな
っていたタイミング発生回路３２の動作を停止させると
共に、割込みの受付禁止を行うことで、以後ＲＡＭ３４
へのデータ書込みを停止させる０次にステップ９で最初
に述べたフラグｆＯを１にして、制御系の異常が記録保
存されたことを記録する。そして、ステップ１０（前述
）を実行し終了する。ここでフラグｆｏ　　（暗号デー
タ）もＲＡＭ３４の所定の番地に記録しておくので、シ
ステムの電源が一旦断となり、次に電源ＯＮとなってリ
セットが行なわれてメインプログラムａが実行された場
合でもｆｏは１のままのため、前述の如くメインプログ
ラムは（１）→（２）→（１０）のステップ順で実行さ
れ、データの書き換えは行なわれない、逆に、制御シス
テムに異常がなかった場合は、再度電源がＯＮになった
場合、メインプログラムは（１）→（２）→（３）→（
４）→（５）→（６）のステップ順で実行され、ＲＡＭ
３４には新たなデータが書込まれていくことになる。

尚、以上の実施例では、制御装置２の入出力信号に基づ
いて制御系の状態検出を行なったが、制御系の状態検出
の方法はこれに限らない０例えば、制御装置２中の信号
値と予め設定されたその信号に対する基準値との偏差を
検出するような方法その他適宜変更しうるものである。

また、異常検出は制御状態検出手段に基づいて行なう方
法以外にも、制御系から直接信号を入力して行なっても
良いことは勿論である。

〔発明の効果〕

以上説明したように、本発明に係る制御系診断装置は、
制御系の制御状態を順次記憶してゆく一方、制御系に異
常が生じたときには、当該異常を記憶した状態で以後の
記憶を停止しデータ保持を行なうものであるから、記憶
手段の記憶容量が小さくても確実に異常のデータを記憶
することができる。また、最新の記憶データが異常状態
を示すようにできるから、異常データを容易に捜すこと
ができる。また、制御系の異常発生前の制御状態も時系
列で記憶されているから、異常発生までのデータを解析
することによって制御系の点検、交換等の判断に資する
情報を得ることができる。

【図面の簡単な説明】

第１図は本発明に係る制御系診断装置のクレー４６日月 ム対応説明図、第２図は本締の制御系診断装置の一実施
例を示すブロック図、第３図は第２図に示したＣＰＵの
作動を示すフローチャート。 第４図および第５図は従来の制御系診断装置の一例を示
すブロック図である。 ２・・・制御装置 ２６・・・制御状態検出手段 ２７・・・記憶手段 ２８・・・異常検出手段 ２９・・・記憶禁止手段 ４３・・・専用入力 第１ｗＪ 第２図 （専用入力） 第３図 （ａ）　　　　　　　　　　　　　　　　　　　　　（
ｂ）第４図 第５図

Claims (1)

【特許請求の範囲】
1. 被制御手段の制御量を演算する制御装置を含む制御系の
   制御状態を検出する制御状態検出手段と、この制御状態
   検出手段の検出結果を順次記憶する記憶手段とを有する
   制御系診断装置において、制御系の異常を検出する異常
   検出手段と、この異常検出手段が制御系の異常を検出し
   たときに前記記憶手段に当該異常状態を記憶させた後、
   当該記憶手段への制御状態の記憶を禁止する記憶禁止手
   段を設けたことを特徴とする制御系診断装置。