JPS6282708A - デジタル・グラフイツク・イコライザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデジタル・グラフィック・イコライザに係り、
例えばＰＧＭオーディオ信号等のデジタルオーディオ信
号を各周波数帯域別にレベル可変して取出すグラフィッ
ク・イコライザに関する。

従来の技術 従来のデジタル・グラフィック・イコライザに用いられ
るデジタル・フィルタは、一般に、主としてカットオフ
周波数（中心周波数）に着目して設計されたものであり
、周波数特性における平坦域特性に着目したものではな
かった。

発明が解決しようとする問題点 上記理由により、従来のＦＩＲデジタル・フィルタでは
、帯域強調特性に、（ブースト恒Ｌｂ）及び帯域減衰特
性Ｋ　（カットｆｆ１ＬＣ）を設計した場合、周波数ｆ
　以上及び周波数ｆＬ以下の平■ 組成特性にリップルを生じ、いずれの場合も分散（ディ
スパージョン）によるエコー及びカラーリングつまり音
色が不自然に変化する問題点があった。

一方、低域強調特性の周波数ｆＨ以ｔの平坦域でのリッ
プル及び低域減衰特性の周波数ｆ、以下の平坦域でのリ
ップルを小とするために、例えば特開昭５８−１８２３
１５号公報記載のＩＩＲデジタル・フィルタを用いる技
術が知られているが、１１Ｒデジタル・フィルタである
ために位相が非直線であり、又、まるめ誤差によって高
域のＳＮ比が劣化し、更に、発振し易い問題点があった
。

又、従来のデジタル・フィルタでは所望の帯域強調及び
減衰特性を得にくい問題点があった。

本発明は、平坦域でのリップルが少なく、従って、自然
な音色を得ることができ、しかも加算総合特性を得ると
きに加昇ずれがなく、更に、ＳＮ比が良好でありＨｉＦ
ｉ用に適すると共に、所望の帯域強調及び減衰特性を得
ることができるデジタル・グラフィック・イコライザを
提供することを目的とする。

問題点を解決するための手段 第１図において、制御装置９は特性入力部１３からの指
定に応じてフィルタ係数データを設定する手段、ＤＳＰ
＜デジタル・シグナル・プロセッサ）４は凸及び／又は
凹なる特性を得るＦＩＲデジタル・帯域フィルタを設け
られ、制御手段からの係数データに応じて演算して周波
数特性を変更されるデジタル信号演算手段の各−実施例
である。

作用 特性入力部１３からの指定に対応してデジタル・フィル
タの複数の係数に夫々対応した係数データを設定し、各
帯域共通の基準レベルに対して正側又は／及び負側に夫
々凸又は／及び凹をなす特性（帯域強調特性Ｋｂ１帯域
減衰特性ＫＣ）を得るよう構成された並列に設けられた
複数のＦＩＲデジタル・帯域フィルタ１７１〜１７ｎ　
（第４図）の各出力を加算部１９で加算し、制御手段に
て得られた係数データに基いて複数のＦＩＲデジタル・
帯域フィルタ１７１〜１７ｏ夫々の周波数特性を変更す
る。

実施例 第１図は本発明イコライザの一実施例のブロック系統図
を示す。同図中、１３は特性入力部、１４は表示部で、
第２図に示す如く、特性可変用スイッチｓｗ　　、ｓｗ
２．　・ｓｗ、、リバーススインチＳＷ。、表示素子群
１４１，１４２．・・・１４ｏが設けられている。４は
ＤＳＰで、特性人力部１３にて設定された第３図に示す
ｎバンドのイコライザ特性に１〜Ｋｏを実現すべくデジ
タル・フィルタ演算を行なうもので、内部に係数メモリ
４２、プログラムＲＯＭ４１等を有する。

入力端子１に光ファイバ（図示せず）を経て供給された
デジタル・オーディオ信号は光インタフェース２にて例
えばシリアル／パラレル変換され、ラッチ回路３に供給
されてここにラッチされる。

ラッチ回路３の出力は後述のＤＳＰ４にて特性入力部１
３の指定に応じてイコライザ特性を可変され、ラッチ回
路５に供給され、光インタフェース６にてパラレル／シ
リアル変換され、端子１５より取出され、光ファイバに
供給される。

ＤＳＰ４は実質上第４図に示す如く、ｎバンドのデジタ
ル・低域フィルタ１７１〜１７ｎの各係数を係数メモリ
４２の書換えによって可変することにより所望のイコラ
イザ特性に１〜Ｋｏ　（第３図）を得る構成とされてお
り、デジタル・帯域フィルタとしては例えば第５図（Ａ
）、（Ｂ）に示すものが考えられる。

第５図（Ａ）、（Ｂ）は夫々デジタル・帯域フィルタの
ハードウェア構成（回路図）及びその概略ブロック系統
図を示す。第５図（Ａ）において、１サンプル遅延部２
８１〜２８．乗算部２９１〜２９□、加算部３０□〜３
０□にて第６図（Ａ＞の実線の特性を得る低域通過フィ
ル゛り（低域フィルタ）２２．１サンプル遅延部３３１
〜３３□、乗算部３４１〜３４□、加算部３５２〜３５
□にて同図（Ｂ）の実線の特性を得る高域通過フィルタ
（高域フィルタ）２４が夫々構成されており、一方、１
サンプル遅延部３２１〜３２７、乗算部（レベル調整部
）３１．３６にて全域フィルタ（実質的に遅延回路及び
アッテネータ）２３が構成されている。

低域フィルタ２２の乗算部２９１−２９□の係数ａ１〜
ａ之は第７図（Ａ）に示す関数窓であり、一方、高域フ
ィルタ２４の乗算部３４〜３４ｇ！。

の係数ｂ１〜ｂｆｌは同図（Ｂ）に示す関数窓であり、
全域フィルタ２３の出力は低域フィルタ２２及び高域フ
ィルタ２４の中間タップｍの加界部３０．３５．に供給
される。

この場合、第６図（Ａ）に示す如く、低域フィルタ（実
線）と全域フィルタ（一点鎖線）とを合成して破線の特
性を得ると共に、同図（Ｂ）に示す如く、高域フィルタ
（実線）と全域フィルタ（一点鎖線）とを合成して破線
の特性を冑、これらを合成して同図（Ｃ）に示す帯域減
衰特性ＫＣを得る。

一方、帯域強調特性を得る場合、低域フィルタ２２の乗
算部２９１〜２９ｆｌの係数ａ１〜ａ之を可変設定して
第６図（Ｅ）に示す特性を得るように構成する一方、高
域フィルタ２４の乗算部３４゜〜３４　の係数ｂ　−ｂ
ｆｌを可変設定して同図（Ｄ）に示す特性得るように構
成する。上記帯域減衰特性を得る場合と同様に、この場
合、第６図（Ｄ）に示す如く、高域フィルタ（実線）と
全域フィルタ（一点鎖線）とを合成して破線の特性を得
ると共に、同図（Ｅ）に示す如く、低域フィルタ（実線
）と全域フィルタ（一点鎖線）とを合成して破線の特性
を得、これらを合成して同図（Ｃ）に示す帯域強調特性
Ｋｂを得る。

このように、本発明では、周波数ｆ□以上の平坦特性及
び周波数ｆ［以下の平坦特性は夫々全域フィルタが関与
するため、従来のものに比して平坦域でのリップルが少
ない。このため、各帯域フィルタの加算総合特性を得る
場合、全ての基準レベルを一定にし得（加算ずれを生じ
ることがなく）、各帯域の基準レベルを正確に合わせ得
る。

第８図は第５図（Ａ）に示す帯域フィルタを簡略化した
もので、全域フィルタを特別に設けず、低域フィルタ２
２の係数ａ・　（ａ１〜ａ、）と高域フィルタ２４の係
数ｂ・　（ｂ、〜ｂ２）とを加輝部３１　（３１ｉ〜３
１□）で加算した係数ｈｋｉ（ｈ１１〜ｈ　１□）　（
第９図）を乗算部２９（２９１〜２９之）の係数に設定
したものであり、実質的に第５図（Ａ）に示す回路図と
等価である。

次に、イコライザ特性の切換えについて説明する。イコ
ライザ特性を切換えるに際してＤＳＰ４を実質上構成す
るデジタル・フィルタの係数に対応した係数データを切
換えるのであるが、この切換え動作を制御するのは制御
装置９内のＣＰＵ１０であり、ＣＰＬＩ　１０はＲＯＭ
Ｉ　１．ＲＡＭ１２からの制御信号に基づき第１０図に
示づフローチャートに従って動作する構成とされている
。

特性入力部１３の所定のバンドのスイッチを操作するこ
とによりスイッチ位置制御データが入力され（第１０図
（Ａ＞中ステップ１０１）、このバンドに対応した表示
素子群の所定セグメントが表示され（ステップ１０２）
、指定されたイコライザ特性に対応したフィルタ係数が
ＲＯＭ１１から検索されろくステップ１０３）。ＲＯＭ
１１からフィルタ係数が検索されるとこれがＲＡＭ１２
に移され、これらは割込みタイミングでラッチ回路８に
順次送出される（第１０図（８）中ステップ１１１）。

これと同時にアドレスデータがアドレスメモリ７に供給
され、各ラッチデータに対応するアドレスが指定され、
（ステップ１１２）。

１〜ｎ２まで順次カウントアツプされる（ステップ１１
３〜１１５）。

ＤＳＰ４により、ラッチ回路８の出力データがアドレス
メモリ７にて指定されたアドレスで係数メモリ４２に書
込まれる。全てのアドレスにフィルタ係数が書込まれる
と、係数メモリ４２のメモリ部４２１，４２２．・・・
、４２．を構成する２つのメ［り部のうち非動作中のペ
ージのメモリ部に切換えられ、これによって新たな係数
ｈｋ１．ｈｋ２．・・・。

ｈｋ、（ｋ＝１〜ｎ）が得られ、１サンプリング毎にフ
ィルタ演算が行なわれ、新たなイコライザ特性が得られ
る。

なお、第６図（Ｃ）の帯域強調特性Ｋｂを１７る係数に
設定し、第２図に示すリバーススイッチＳＷｏを操作す
ることにより、帯域強調特性Ｋｂの極性を反転された帯
域減衰特性Ｋｃを得る構成とすることもできる。この場
合、各帯域フィルタの加算総合特性を得るとき、全ての
基準レベルを一定にし得る（加算ずれを生じることがな
い）ので、例えばすべての特性を可変用スイッチｓｗ１
〜ｓｗ、　ｔｆｉＱＪのいわゆるフラット特性に対しリ
バーススイッヂＳＷｏを操作しても音質が変化する等の
不都合を生じることはなく、正確なリバース特性が得ら
れる。

発明の効果 本発明になるデジタル・グラフィック・イコライザによ
れば、特に平坦特性は実質的に全域フィルタが関与する
ので従来のものに比して平坦域でのリップルを少なりシ
得、これにより、従来のＦＩＲデジタル・フィルタを用
いたものに比して自然な音色を得ることができ、しかも
、各帯域フィルタの加算総合特性を得るとき、全ての基
準レベルを一定にし得（加算ずれを生じることがなく）
、従って、正確な合成特性を得ることができ、更に、Ｆ
ＩＲデジタル・フィルタを用いているため、ＩＩＲデジ
タル・フィルタを用いたものに比して特に高域のＳＮ比
の劣化がなく、発振等の問題生じることはなく、又、例
えばＤＳＰ等の高速プロセッサ等で小形、かつ、低コス
トに構成し得る等の特長を有する。

【図面の簡単な説明】

第１図及び第２図は夫々本発明イコライザの一実施例の
ブロック系統図及びその一部の概略図、第３図及び第４
図は夫々イコライザ特性図及びイコライザ特性を得る帯
域フィルタのブロック系統図、第５図は本発明イコライ
ザに用いるＦＩＲデジタル・帯域フィルタの回路図、第
６図はフィルタの周波数特性図、第７図はフィルタの係
数値を示す図、第８図はＦＩＲデジタル・帯域フィルタ
の他の構成を示す回路図、第９図はフィルタの係数値を
示す図、第１０図はＣＰＵの動作説明用フローヂャート
である。 １、・・・デジタル・オーディオ信号入力端子、４・・
・ＤＳＰ１４２・・・係数メモリ、７・・・アドレスメ
モリ、８・・・ラッチ回路、９・・・制御装置、１０・
・・ＣＰＵ、１１・・・プログラムＲＯＭ、１２・・・
ＣＰＵ作業用ＲＡＭ、１３・・・特性入力部、１４・・
・表示部、１５・・・出力端子、１７１〜１７．・・・
帯域フィルタ、１９・・・加算部、２８〜２８之・・・
１サンプリング遅延部、２９１〜２９□・・・乗算部、
３０２〜３０２゜３２１〜３２ｆ？、・・・加口部。 特許出願人　日本ビクター株式会社 ″）Ｗｌ：）ＷＺ　　　　　　　　　　　　　：ｐＷｎ
　　　ｂ’Ａす（Ｂ）１７１〜１７ｎ 第６図 第７図 第８図 ７ＪＪ９図 第１０図

Claims (1)

【特許請求の範囲】
1. 複数の帯域別に各々所望のイコライザ特性を指定する特
   性入力部と、該特性入力部からの指定に対応してデジタ
   ル・フィルタの複数の係数に夫々対応した係数データを
   設定する制御手段と、各帯域共通の基準レベルに対して
   正側又は／及び負側に夫々凸又は／及び凹をなす特性を
   得るよう構成された並列に設けられた複数のＦＩＲデジ
   タル・帯域フィルタ及び該複数のＦＩＲデジタル・帯域
   フィルタの各出力を加算する加算部を有し、該制御手段
   にて得られた係数データに基づいて該複数のＦＩＲデジ
   タル・帯域フィルタの夫々の周波数特性を変更するデジ
   タル信号演算手段とよりなることを特徴とするデジタル
   ・グラフィック・イコライザ。