JPS6336579B2

JPS6336579B2 -

Info

Publication number: JPS6336579B2
Application number: JP9446380A
Authority: JP
Inventors: Kotaro Hanzawa; Shigenori Sano
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1980-07-09
Filing date: 1980-07-09
Publication date: 1988-07-20
Also published as: JPS5720012A

Description

【発明の詳細な説明】

本発明はレゾナンス（共振）特性を有するバン
ドパスフイルタに関する。近年、トランジスタ、抵抗、コンデンサ、コイ
ルあるいは演算増幅器を用いて実現出来るアナロ
グフイルタに代り、乗算器、加算器、遅延回路等
で構成されるデイジタルフイルタが注目されてい
る。しかして、デイジタルフイルタの伝達関数H_(Z)
は、アナログフイルタの伝達関数H_(S)から、整合
Ｚ変換、双一次Ｚ変換、標準Ｚ変換等の変換によ
り求められる。このうち、バンドパスフイルタの伝達関数H_(Z)
は、ローパスフイルタあるいはハイパスフイルタ
の伝達関数に比し複雑であり、その回路構成も複
雑で、大規模なものとならざるを得ない。そこ
で、バンドパスフイルタを構成する場合、ローパ
スフイルタとハイパスフイルタをカスケード接続
することが行われる。しかして、その場合の例えば２次のローパスフ
イルタ及びハイパスフイルタにつき着目する。即
ち、そのアナログフイルタの伝達関数は一般に、 H_L（Ｓ）＝H_Lω₀₁ ²／S²＋ω₀₁／Q₁Ｓ＋ω₀₁ ²…式(1
) H_H（Ｓ）＝H_HS²／S²＋ω₀₂／Q₂Ｓ＋ω₀₂ ² …式(2) となる。この伝達関数H_L（Ｓ）（ローパスフイル
タ）、H_H（Ｓ）（ハイパスフイルタ）において、
H_L，H_Hは利得を表わし、通常１であり、Q₁，Q₂
はレゾナンスの深さを示し、レゾナンスのない通
常状態では

【式】であり、ω₀₁，ω₀₂は共振角周波数である。上記通常状態では、Ｓ平面上で極
は、ローパスフイルタ、ハイパスフイルタの双方
とも第１図に示すようにをとり、第２図に示す如くQ₁，Q₂が大きくなる
につれて、極は虚軸上の（０，±ω₀）の点に変化
する。そこで、この伝達関数H_L（Ｓ），H_H（Ｓ）から、
例えば双一次Ｚ変換を行うと、その伝達関数は、 H_L（Ｚ）＝K_L（１＋Z^-1）²／１＋b₁Z^-1＋b₂Z^-2…式
(4) H_H（Ｚ）＝K_H（１−Z^-1）²／１＋b₁Z^-1＋b₂Z^-2…式
(5) となる。尚、b₁＝2ω₀ ²−８／Ts／ω₀ ²＋2ω₀／QTs＋４／Ts²
…式(6) b₂＝ω₀ ²−2ω₀／QTs＋４／Ts²／ω₀ ²＋2ω₀／QTs
＋４／Ts²…式(7) K_L＝H_Lω₀₁ ²／ω₀₁ ²＋2ω₀₁／Q₁Ts＋４／Ts²…式(8
) K_H＝4H_H／Ts²／ω₀₂ ²＋2ω₀₂／Q₂Ts＋４／Ts²…式(
9) である。また、式(6)，(7)においてω₀はω₀₁，ω₀₂
を示し、ＱはQ₁，Q₂を示し、更に、式(6)〜(9)に
おいてT_Sはサンプリング時間である。したがつて、式(4)、式(5)で伝達関数H_L（Ｚ）、
H_H（Ｚ）が表わされるローパスフイルタとハイパ
スフイルタを第３図に示すようにカスケード接続
することにより、バンドパスフイルタが構成され
る。即ち、第３図に於て、LPFはローパスフイ
ルタを示し、HPFはハイパスフイルタを示し、
このローパスフイルタLPF、ハイパスフイルタ
HPFは外部からの制御信号である共振角周波数
ω₀₁，ω₀₂、レゾナンスの深さを示すQ₀₁，Q₀₂に
より制御される。第４図は第３図の詳細を示す図で、先ずローパ
スフイルタLPFにおいて符号１は入力信号が供
給される加算器であり、この加算器１出力は、加
算器２及び、単位時間T_S遅延回路３に与えられ、
更に、遅延回路３の出力は乗算器４，５に与えら
れる。この乗算器４には、ROM６に与えられる
共振角周波数ω₀₁及びレゾナンスの深さを示すQ₁
の各制御データにより選択されるデータb₁が更に
供給され、入力信号がb₁倍されて加算器１に与え
られる。なお、この入力信号は加算器１に対して
減算を指示するようになつている。また、上記乗
算器５は、単に入力信号を２倍する機能をもち、
その出力は加算器２に与えられる。更に、上記遅
延回路３出力が与えられ単位時間T_Sの遅延を行
う遅延回路７の出力は、更に乗算器８を介して加
算器１に与えられると共に、直接加算器２へ与え
られる。上記乗算器８には、上記ROM６に与え
られる制御データにより選択されたデータb₂が更
に供給され、入力信号がb₂倍されて加算器１に与
えられる。なお、この入力信号は加算器１に対し
て減算を指示するようになつている。そして、上
記加算器１出力、乗算器５出力及び遅延回路７出
力が供給され、それ等を加算する加算器２出力
は、ROM６から制御データにより選択されたデ
ータK_Lが供給される乗算器９に与えられ、K_L倍
されて出力信号となる。そして、その出力信号は、ハイパスフイルタ
HPFの入力信号となり、加算器１１に与えられ
る。このハイパスフイルタHPFの構成は、上記
ローパスフイルタLPFと同様で、加算器１１，
１２は加算器１，２と対応し、遅延回路１３，１
７は遅延回路３，７と対応し、乗算器１４，１
５，１８，１９は乗算器４，５，８，９と対応
し、更に、ROM１６はROM６と対応する。た
だし、乗算器１５の出力は、加算器１２に対し減
算を指示するようになり、また、ROM１６から
は制御データω₀₂，Q₂により係数データb₁，b₂，
K_Hが読出されて乗算器１４，１８，１９に供給
されることになる。そして、乗算器１９出力がバ
ンドパスフイルタの出力となる。然るに、上述し
たバンドパスフイルタにおいては、レゾナンスの
深さをｎレベルとした場合は、レゾナンスの付加
機能のない場合に比ベ、係数記憶用ROM６及び
ROM１６の容量はｎ倍とせざるを得ず、非常に
大容量のROMを備えてなければならぬものであ
つた。この発明は、上記した事情に鑑みてなされたも
ので、時分割的にローパスフイルタとハイパスフ
イルタの動作をすると共に、伝達関数の各係数を
予め記憶し、この係数に応じて動作するバンドパ
スフイルタに於て、その係数の少なくとも１個の
係数を変更することにより、振幅特性にピークを
有するレゾナンス特性を付加したバンドパスフイ
ルタを提供することを目的とする。以下、本発明の一実施例を図面を参照しながら
詳細に説明する。いま、上記式(1)，(2)で表わされる伝達関数H_L
（Ｓ），H_H（Ｓ）において、

【式】の場合、即ち、２次のバタワース型のローパスフイルタ及
びハイパスフイルタを、上記同様にして、双一次
Ｚ変換を行い伝達関数H_L（Ｚ），H_H（Ｚ）を得る
と、それは、式(4)，(5)の如くなり各係数b₁，b₂.
K_L，K_Hは各々、各式(6)〜(9)に於て

【式】とした値となる。例えば、このローパスフイルタに於て、カツト
オフ周波数c₁と変化させた時の極の移動を示す
と第５図の如くなる。即ち、第５図は、Ｚ平面を
示し、曲線ａは32KHzのサンプリングレートで計
算した極の軌跡（以後根軌跡とよぶ）を示しこの
根軌跡上の数値は、カツトオフ周波数の数値で、
500Hzごとの点が示してある。この根軌跡は、式
(4)に於て、その分母を零とした場合に得られ、そ
の値は、となる。なお、単位円0₁上の数値は、Ｚ平面での
角速度をΩ＝2πcT_Sとした際の周波数を示すも
のであり、また、（−１，０）は２位の零点を示
す。しかして、例えば、カツトオフ周波数C₁が3K
Hzの場合に着目してみると、レゾナンスを付加し
た場合、上述したアナログフイルタと全く等価な
デイジタルフイルタでは、極が図示するバタワー
スの円0₂（曲線ｂ）に沿つて、変化するようにな
る。尚、バワタースの円0₂はＡ＝tanπcT_S（≒0.3033） …式(11) として、0₁，0₂の距離＝１＋A₂／１−A₂（≒1.2026）、
円 0₂の半径＝2A／１−A₂（≒0.6682）により与えられる。ところで、式(10)で表わされる極は共役であるか
ら、Ｚ平面上において１つの極と原点0₁との距離
をｒとし、その実軸方向の値をｘとすれば、次の
関係式が得られる。 b₁＝−2x …式(12) b₂＝r² …式(13) ここで、ある周波数でピークを示す特性のフイ
ルタを実現する場合、極は単位円に近づいていけ
ば良く、本実施例ではr²即ち、係数b₂のみを第５
図の直線ｃに沿つて変化させるものである。更
に、本実施例ではレゾナンスの深さを３レベルと
し、その場合の係数をb_2oとする。但し、b_2oは下
式で与えられる。 b_2o＝b₂＋１−b₂／2₂・2ⁿ（ｎ＝−∞，０，１） …式(14) 以上はローパスフイルタの場合であつたが、ハ
イパスフイルタの場合も全く同様のことが成立す
る。即ち、カツトオフ周波数c₂を変化させた時
の極の移動も、第５図の如くなる。なお、この場
合、２位の零点は（１，０）となる。従つて、本実施例のハイパスフイルタにおける
レゾナンスの深さも３レベルとし、その場合の係
数b₂を係数b_2nと変換する。但し、b_2nは下式で与
えられる。 b_2n＝b₂＋１−b₂／2₂・2^m（ｍ＝−∞，０，１） …式(15) 次に本発明の概念をわかり易く説明するため、
時分割動作ではなく、カスケード接続された第６
図に示すバンドパスフイルタを用いて、先ずレゾ
ナンス特性を得るための回路について説明する。
なお、説明の簡略化の為、第４図と同一箇所には
同一符号を付し、その説明を省略する。第６図に於て、ROM６′及びROM１６′には
カツトオフ周波数c₁，c₂に応じた係数b₁，b₂が
記憶されており、乗算器９，１９に供給される係
数K_L，K_Hは、演算回路１０ａ，１０ｂに於て、
係数b₁，b₂から算出される。この演算回路１０ａ
では、式(6)〜式(8)よりＨ＝１とした場合判明する
ように K_L＝１＋b₁＋b₂／４ …式(16) の演算を行い、演算回路１０ｂでは式(6)，(7)，(9)
より判明するように K_L＝１−b₁＋b₂／４ …式(17) の演算を行うものである。この演算回路１０ａ，１０ｂの詳細は、第７図
及び第８図の如く加算器２１ａ，２１ｂ及び乗算
器２２ａ，２２ｂより成つている。即ち、演算回
路１０ａでは、ROM６′から与えられるデータ
b₁，b₂及び数値「１」を加算器２１ａにて加算
し、データ「１＋b₁＋b₂」を得、この出力「１＋
b₁＋b₂」が乗算器２２ａに与えられ、数値「４」
で除算される。具体的には小数点位置を２ビツト
左シフトすることにより除算は行われる。そし
て、この乗算器２２ａの出力、即ち、
「１＋b₁＋b₂／４」が係数K_Lとして乗算器９に与えられることになる。また、演算回路１０ｂも演算
回路１０ａと同様に構成されているが、係数デー
タb₁は加算器２１ｂに対し、減算を指令するよう
に供給される為、加算器２２ａ出力は「１−b₁＋
b₂」となり、従つて乗算器２２ｂ出力は
「１−b₁＋b₂／４」となり、このデータ「１−b₁＋b₂／４」が係数K_Hとして、乗算器１９に与えられることになる。また、第６図中符号２０ａ，２０ｂは、ROM
６′，１６′より与えられる係数b₂に対し、式
（14），（15）に応じた演算を実行して、係数b_2o，
b_2nを算出する演算回路であり、制御信号n₁，n₀，
ｎ−∞及び制御信号m₁，m₀，ｍ−∞に応じて、
第１表、第２表に示す如き出力値b_2o，b_2nを得
る。

【表】

【表】この、演算回路２０ａは、第９図の如く構成さ
れている。尚、演算回路２０ｂは演算回路２０ａ
と同様であるので、その説明を省略する。第９図に於て、入力データである係数b₂は８ビ
ツト構成で、各々のビツトは2^-1〜2^-8の重み付け
がなされている。そして、この入力データはイン
バータ３１〜３８を介して、半加算器（ハーフア
ダー）４１〜４８に与えられると共に、直接全加
算器（フルアダー）５１〜５７及び半加算器５８
に与えられる。そして、上記半加算器４８にはその他方の入力
端に論理値「１」を示すHighレベル信号が与え
られており、入力データb₂に対し、2^-8の値を加
算して上位ビツトに対応する半加算器４７にキヤ
リー信号を与える。また、各半加算器４１〜４７
も、それぞれ、下位ビツト側の半加算器のキヤリ
ー出力が当該半加算器の他方の入力信号となつて
いる。而して、半加算器４１〜４７の出力は、デ
ータb₂の各ビツトを反転し、最下ビツトに「＋
１」をしたものであるから、２の補数表現の−b₂
を示している。そして、この値に対し、半加算器
４１のキヤリー出力を最上位ビツトとして用いる
ことにより、その値は１−b₂を表現することにな
る。更に、この半加算器４１〜４７の出力及び半加
算器４１のキヤリー出力は、論理値「０」を示す
Lowレベル信号と共に、複数のトランスフアゲ
ートにより構成されたシフト回路２３に与えられ
る。このシフト回路２３では、レゾナンスの深さ
を制御する３個の信号n₀，n₁，ｎ−∞によりその
シフト動作が制御されて、全加算器５１〜５７及
び半加算器５８の他の一方の入力端に与える信号
を出力する。即ち、ｎ−∞の制御信号が“１”の場合は、シ
フト回路２３の出力が全て零となり、従つて、全
加算器５１〜５７及び半加算器５８からは係数デ
ータb₂が直接データb_2oとして出力される。またn₁の制御信号が“１”の場合は、半加算器
４１のキヤリー出力及び半加算器４１〜４７の出
力が各々全加算器５１〜５７及び半加算器５８に
供給されることになり、従つて、シフト回路２３
の出力は１−b₂／２となる為、係数b_oとしては、b₂ ＋１−b₂／２＝１＋b₂／２の値が選択出力されることになる。更に、n₀の制御信号が“１”の場合は、全加算
器５１に与えられる信号を論理値「０」、全加算
器５２〜５７、半加算器５８に与えられる信号を
各々、半加算器４１のキヤリー出力及び半加算器
４１〜４６の出力とするように、シフト回路２３
は動作し、従つて、シフト回路２３の出力は
１−b₂／2²となる為、係数b_2oとしては、b₂＋１−b₂／2²＝１＋3b₂／４の値が選択出力されることになる。次に、上記の如く構成されたバンドパスフイル
タの動作を説明する。即ち、このバンドパスフイルタに於て、レゾナ
ンスを付加しない場合、即ち

【式】の場合は、制御信号ｎ−∞及び制御信号ｍ−∞を
“１”とし、他の制御信号n₁，n₀及び制御信号
m₁，m₀を“０”とすることにより、カツトオフ
周波数c₁，c₂に応じた係数データb₂を、演算回
路２０ａ，２０ｂを介して、係数b_2o，b_2nとし
て、乗算器８，１８に供給する。従つて、第６図
に示すバンドパスフイルタでは、レゾナンスの無
いバンドパスフイルタとして動作する。また、レゾナンスを弱く付加する場合、例えば
ローパスフイルタLPFに於ては、制御信号n₀を
“１”とし、他の制御信号ｎ−∞，n₁を“０”と
することにより、カツトオフ周波数c₁に応じた
係数データb₂を演算回路２０ａに与える。演算回
路２０ａでは、上述した如く、シフト回路２３か
らは、１−b₂／２が出力されることになり、従つて、演算回路２０ａの出力は１＋3b₂／４となる。この為、乗算器８に印加されるデータb_2o＝１＋3b₂／４となり、カツトオフ周波数c₁が共振周波数とな
り弱いレゾナンスをもつことになる。尚、ハイパ
スフイルタHPFに於ても、制御信号m₀を“１”
とし、他の制御信号ｍ−∞，m₁を“０”とする
ことにより、カツトオフ周波数c₂が共振周波数
となり、弱いレゾナンスをもつことになる。更に、このバンドパスフイルタが強いレゾナン
スを有するように動作させる場合、例えばローパ
スフイルタLPFに於ては、制御信号n₁を“１”と
し、他の制御信号ｎ−∞，n₀を“０”とする。そ
の結果、カツトオフ周波数c₁に応じた係数デー
タb₂は、演算回路２０ａに於て、１＋b₂／２に変換されることになり、このデータが乗算器８に印加
される為、カツトオフ周波数c₁が共振周波数と
なり、強いレゾナンスをもつことになる。尚、ハ
イパスフイルタHPFに於ても、制御信号m₁を
“１”とし、他の制御信号ｍ−∞，m₀を“０”と
することにより、カツトオフ周波数c₂が共振周
波数となり、強いレゾナンスをもつことになる。しかして、第６図に示すバンドパスフイルタに
おいては、ローパスフイルタLPFとハイパスフ
イルタHPFをカスケード接続して成るものであ
り、演算回路２０ａ，２０ｂに供給する制御信号
n₀，n₁，ｎ−∞及び制御信号m₀，m₁，ｍ−∞の
選択により各々カツトオフ周波数c₁，c₂にて所
望のレゾナンスを付加し得るようにしたから、例
えば、両カツトオフ周波数c₁，c₂において、レ
ゾナンスを同程度付加することも出来、あるい
は、一方のカツトオフ周波数c₁またはc₂におい
てのみ強いレゾナンスを付加し、他の一方のカツ
トオフ周波数c₂またはc₁において弱いレゾナン
スを付加するようにする等、各々のカツトオフ周
波数c1，c2においてレゾナンスの程度を独立し
て付加するようにすることも可能である。次に本発明の一実施例について説明する。本発
明は時分割的にローパスフイルタとハイパスフイ
ルタの動作をするバンドパスフイルタに於て、上
述したレゾナンス特性を得るものである。第１０
図は、本実施例の回路構成を示すもので、図中６
１はスイツチSW₁を介して与えられるデータを加
算する加算器、この加算器６１出力が供給される
加算器６２、上記加算器６１出力が単位時間T_S
の２倍の遅延回路６３を介して与えられる乗算器
６４，６５を有する。この乗算器６４にはROM
６６に与えられるカツトオフ周波数データc₁，
c₂に従つて選択されるデータb₁が更に供給され、
入力信号がb₁倍されて加算器６１に与えられる。
なお、この入力信号は加算器６１に対して、減算
を指示するようになつている。また、上記乗算器
６５は切替信号Ｌ／Ｈに応じて入力信号をローパ
スフイルタの場合２倍、ハイパスフイルタの場合
−２倍する機能をもち、その出力は加算器６２に
与えられる。更に、上記遅延回路６３出力は単位
時間T_Sの２倍の遅延時間をもつ遅延回路６７を
介し、更に乗算器６８を介して加算器６１に与え
られると共に、直接遅延回路６７の出力が加算器
６２へ与えられる。上記乗算器６８には、上記
ROM６６に与えられるカツトオフ周波数c₁，
c₂によつて選択されるデータb₂が演算回路７０
に供給され、制御信号ｎ（n₁，n₀，ｎ−∞），ｍ
（m₁，m₀，ｍ−∞）に基き変換されたデータ
b₂′が更に供給され、入力信号がb₂′倍されて加算
器６１に与えられる。なお、この入力信号は加算
器６１に対して減算を指示するようになつてい
る。また、上記演算回路７０は、第９図に示した演
算回路２０ａと同様で、それとの差異は、上記切
替信号Ｌ／Ｈにより、制御信号ｎ（n₁，n₀，ｎ−
∞），ｍ（m₁，m₀，ｍ−∞）を選択して、シフト
回路２３に対する制御信号とするゲート回路が更
に付加されるところにあるが、その図示は省略す
る。従つて、この演算回路７０の入力信号と出力
データとの関係は第３表のとおりである。

【表】そして、上記加算器６１出力、乗算器６５出力
及び遅延回路６７出力が供給され、それ等を加算
する加算器６２の出力は、乗算器６９に与えら
れ、Ｋ倍されてスイツチSW₂に供給される。即ち、図中７１は第１１図に示す如き演算回路
であり、ROM６６より供給される係数データb₁，
b₂が、加算器７２に印加される。更に、この加算
器７２には数値「１」も印加される。そして、こ
の加算器７２には更に切替信号Ｌ／Ｈが供給さ
れ、ローパスフイルタを構成する場合は加算器７
２では「１＋b₁＋b₂」の演算が行われ、ハイパス
フイルタを構成する場合は、加算器７２では、
「１−b₁＋b₂」の演算が行われるよう切替制御さ
れる。そして、この加算器７２の出力は、乗算器７３
に印加され、「４」で除算される。具体的には、
小数点位置を２ビツト左シフトすることにより除
算は行われる。このようにして式（16），（17）の
演算がなされ、その出力は係数データＫ（即ち
K_L，K_Hとして乗算器６９に供給される。第１０図に於て、スイツチSW₂の出力は、切替
信号Ｌ／Ｈにより外部へバンドパスフイルタ出力
として供給されるか、再び、このデイジタルフイ
ルタ装置の入力として帰還されるか制御される。
図中７４はラツチで後述するタイミングでスイツ
チSW₂から供給されるデータをラツチし、上記ス
イツチSW₁へそのデータを転送する。そして、ス
イツチSW₁は、切替信号Ｌ／Ｈにより上記ラツチ
７４を介して与えられるデータをデイジタルフイ
ルタ装置に供給するか、新たな入力データをこの
デイジタルフイルタ装置に供給するか切替制御す
る。次に、本実施例の動作を説明する。本実施例の
概略的動作につき、先ず説明すると、入力データ
に対し、デイジタルフイルタ装置は、例えば最初
ハイパスフイルタ（カツトオフ周波数c₂；可変）
として動作する。そして、その結果データに対
し、デイジタルフイルタ装置はローパスフイルタ
（カツトオフ周波数c₁；可変）として動作する。
そして、その際、演算回路７０によりレゾナンス
の付加が制御される。従つて、その結果、入力信
号は、振幅特性にピークをもつバンドパスフイル
タを介して出力されることになる。即ち、外部からの入力データはスイツチSW₁に
より、第１２図１に示されるタイミングでサンプ
リングして入力される。従つて、入力データは第
１２図２の如く変更される。その際、切替信号
Ｌ／Ｈは第１２図３の如く切替えられる。従つ
て、いま、ROM６６では、所望のカツトオフ周
波数c₂に応じた係数データb₁，b₂が読出される
と共に、演算回路７１では、式（17）の如き演算
が実行され係数データK_Hが算出される。従つて、
第１２図４に示す如くデイジタルフイルタ装置で
は演算回路７０の演算結果に応じてレゾナンスが
付加されたハイパスフイルタを介したデータが算
出される。そして、その結果データは、第１２図
５に示すタイミングで遅延回路６３，６７にラツ
チされると共に、乗算器６９出力はスイツチSW₂
を介して第１２図６に示すタイミングでラツチ７
４に読込まれる。尚、上記遅延回路６３，６７に
読込まれたデータは次のハイパスフイルタの演算
を行う時間まで、遅延させられる。従つて、初替
信号Ｌ／Ｈが次に“０”に切替えられて遅延回路
６３，６７から出力するデータは前回ローパスフ
イルタの演算を実行した際の結果データである。
そして、その際ROM６６からは、所望のカツト
オフ周波数c₁に応じた係数データb₁，b₂が読出
されると共に、演算回路７１では、式（16）の如
き演算が実行されて係数データK_Lが算出される。
従つて、デイジタルフイルタ装置では、スイツチ
SW₁を介して与えられるラツチ７４出力及び、遅
延回路６３，６７の出力に対し、演算回路７０の
演算結果に応じてレゾナンスが付加されたローパ
スフイルタを介したデータが算出される。そし
て、その結果データは、スイツチSW₂を介して外
部へ出力される。このように本実施例では、ローパスフイルタと
ハイパスフイルタとのカツトオフ周波数が等しい
場合、デイジタルフイルタの伝達関数の係数b₁，
b₂が全く同一となることを利用して、ROM６６
には一種類のデータ（b₁，b₂）を記憶させるよう
にし、更に係数データＫ（K_L，K_H）が式（16），
（17）にて表現されることを利用して、ROM６
６の出力b₁，b₂に基づき演算回路７１にて算出し
て得るようにし、加えて、レゾナンスを付加する
為の演算回路７０も、ローパスフイルタとハイパ
スフイルタとの切替に応じて、それぞれ制御信号
ｎ（n₁，n₀，ｎ−∞），ｍ（m₁，m₀，ｍ−∞）に基
づき動作するようにした為、ROM６６の記憶容
量の縮減が大幅にはかれると共に、デイジタルフ
イルタ装置も、ローパスフイルタとハイパスフイ
ルタとをカスケード接続してバンドパスフイルタ
を構成した場合に比べて、約半分のハードウエア
で良くなる。尚、上記実施例では、レゾナンスの深さを３段
階にしたが、第５図に示すように、根軌跡上の極
から、単位円へ虚軸に沿つて、ｎ段階にわけて、
増加するようにすれば、レゾナンスの深さはｎ段
階にとれ、その場合の演算回路は、必要に応じ
て、種々の回路構成とすることが出来る。例え
ば、b_2o＝b₂＋１−b₂／2^l・2ⁿ（ｎ＝−∞，₀，₁，… l_-1），b_2n＝b₂＋１−b₂／2^l・2^m（ｍ＝−∞，₀，₁，… l_-1）とすれば、ｎ，ｍの選択に応じてｌ＋₁段階
のレゾナンスの強度が選択出来る。また、上記実施例では、本発明を２次のバタワ
ース型ローパスフイルタ及びハイパスフイルタよ
り成るバンドパスフイルタに適用したが、更に高
次のデイジタルフイルタから成るバンドパスフイ
ルタにも同様に適用し得ることは勿論であり、そ
の場合レゾナンスを付加させる為に、増加あるい
は減少させる係数も必要に応じて選択出来る。この発明は、以上詳述した如く、時分割的にロ
ーパスフイルタとハイパスフイルタの動作をする
と共に、伝達関数の係数を予め記憶し、この係数
に応じて入力信号をフイルタリングするバンドパ
スフイルタに於て、その係数の少なくとも１個の
係数を制御信号に応じて変更し、その結果、振幅
特性にピークをもたせてレゾナンス特性を付加し
たことにより、バンドパスフイルタの係数記憶用
ROMの容量を増すことを無しに簡単な回路を付
加するのみでレゾナンス特性を有することにな
り、また一個のデイジタルフイルタを時分割的に
ローパスフイルタとハイパスフイルタとの動作を
させてバンドパスフイルタを構成したため、カス
ケード接続したものに比べて約半分の回路規模と
なり、バンドパスフイルタを集積化する上で、非
常に有効となるものである。

【図面の簡単な説明】

第１図は従来のアナログフイルタの極を示す
図、第２図は、従来のアナログフイルタのレゾナ
ンス特性を示す図、第３図は、第１図及び第２図
のアナログフイルタに対応するデイジタルフイル
タの概略的構成図、第４図は第３図の詳細図、第
５図は本発明のバンドパスフイルタを説明する為
の図、第６図は本発明のレゾナンス特性を説明す
るためのカスケード接続されたバンドパスフイル
タの回路構成図、第７図及び第８図は、第６図の
演算回路１０ａ，１０ｂの詳細図、第９図は、第
６図の演算回路２０ａの詳細図、第１０図は、本
発明の一実施例を示す回路構成図、第１１図は、
第１０図の演算回路７１の詳細図、第１２図は、
実施例の動作を説明する為のタイムチヤートであ
る。１，２，１１，１２，６１，６２……加算器、
３，７，１３，１７，６３，６７……遅延回路、
４，５，８，９，１４，１５，１８，１９，６
４，６５，６８，６９……乗算器、６′，１６′，
６６……ROM、１０ａ，１０ｂ，７１……演算
回路、２０ａ，２０ｂ，７０……演算回路、２３
……シフト回路、７４……ラツチ、SW₁，SW₂…
…スイツチ。

Claims

【特許請求の範囲】１時分割的にローパスフイルタとハイパスフイ
ルタの動作をすると共に、所定の伝達関数に従つ
て入力信号をデイジタル演算処理によりフイルタ
リングするバンドパスフイルタに於て、上記伝達関数のレゾナンス特性を有しないとき
の複数の係数を記憶する記憶手段と、この記憶手段に記憶された上記係数の少なくと
も１個の係数を制御信号に応じて変更する変更手
段とを具備し、この変更された係数に従つて入力信号
をフイルタリングすることによつて振幅特性にピ
ークをもたせてレゾナンス特性を得るようにした
ことを特徴とするバンドパスフイルタ。２上記変更手段は、上記時分割動作に応答し
て、上記ローパスフイルタと上記ハイパスフイル
タとの少なくとも一方のフイルタの上記係数を変
更して振幅特性にピークをもたせてレゾナンス特
性を得るようにしたことを特徴とする特許請求の
範囲第１項記載のバンドパスフイルタ。３上記変更手段は、上記係数の少なくとも１個
の係数を、増加あるいは減少させることにより、
上記伝達関数のＺ平面上の極を虚軸に平行に移動
せしめて振幅特性にピークをもたせて成ることを
特徴とする特許請求の範囲第１項または第２項記
載のバンドパスフイルタ。