JP3308055B2 - ディジタル・グラフィックイコライザ - Google Patents
ディジタル・グラフィックイコライザInfo
- Publication number
- JP3308055B2 JP3308055B2 JP20914693A JP20914693A JP3308055B2 JP 3308055 B2 JP3308055 B2 JP 3308055B2 JP 20914693 A JP20914693 A JP 20914693A JP 20914693 A JP20914693 A JP 20914693A JP 3308055 B2 JP3308055 B2 JP 3308055B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- circuit
- cut
- boost
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/005—Tone control or bandwidth control in amplifiers of digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【産業上の利用分野】本発明はディジタル・グラフィッ
クイコライザに係り、特にブースト特性とカット特性を
上下対称な特性とすることができるとともに、Ｓ／Ｎ劣
化の少ない特性を有するディジタル・グラフィックイコ
ライザに関する。
クイコライザに係り、特にブースト特性とカット特性を
上下対称な特性とすることができるとともに、Ｓ／Ｎ劣
化の少ない特性を有するディジタル・グラフィックイコ
ライザに関する。
【０００２】
【従来の技術】オーディオシステムでは、希望する再生
音場特性を作り出すために、再生信号の周波数特性を自
在に変えることのできるグラフィックイコライザが広く
使用されているが、近時のディジタル信号処理技術の発
達に伴い、ディジタルフィルタを用いたディジタル・グ
ラフィックイコライザが用いられるようになってきた。
なお、このようなディジタル・グラフィックイコライザ
は、ＤＳＰ（ディジタル・シグナル・プロセッサ）を用
いてソフトウェア的に回路機能を実現しているのが一般
的である。
音場特性を作り出すために、再生信号の周波数特性を自
在に変えることのできるグラフィックイコライザが広く
使用されているが、近時のディジタル信号処理技術の発
達に伴い、ディジタルフィルタを用いたディジタル・グ
ラフィックイコライザが用いられるようになってきた。
なお、このようなディジタル・グラフィックイコライザ
は、ＤＳＰ（ディジタル・シグナル・プロセッサ）を用
いてソフトウェア的に回路機能を実現しているのが一般
的である。
【０００３】図１３に、ＩＩＲ（巡回型）ディジタルフ
ィルタからなる複数個のイコライザ５１1 〜５１n を縦
続接続して構成した従来のディジタル・グラフィックイ
コライザの一例を示す。各イコライザ５１1 〜５１n は
その中心周波数を少しづつずらすことにより、全体とし
て図１４に示すようなブースト時の合成特性を実現して
いる。
ィルタからなる複数個のイコライザ５１1 〜５１n を縦
続接続して構成した従来のディジタル・グラフィックイ
コライザの一例を示す。各イコライザ５１1 〜５１n は
その中心周波数を少しづつずらすことにより、全体とし
て図１４に示すようなブースト時の合成特性を実現して
いる。
【０００４】また、図１５に、ＩＩＲディジタルフィル
タからなる複数個のバンドパスフィルタ６１1 〜６１n
を並列接続して構成した従来のディジタル・グラフィッ
クイコライザの一例を示す。この場合も各バンドパスフ
ィルタ６１1 〜６１n の中心周波数を少しづつずらすこ
とにより、全体として図１６のようなブースト時の合成
特性を実現している。
タからなる複数個のバンドパスフィルタ６１1 〜６１n
を並列接続して構成した従来のディジタル・グラフィッ
クイコライザの一例を示す。この場合も各バンドパスフ
ィルタ６１1 〜６１n の中心周波数を少しづつずらすこ
とにより、全体として図１６のようなブースト時の合成
特性を実現している。
【０００５】
【発明が解決しようとする課題】ところで、この種のグ
ラフィックイコライザは、ブースト（増強）だけでな
く、カット（減衰）も行なっているが、このブースト特
性とカット特性はできるだけ上下対称なカーブとなるこ
とが望ましい。図１３の縦続型のディジタル・グラフィ
ックイコライザの場合、ブースト特性とカット特性は上
下ほぼ対称なカーブを得ることができるが合成振幅の変
化が大きく、特にフルブースト時の飽和を避けるために
予め大きな減衰を与える必要があり、Ｓ／Ｎが劣化する
という問題があった。
ラフィックイコライザは、ブースト（増強）だけでな
く、カット（減衰）も行なっているが、このブースト特
性とカット特性はできるだけ上下対称なカーブとなるこ
とが望ましい。図１３の縦続型のディジタル・グラフィ
ックイコライザの場合、ブースト特性とカット特性は上
下ほぼ対称なカーブを得ることができるが合成振幅の変
化が大きく、特にフルブースト時の飽和を避けるために
予め大きな減衰を与える必要があり、Ｓ／Ｎが劣化する
という問題があった。
【０００６】一方、図１５の並列型のディジタル・グラ
フィックイコライザの場合、ブースト特性と上下対称な
カット特性を得ることができなかった。すなわち、例え
ば２個のバンドバスフィルタ６１1 ，６１2 を用いて図
１５のディジタル・グラフィックイコライザを構成した
場合を例に採って説明すると、ブースト時の伝達関数を
ＨBOOST (z) とすれば、 ＨBOOST (z) ＝１＋ＨBPF1(z) ＋ＨBPF2(z) ＋…＋Ｈ
BPFn(z) （ＨBPF1(z) 〜ＨBPFn(z) は各バンドパスフィルタの伝
達関数）で表される。このブースト時の伝達関数Ｈ
BOOST (z) と上下対称な周波数特性を与えるカット時の
伝達関数をＨCUT (z) とすると、これらの間にはＨCUT
(z) ＝１／ＨBOOST (z) の関係がなければならないの
で、 ＨCUT (z) ＝１／ＨBOOST (z)＝１／（１＋ＨBPF1(z)
＋ＨBPF2(z) ＋…＋ＨBPFn(z) ） となる。
フィックイコライザの場合、ブースト特性と上下対称な
カット特性を得ることができなかった。すなわち、例え
ば２個のバンドバスフィルタ６１1 ，６１2 を用いて図
１５のディジタル・グラフィックイコライザを構成した
場合を例に採って説明すると、ブースト時の伝達関数を
ＨBOOST (z) とすれば、 ＨBOOST (z) ＝１＋ＨBPF1(z) ＋ＨBPF2(z) ＋…＋Ｈ
BPFn(z) （ＨBPF1(z) 〜ＨBPFn(z) は各バンドパスフィルタの伝
達関数）で表される。このブースト時の伝達関数Ｈ
BOOST (z) と上下対称な周波数特性を与えるカット時の
伝達関数をＨCUT (z) とすると、これらの間にはＨCUT
(z) ＝１／ＨBOOST (z) の関係がなければならないの
で、 ＨCUT (z) ＝１／ＨBOOST (z)＝１／（１＋ＨBPF1(z)
＋ＨBPF2(z) ＋…＋ＨBPFn(z) ） となる。
【０００７】したがって、カット時にこの伝達関数Ｈ
CUT (z) が実現できれば、ブースト特性とカット特性を
上下対称なカーブとすることが可能である。しかしなが
ら、図１５の回路は伝達関数ＨBOOST (z) を与える回路
構成であり、図１５の回路構成そのままではブースト特
性とカット特性を上下対称なカーブとすることはできな
い。
CUT (z) が実現できれば、ブースト特性とカット特性を
上下対称なカーブとすることが可能である。しかしなが
ら、図１５の回路は伝達関数ＨBOOST (z) を与える回路
構成であり、図１５の回路構成そのままではブースト特
性とカット特性を上下対称なカーブとすることはできな
い。
【０００８】これを解決するための１つの手法として、
図１５の各バンドパスフィルタの出力の位相を反転して
加算（すなわち減算）してやる方法が考えられる。この
場合の伝達関数をＨ′CUT (z) とすると、 Ｈ′CUT (z) ＝１−Ｈ′BPF1(z) −Ｈ′BPF2(z) −…−
Ｈ′BPFn(z) （Ｈ′BPF1(z) 〜Ｈ′BPFn(z) は各バンドパスフィルタ
の新たな伝達関数）と表される。
図１５の各バンドパスフィルタの出力の位相を反転して
加算（すなわち減算）してやる方法が考えられる。この
場合の伝達関数をＨ′CUT (z) とすると、 Ｈ′CUT (z) ＝１−Ｈ′BPF1(z) −Ｈ′BPF2(z) −…−
Ｈ′BPFn(z) （Ｈ′BPF1(z) 〜Ｈ′BPFn(z) は各バンドパスフィルタ
の新たな伝達関数）と表される。
【０００９】したがって、この伝達関数Ｈ′CUT (z) が
近似的にカット時の伝達関数ＨCUT(z) に等しくなるよ
うに、すなわち Ｈ′CUT (z) ≒ＨCUT (z) となるように、各バンドパスフィルタ６１1 、６１2 の
伝達関数Ｈ′BPF1(z) 〜Ｈ′BPFn(z) を設定し直してや
れば、図１５の回路でもカット時とブースト時の特性を
近似的に対称なカーブとすることが可能である。
近似的にカット時の伝達関数ＨCUT(z) に等しくなるよ
うに、すなわち Ｈ′CUT (z) ≒ＨCUT (z) となるように、各バンドパスフィルタ６１1 、６１2 の
伝達関数Ｈ′BPF1(z) 〜Ｈ′BPFn(z) を設定し直してや
れば、図１５の回路でもカット時とブースト時の特性を
近似的に対称なカーブとすることが可能である。
【００１０】しかしながら、上記手法の場合、新たな伝
達関数Ｈ′BPF1(z) 〜Ｈ′BPFn(z)を得るための演算が
複雑で、良い近似を得ることが難しく、特に隣接バンド
の中心周波数の間隔が狭く、お互いの周波数特性の裾野
が重なり合うような場合には、１つのバンド特性を変え
ようとすると、隣接バンドのバンドパスフィルタの特性
までの変えてやらない限り、満足できる近似結果が得ら
れない。
達関数Ｈ′BPF1(z) 〜Ｈ′BPFn(z)を得るための演算が
複雑で、良い近似を得ることが難しく、特に隣接バンド
の中心周波数の間隔が狭く、お互いの周波数特性の裾野
が重なり合うような場合には、１つのバンド特性を変え
ようとすると、隣接バンドのバンドパスフィルタの特性
までの変えてやらない限り、満足できる近似結果が得ら
れない。
【００１１】さらに、上記手法の場合、全バンドのレベ
ル組合せに対応した係数テーブルを用意する必要があ
り、バンド数が増えるにつれてそのデータ数は膨大なも
のとなり、これを格納するためのメモリの容量が大きく
なるとともに、演算処理を行なうＤＳＰ（ディジタル・
シグナル・プロセッサ）やコントロール用マイクロコン
ピュータの負担が大きくなってしまい、ほとんど実用不
可能である。
ル組合せに対応した係数テーブルを用意する必要があ
り、バンド数が増えるにつれてそのデータ数は膨大なも
のとなり、これを格納するためのメモリの容量が大きく
なるとともに、演算処理を行なうＤＳＰ（ディジタル・
シグナル・プロセッサ）やコントロール用マイクロコン
ピュータの負担が大きくなってしまい、ほとんど実用不
可能である。
【００１２】本発明は、前記問題を解決するためになさ
れたもので、その目的とするところは、ブースト特性と
カット特性を上下対称なカーブとすることができるとと
もに、Ｓ／Ｎ劣化の少ないディジタル・グラフィックイ
コライザを提供することである。
れたもので、その目的とするところは、ブースト特性と
カット特性を上下対称なカーブとすることができるとと
もに、Ｓ／Ｎ劣化の少ないディジタル・グラフィックイ
コライザを提供することである。
【００１３】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、入力信号および第１遅延手段を介して遅
延された入力信号にそれぞれ所定係数を乗算して加算手
段で加算させ、第２遅延手段を介して遅延させた前記加
算手段より出力された加算信号に所定係数を乗算して前
記加算手段に入力して加算させるとともにその加算され
た信号に所定係数を乗算して出力させるディジタルバン
ドパスフィルタを用いて構成されるディジタル・グラフ
ィックイコライザにおいて、ブースト時には、入力信号
を前記ディジタルバンドパスフィルタを通した後、出力
加算手段を介して前記入力信号に加算することにより所
望のブースト特性を得るとともに、カット時には、前記
出力加算手段からの出力信号を前記ディジタルバンドパ
スフィルタに通した後、前記出力加算手段で減算させる
とともに前記ディジタルバンドパスフィルタの前記加算
手段での加算を前記第１遅延手段および前記第２遅延手
段を介して遅延された信号のみを加算させるようにする
ことを特徴とするものである。
に、本発明は、入力信号および第１遅延手段を介して遅
延された入力信号にそれぞれ所定係数を乗算して加算手
段で加算させ、第２遅延手段を介して遅延させた前記加
算手段より出力された加算信号に所定係数を乗算して前
記加算手段に入力して加算させるとともにその加算され
た信号に所定係数を乗算して出力させるディジタルバン
ドパスフィルタを用いて構成されるディジタル・グラフ
ィックイコライザにおいて、ブースト時には、入力信号
を前記ディジタルバンドパスフィルタを通した後、出力
加算手段を介して前記入力信号に加算することにより所
望のブースト特性を得るとともに、カット時には、前記
出力加算手段からの出力信号を前記ディジタルバンドパ
スフィルタに通した後、前記出力加算手段で減算させる
とともに前記ディジタルバンドパスフィルタの前記加算
手段での加算を前記第１遅延手段および前記第２遅延手
段を介して遅延された信号のみを加算させるようにする
ことを特徴とするものである。
【００１４】
【作用】第１図を参照して本発明の原理を説明する。な
お、図１（Ａ）はブースト時の本発明の回路構成、図１
（Ｂ）はカット時の本発明の回路構成をそれぞれ示して
おり、１1 〜１n はディジタルフィルタから構成された
バンドパスフィルタ、２は加算器、３はフィードバック
ループである。
お、図１（Ａ）はブースト時の本発明の回路構成、図１
（Ｂ）はカット時の本発明の回路構成をそれぞれ示して
おり、１1 〜１n はディジタルフィルタから構成された
バンドパスフィルタ、２は加算器、３はフィードバック
ループである。
【００１５】図１（Ａ）のブースト時の回路において、
各バンドパスフィルタ１1 〜１n の伝達関数をＨ
BPF1(z) 〜ＨBPFn(z) とし、回路全体の伝達関数をＨ
BOOST (z) とすると、この伝達関数ＨBOOST (z) は ＨBOOST (z) ＝１＋ＨBPF1(z) ＋ＨBPF2(z) ＋…＋Ｈ
BPFn(z) となる。
各バンドパスフィルタ１1 〜１n の伝達関数をＨ
BPF1(z) 〜ＨBPFn(z) とし、回路全体の伝達関数をＨ
BOOST (z) とすると、この伝達関数ＨBOOST (z) は ＨBOOST (z) ＝１＋ＨBPF1(z) ＋ＨBPF2(z) ＋…＋Ｈ
BPFn(z) となる。
【００１６】一方、図１（Ｂ）のカット時の回路におい
て、各バンドパスフィルタ１1 〜１ n の入力としてフィ
ードバックループ３を介して加算器２の出力を与えるよ
うにした場合、回路全体の伝達関数をＨCUT (z) とする
と、この伝達関数ＨCUT (z)は ＨCUT (z) ＝１／（１−ＨBPF1(z) −ＨBPF2(z) −…−
ＨBPFn(z) ） となる。したがって、前記２つの回路の伝達関数は、各
バンドパスフィルタを減算するように構成すれば、 ＨCUT (z) ＝１／ＨBOOST (z) の関係となり、ブースト時とカット時とでお互いに上下
対称なカーブを描くことが分かる。
て、各バンドパスフィルタ１1 〜１ n の入力としてフィ
ードバックループ３を介して加算器２の出力を与えるよ
うにした場合、回路全体の伝達関数をＨCUT (z) とする
と、この伝達関数ＨCUT (z)は ＨCUT (z) ＝１／（１−ＨBPF1(z) −ＨBPF2(z) −…−
ＨBPFn(z) ） となる。したがって、前記２つの回路の伝達関数は、各
バンドパスフィルタを減算するように構成すれば、 ＨCUT (z) ＝１／ＨBOOST (z) の関係となり、ブースト時とカット時とでお互いに上下
対称なカーブを描くことが分かる。
【００１７】本発明は、この原理に基づき、ブースト時
は図１（Ａ）の回路構成に、またカット時は図（Ｂ）の
回路構成にそれぞれ切り換えるようにしたものである。
このようにすれば、各バンドパスフィルタ１1 〜１n 内
の各回路素子の回路定数はそのままで、ただ単にフィー
ドバックループ３部分の接続を切り換えるとともに、加
算器２での各バンドパスフィルタ出力の加算を減算する
ように変更するだけで、上下対称なカーブを実現するこ
とができる。
は図１（Ａ）の回路構成に、またカット時は図（Ｂ）の
回路構成にそれぞれ切り換えるようにしたものである。
このようにすれば、各バンドパスフィルタ１1 〜１n 内
の各回路素子の回路定数はそのままで、ただ単にフィー
ドバックループ３部分の接続を切り換えるとともに、加
算器２での各バンドパスフィルタ出力の加算を減算する
ように変更するだけで、上下対称なカーブを実現するこ
とができる。
【００１８】なお、図１（Ｂ）のカット時の回路の場
合、回路中に遅延を伴わないフィードバックループ３が
存在する。このような遅延を伴わないフィードバックル
ープが存在する場合、ＤＳＰで回路を実現するためには
多くの繰り返し演算を行ない、その演算値を収束・近似
させてやる必要がある。このため、使用するＤＳＰの処
理速度によっては、図１（Ｂ）のカット時の回路演算を
リアルタイムに行なうことができなくなる場合も生じ
る。
合、回路中に遅延を伴わないフィードバックループ３が
存在する。このような遅延を伴わないフィードバックル
ープが存在する場合、ＤＳＰで回路を実現するためには
多くの繰り返し演算を行ない、その演算値を収束・近似
させてやる必要がある。このため、使用するＤＳＰの処
理速度によっては、図１（Ｂ）のカット時の回路演算を
リアルタイムに行なうことができなくなる場合も生じ
る。
【００１９】そこで、本発明は、このような場合でもリ
アルタイム処理を可能とするため、図２に示すように、
遅延を伴わないフィードバックループを無くし、これに
よって繰り返し演算の必要がなくなり、高速処理が可能
となる。
アルタイム処理を可能とするため、図２に示すように、
遅延を伴わないフィードバックループを無くし、これに
よって繰り返し演算の必要がなくなり、高速処理が可能
となる。
【００２０】
【実施例】本発明の参考例を図３および図４に示す。図
３は第１実施例のブースト時の回路（以下、「ブースト
回路」という）を、また図４は第１実施例のカット時の
回路（以下、「カット回路」という）をそれぞれ示すも
のである。
３は第１実施例のブースト時の回路（以下、「ブースト
回路」という）を、また図４は第１実施例のカット時の
回路（以下、「カット回路」という）をそれぞれ示すも
のである。
【００２１】この参考例の場合、各バンドパスフィルタ
１1 〜１n は、遅延素子（遅延手段）４1 ，４2 ，
５1 ，５2 、乗算器６1 〜６5 、加算器７からなる２次
ＩＩＲディジタルフィルタによって構成されており、図
３のブースト回路の場合、入力端子８と出力端子９間を
乗算器１０と加算器２によって結ぶことによりスルーパ
スを形成するとともに、乗算器１０を通った後の入力信
号Ｘを各バンドパスフィルタ１1 〜１n に与え、さらに
各バンドパスフィルタ１1 〜１n の出力を加算器２で加
算するようにしている。また、図４のカット回路の場
合、加算器２の出力信号、すなわち出力信号Ｙをフィー
ドバックループ３を通じて各バンドパスフィルタ１1 〜
１n に与えるようにしている。
１1 〜１n は、遅延素子（遅延手段）４1 ，４2 ，
５1 ，５2 、乗算器６1 〜６5 、加算器７からなる２次
ＩＩＲディジタルフィルタによって構成されており、図
３のブースト回路の場合、入力端子８と出力端子９間を
乗算器１０と加算器２によって結ぶことによりスルーパ
スを形成するとともに、乗算器１０を通った後の入力信
号Ｘを各バンドパスフィルタ１1 〜１n に与え、さらに
各バンドパスフィルタ１1 〜１n の出力を加算器２で加
算するようにしている。また、図４のカット回路の場
合、加算器２の出力信号、すなわち出力信号Ｙをフィー
ドバックループ３を通じて各バンドパスフィルタ１1 〜
１n に与えるようにしている。
【００２２】図３のブースト回路の動作について説明す
る。ブースト処理が開始されると、入力信号Ｘは乗算器
１０を介して加算器２に送られると同時に、各バンドパ
スフィルタ１１〜１ｎに送られる。各バンドパスフィル
タ１１〜１ｎに送られた入力信号Ｘは、それぞれの乗算
器６１を介して加算器７に送られるとともに、２つの遅
延素子４１，４２で遅延された後、乗算器６２を介して
加算器７に送られる。また、加算器７の出力は２つの遅
延素子５１，５２で遅延された後、それぞれの遅延出力
が乗算器６３，６４を介して加算器７に送られる。そし
て、加算器７の加算出力は、乗算器６５を介して加算器
２に送られる。
る。ブースト処理が開始されると、入力信号Ｘは乗算器
１０を介して加算器２に送られると同時に、各バンドパ
スフィルタ１１〜１ｎに送られる。各バンドパスフィル
タ１１〜１ｎに送られた入力信号Ｘは、それぞれの乗算
器６１を介して加算器７に送られるとともに、２つの遅
延素子４１，４２で遅延された後、乗算器６２を介して
加算器７に送られる。また、加算器７の出力は２つの遅
延素子５１，５２で遅延された後、それぞれの遅延出力
が乗算器６３，６４を介して加算器７に送られる。そし
て、加算器７の加算出力は、乗算器６５を介して加算器
２に送られる。
【００２３】加算器２は、各バンドパスフィルタ１1 〜
１n から送られてくるバンドパス信号を入力信号Ｘに加
算し、その加算結果を出力信号Ｙとして出力する。この
結果、出力信号Ｙは、図５に例示するように、所定の周
波数特性でブーストされる。なお、図５は３個のバンド
パスフィルタを用いた３バンド構成のディジタル・グラ
フィックイコライザの場合の例である。
１n から送られてくるバンドパス信号を入力信号Ｘに加
算し、その加算結果を出力信号Ｙとして出力する。この
結果、出力信号Ｙは、図５に例示するように、所定の周
波数特性でブーストされる。なお、図５は３個のバンド
パスフィルタを用いた３バンド構成のディジタル・グラ
フィックイコライザの場合の例である。
【００２４】次に、図４のカット回路の動作について説
明する。図４のカット回路の場合、加算器２の出力信
号、すなわち出力信号Ｙがフィードバックループ３を通
じて各バンドパスフィルタ１１〜１ｎに与えられるとと
もに、乗算器６にて位相を反転し、等価的に加算器２で
減算されるように構成される。この結果、出力信号Ｙ
は、図６に例示するように、図５の場合と上下対称なカ
ーブとなる。
明する。図４のカット回路の場合、加算器２の出力信
号、すなわち出力信号Ｙがフィードバックループ３を通
じて各バンドパスフィルタ１１〜１ｎに与えられるとと
もに、乗算器６にて位相を反転し、等価的に加算器２で
減算されるように構成される。この結果、出力信号Ｙ
は、図６に例示するように、図５の場合と上下対称なカ
ーブとなる。
【００２５】本発明の実施例を図７および図８に示す。
図７はブースト回路を、また図８はカット回路をそれぞ
れ示すものである。この実施例が前記した参考例と異な
る点は、図７のブースト回路の場合、各フィルタ中に備
えられている遅延素子４1 ，４2 を共通化して１組だけ
にするとともに、図８のカット回路の場合、遅延を伴わ
ないフィードバックループを無くすために、フィードバ
ックループ３中に遅延素子４1 ，４2 が配置されるよう
に回路を等価変換した点である。この実施例の場合、特
に、図８のカット回路において遅延を伴わないフィード
バックループが無くなるので、図４の参考例では必要で
あった閉ループに伴う繰り返し演算が不要となり、リア
ルタイム処理を可能としたものである。
図７はブースト回路を、また図８はカット回路をそれぞ
れ示すものである。この実施例が前記した参考例と異な
る点は、図７のブースト回路の場合、各フィルタ中に備
えられている遅延素子４1 ，４2 を共通化して１組だけ
にするとともに、図８のカット回路の場合、遅延を伴わ
ないフィードバックループを無くすために、フィードバ
ックループ３中に遅延素子４1 ，４2 が配置されるよう
に回路を等価変換した点である。この実施例の場合、特
に、図８のカット回路において遅延を伴わないフィード
バックループが無くなるので、図４の参考例では必要で
あった閉ループに伴う繰り返し演算が不要となり、リア
ルタイム処理を可能としたものである。
【００２６】前記図８のカット回路が、前述した図４の
カット回路と回路的に等価であることを以下に示す。い
ま、図４のカット回路をを２個のバンドパスフィルタを
用いた２バンド構成とした場合を例に採ってその回路を
模式的に示すと、図９のように描くことができる。この
図９の模式図において、入力信号Ｘと出力信号Ｙの関係
と求めると、 Ｙ＝Ｘ・ｋ０＋Ｙ・Ａ０１・ｋ１＋ｍ１・ｋ１＋Ｙ・Ａ
０２・ｋ２＋ｍ２・ｋ２となる。
カット回路と回路的に等価であることを以下に示す。い
ま、図４のカット回路をを２個のバンドパスフィルタを
用いた２バンド構成とした場合を例に採ってその回路を
模式的に示すと、図９のように描くことができる。この
図９の模式図において、入力信号Ｘと出力信号Ｙの関係
と求めると、 Ｙ＝Ｘ・ｋ０＋Ｙ・Ａ０１・ｋ１＋ｍ１・ｋ１＋Ｙ・Ａ
０２・ｋ２＋ｍ２・ｋ２となる。
【００２７】上式をＹについて整理すると、 Ｙ＝（Ｘ・ｋ０＋ｍ１・ｋ１＋ｍ２・ｋ２）／（１−Ａ
０１・ｋ１−Ａ０２・ｋ２）となる。ここで、 α＝１／（１−Ａ０１・ｋ１＋Ａ０２・ｋ２） と置くと、上式は Ｙ＝α・（Ｘ・ｋ０＋ｍ１・ｋ１＋ｍ２・ｋ２） と表すことができる。
０１・ｋ１−Ａ０２・ｋ２）となる。ここで、 α＝１／（１−Ａ０１・ｋ１＋Ａ０２・ｋ２） と置くと、上式は Ｙ＝α・（Ｘ・ｋ０＋ｍ１・ｋ１＋ｍ２・ｋ２） と表すことができる。
【００２８】そこで、このＹ＝α・（Ｘ・ｋ０＋ｍ１・
ｋ１＋ｍ２・ｋ２）に対応した等価回路を描くと、図１
０のような回路として示すことができる。この図１０の
等価回路を見れば明らかなように、遅延素子４1 ，４2
はフィードバックループ３の中に配置されたものとなっ
ている。したがって、この図１０の等価回路を用いて、
図７および図８のように回路を組めば、図４の参考例に
おける遅延を伴わないフィードバックループ３を無くす
ことができる。この結果、繰り返し演算を行なって演算
値の収束・近似処理を行なう必要がなくなり、演算が簡
単となって高速処理を実現することができる。
ｋ１＋ｍ２・ｋ２）に対応した等価回路を描くと、図１
０のような回路として示すことができる。この図１０の
等価回路を見れば明らかなように、遅延素子４1 ，４2
はフィードバックループ３の中に配置されたものとなっ
ている。したがって、この図１０の等価回路を用いて、
図７および図８のように回路を組めば、図４の参考例に
おける遅延を伴わないフィードバックループ３を無くす
ことができる。この結果、繰り返し演算を行なって演算
値の収束・近似処理を行なう必要がなくなり、演算が簡
単となって高速処理を実現することができる。
【００２９】図１１に、前記実施例において５個のバン
ドパスフィルタを用いて５バンド構成とした場合のブー
ストとカットの実測特性を示す。また、図１２に、従来
の縦続型のディジタル・グラフィックイコライザ（図１
３）において同じく５個のバンドパスフィルタを用いて
５バンド構成とした場合のブーストとカットの実測特性
を示す。
ドパスフィルタを用いて５バンド構成とした場合のブー
ストとカットの実測特性を示す。また、図１２に、従来
の縦続型のディジタル・グラフィックイコライザ（図１
３）において同じく５個のバンドパスフィルタを用いて
５バンド構成とした場合のブーストとカットの実測特性
を示す。
【００３０】図１１と図１２の特性図を比較すれば明ら
かなように、本発明の場合はブースト時とカット時とで
完全に上下対称な周波数特性を実現している。また、各
バンドパスフィルタの特性を加算した際の合成利得の変
化幅も小さく、フルブースト／フルカット時に飽和する
恐れがないので、その分Ｓ／Ｎの劣化を抑えることがで
きる。
かなように、本発明の場合はブースト時とカット時とで
完全に上下対称な周波数特性を実現している。また、各
バンドパスフィルタの特性を加算した際の合成利得の変
化幅も小さく、フルブースト／フルカット時に飽和する
恐れがないので、その分Ｓ／Ｎの劣化を抑えることがで
きる。
【００３１】なお、前記参考例および実施例はいずれも
バンドパスフィルタ１1 〜１n としてＩＩＲディジタル
フィルタを用いた場合を例示したが、回路規模が大きく
なるという欠点はあるものの、ＩＩＲディジタルフィル
タに代えてＦＩＲ（非巡回型）ディジタルフィルタを用
いて構成することもできる。また、バンドパスフィルタ
１1 〜１n の構成は、図示した実施例のものに限らず、
種々の変形が可能である。
バンドパスフィルタ１1 〜１n としてＩＩＲディジタル
フィルタを用いた場合を例示したが、回路規模が大きく
なるという欠点はあるものの、ＩＩＲディジタルフィル
タに代えてＦＩＲ（非巡回型）ディジタルフィルタを用
いて構成することもできる。また、バンドパスフィルタ
１1 〜１n の構成は、図示した実施例のものに限らず、
種々の変形が可能である。
【００３２】
【発明の効果】以上説明したように、本発明のディジタ
ル・グラフィックイコライザによるときは、ブースト時
には、入力信号をバンドパスフィルタに通した後、入力
信号に加算することにより所望のブースト特性を得ると
ともに、カット時には、出力信号をフィードバックして
バンドパスフィルタに通した後、入力信号に加算するこ
とにより所望のカット特性を得るようにしたので、ブー
スト特性とカット特性を上下対称な特性とすることがで
きるとともに、フルブースト／フルカット時のＳ／Ｎの
劣化も抑えることができる。
ル・グラフィックイコライザによるときは、ブースト時
には、入力信号をバンドパスフィルタに通した後、入力
信号に加算することにより所望のブースト特性を得ると
ともに、カット時には、出力信号をフィードバックして
バンドパスフィルタに通した後、入力信号に加算するこ
とにより所望のカット特性を得るようにしたので、ブー
スト特性とカット特性を上下対称な特性とすることがで
きるとともに、フルブースト／フルカット時のＳ／Ｎの
劣化も抑えることができる。
【００３３】また、カット時に遅延を伴わないフィード
バックを無くするようにしたので、繰り返し演算による
演算値の収束・近似処理が不要となり、高速処理を実現
することができる。
バックを無くするようにしたので、繰り返し演算による
演算値の収束・近似処理が不要となり、高速処理を実現
することができる。
【図１】本発明の原理説明図である。
【図２】本発明の原理説明図である。
【図３】本発明の参考例のブースト回路のブロック図で
ある。
ある。
【図４】本発明の参考例のカット回路のブロック図であ
る。
る。
【図５】参考例のブースト回路の周波数特性図である。
【図６】参考例のカット回路の特性図である。
【図７】本発明の実施例のブースト回路のブロック図で
ある。
ある。
【図８】本発明の実施例のカット回路のブロック図であ
る。
る。
【図９】参考例のカット回路の回路変換のための模式説
明図である。
明図である。
【図１０】参考例のカット回路の変換後の等価回路図で
ある。
ある。
【図１１】実施例の実測周波数特性図である。
【図１２】従来例（縦続型）実測周波数特性図である。
【図１３】従来例（縦続型）のブロック図である。
【図１４】従来例（縦続型）のブースト特性図である。
【図１５】従来例（並列型）のブロック図である。
【図１６】従来例（並列型）のブースト特性図である。
１1 〜１n バンドパスフィルタ ２ 加算器 ３ フィードバックループ ４ 遅延手段
フロントページの続き (72)発明者 牧野 敦 埼玉県川越市大字山田字西町25番地１ パイオニア株式会社 川越工場内 (72)発明者 本庄 信也 埼玉県川越市大字山田字西町25番地１ パイオニア株式会社 川越工場内 (72)発明者 加藤 政行 埼玉県川越市大字山田字西町25番地１ パイオニア株式会社 川越工場内 (56)参考文献 特開 平５−152897（ＪＰ，Ａ) 特開 昭63−224513（ＪＰ，Ａ) 特開 昭63−148708（ＪＰ，Ａ) 特開 昭56−66918（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 17/02 601 H03H 17/02 613 H03G 5/02
Claims (2)
- 【請求項１】 入力信号および第１遅延手段を介して遅
延された入力信号にそれぞれ所定係数を乗算して加算手
段で加算させ、第２遅延手段を介して遅延させた前記加
算手段より出力された加算信号に所定係数を乗算して前
記加算手段に入力して加算させるとともにその加算され
た信号に所定係数を乗算して出力させるディジタルバン
ドパスフィルタを用いて構成されるディジタル・グラフ
ィックイコライザにおいて、 ブースト時には、入力信号を前記ディジタルバンドパス
フィルタを通した後、出力加算手段を介して前記入力信
号に加算することにより所望のブースト特性を得るとと
もに、 カット時には、前記出力加算手段からの出力信号を前記
ディジタルバンドパスフィルタに通した後、前記出力加
算手段で減算させるとともに前記ディジタルバンドパス
フィルタの前記加算手段での加算を前記第１遅延手段お
よび前記第２遅延手段を介して遅延された信号のみを加
算させるようにする、 ことを特徴とするディジタル・グラフィックイコライ
ザ。 - 【請求項２】 前記ディジタルバンドパスフィルタを前
記入力信号に対して複数個並列に接続し、前記出力加算
手段で加算するようにしたことを特徴とする請求項１記
載のディジタル・グラフィックイコライザ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20914693A JP3308055B2 (ja) | 1993-08-24 | 1993-08-24 | ディジタル・グラフィックイコライザ |
| US08/288,215 US5524022A (en) | 1993-08-24 | 1994-08-09 | Digital graphic equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20914693A JP3308055B2 (ja) | 1993-08-24 | 1993-08-24 | ディジタル・グラフィックイコライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766685A JPH0766685A (ja) | 1995-03-10 |
| JP3308055B2 true JP3308055B2 (ja) | 2002-07-29 |
Family
ID=16568076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20914693A Expired - Fee Related JP3308055B2 (ja) | 1993-08-24 | 1993-08-24 | ディジタル・グラフィックイコライザ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5524022A (ja) |
| JP (1) | JP3308055B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5687104A (en) * | 1995-11-17 | 1997-11-11 | Motorola, Inc. | Method and apparatus for generating decoupled filter parameters and implementing a band decoupled filter |
| KR100378192B1 (ko) * | 2001-01-19 | 2003-03-29 | 삼성전자주식회사 | 연산 프로세서를 이용한 디지털 베이스 부스터 |
| EP1233509A1 (en) * | 2001-02-14 | 2002-08-21 | Thomson Licensing S.A. | Digital audio processor |
| US20030130751A1 (en) * | 2002-01-09 | 2003-07-10 | Freesystems Pte.,Ltd. | New filter bank for graphics equalizer implementation |
| US7400676B2 (en) | 2002-05-09 | 2008-07-15 | Neuro Solution Corp. | Tone quality adjustment device designing method and designing device, tone quality adjustment device designing program, and tone quality adjustment device |
| JPWO2003096534A1 (ja) * | 2002-05-09 | 2005-09-15 | 有限会社ニューロソリューション | 音質調整装置の設計方法および設計装置、音質調整装置設計用プログラム、音質調整装置 |
| US8676361B2 (en) * | 2002-06-05 | 2014-03-18 | Synopsys, Inc. | Acoustical virtual reality engine and advanced techniques for enhancing delivered sound |
| US20040267520A1 (en) * | 2003-06-27 | 2004-12-30 | Roderick Holley | Audio playback/recording integrated circuit with filter co-processor |
| JP2006345154A (ja) * | 2005-06-08 | 2006-12-21 | Hitachi Global Storage Technologies Netherlands Bv | フィルタ回路、及びそれを含むディスク装置 |
| US20070253577A1 (en) * | 2006-05-01 | 2007-11-01 | Himax Technologies Limited | Equalizer bank with interference reduction |
| WO2008126496A1 (ja) * | 2007-03-20 | 2008-10-23 | Nec Corporation | 電子機器用音響処理システム、方法及び携帯電話端末 |
| US8001170B2 (en) | 2007-08-31 | 2011-08-16 | Mediatek Inc. | Equalizer system and filtering method |
| JP2012039232A (ja) * | 2010-08-04 | 2012-02-23 | Sharp Corp | 信号処理装置、テレビ、信号処理方法、プログラムおよび記録媒体 |
| EP2590324B1 (en) | 2011-11-03 | 2014-01-08 | ST-Ericsson SA | Numeric audio signal equalization |
| EP3259927A1 (en) * | 2015-02-19 | 2017-12-27 | Dolby Laboratories Licensing Corporation | Loudspeaker-room equalization with perceptual correction of spectral dips |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1210877A (en) * | 1983-08-04 | 1986-09-02 | Nec Corporation | Method of synchronizing parallel channels of orthogonally multiplexed parallel data transmission system and improved automatic equalizer for use in such a transmission system |
| US4891841A (en) * | 1988-02-22 | 1990-01-02 | Rane Corporation | Reciprocal, subtractive, audio spectrum equalizer |
-
1993
- 1993-08-24 JP JP20914693A patent/JP3308055B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-09 US US08/288,215 patent/US5524022A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766685A (ja) | 1995-03-10 |
| US5524022A (en) | 1996-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3308055B2 (ja) | ディジタル・グラフィックイコライザ | |
| Lim et al. | Frequency-response masking approach for digital filter design: Complexity reduction via masking filter factorization | |
| JP4259626B2 (ja) | デジタル化信号の等化装置 | |
| US4891841A (en) | Reciprocal, subtractive, audio spectrum equalizer | |
| US4920507A (en) | Recursive digital filter with less no-signal noise | |
| JPH05265477A (ja) | 音場補正装置 | |
| US4495591A (en) | Pipelined digital filters | |
| JP3223188B2 (ja) | 積の数を減らすことによりディジタルフィルタバンクの電力消費を減らす方法 | |
| US4238744A (en) | Frequency band dividing filter using delay-line filter | |
| JP3219752B2 (ja) | 疑似ステレオ化装置 | |
| US7774394B2 (en) | Exponentiated polyphase digital filter | |
| US4827443A (en) | Corrective digital filter providing subdivision of a signal into several components of different frequency ranges | |
| JPH05327409A (ja) | レート変換方法及びその変換回路 | |
| JP4265119B2 (ja) | デジタルフィルタ | |
| Wanhammar et al. | Digital filter structures and their implementation | |
| JPH0620253B2 (ja) | カラーテレビジヨン受像機の輝度チヤンネル用デジタルフイルタ集積回路 | |
| JP2002368584A (ja) | ディジタルフィルタおよびそれを用いたディジタルビデオエンコーダ | |
| JP2932761B2 (ja) | ディジタル信号等化器 | |
| JP3311701B2 (ja) | 疑似ステレオ化装置 | |
| JPS6114689B2 (ja) | ||
| JP2548448B2 (ja) | 多次元非線形信号処理装置 | |
| Makhmudovich | The Role Of Methods And Algorithms Of Sound Processing | |
| JPS6134290B2 (ja) | ||
| Dąbrowski et al. | Implementation of multirate modified wave digital filters using digital signal processors | |
| Milic et al. | Recursive two-channel filter banks based on FRM approach |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020409 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |