JPS6134290B2 - - Google Patents
Info
- Publication number
- JPS6134290B2 JPS6134290B2 JP52143287A JP14328777A JPS6134290B2 JP S6134290 B2 JPS6134290 B2 JP S6134290B2 JP 52143287 A JP52143287 A JP 52143287A JP 14328777 A JP14328777 A JP 14328777A JP S6134290 B2 JPS6134290 B2 JP S6134290B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- filter
- delay line
- line filter
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000284 extract Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 2
- 125000002015 acyclic group Chemical group 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/34—Networks for connecting several sources or loads working on different frequencies or frequency bands, to a common load or source
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明は周波数帯域分割フイルタに係り、遅延
線フイルタより低域周波数信号をとり出し、該遅
延線フイルタの出力と該フイルタの遅延器の所定
接続点よりの出力とを演算して高域周波数信号と
してとり出す構成とすることにより、合成後に平
坦な周波数振幅特性及び周波数遅延特性で広い帯
域にわたつて鋭い遮断特性をもつ複数周波数帯域
の信号を簡単な回路構成で得ることができる周波
数帯域分割フイルタを提供することを目的とす
る。
線フイルタより低域周波数信号をとり出し、該遅
延線フイルタの出力と該フイルタの遅延器の所定
接続点よりの出力とを演算して高域周波数信号と
してとり出す構成とすることにより、合成後に平
坦な周波数振幅特性及び周波数遅延特性で広い帯
域にわたつて鋭い遮断特性をもつ複数周波数帯域
の信号を簡単な回路構成で得ることができる周波
数帯域分割フイルタを提供することを目的とす
る。
本出願人は先に特願昭52―60089号「周波数帯
域分割フイルタ」において分割フイルタとしての
遮断特性及び合成後の振幅特性及び遅延特性共に
良好な周波数帯域分割フイルタを提案した。この
分割フイルタは、所定周波数波帯域を有する低
域フイルタと移相回路とを縦続接続したものと遅
延回路とを入力端子に並列に接続し、更に、該縦
続接続回路の出力と該遅延回路の出力とを演算し
てとり出す手段を接続してなり、該手段より高域
周波数信号をとり出し、該縦続接続回路より低域
周波数信号をとり出し、該縦続接続回路の周波数
振幅特性及び周波数位相特性のうち少なくとも周
波数位相特性を該低域フイルタの所定周波数通過
帯域及びそのカツトオフ周波数近傍における上記
遅延回路の上記特性と略等しく構成してある。
域分割フイルタ」において分割フイルタとしての
遮断特性及び合成後の振幅特性及び遅延特性共に
良好な周波数帯域分割フイルタを提案した。この
分割フイルタは、所定周波数波帯域を有する低
域フイルタと移相回路とを縦続接続したものと遅
延回路とを入力端子に並列に接続し、更に、該縦
続接続回路の出力と該遅延回路の出力とを演算し
てとり出す手段を接続してなり、該手段より高域
周波数信号をとり出し、該縦続接続回路より低域
周波数信号をとり出し、該縦続接続回路の周波数
振幅特性及び周波数位相特性のうち少なくとも周
波数位相特性を該低域フイルタの所定周波数通過
帯域及びそのカツトオフ周波数近傍における上記
遅延回路の上記特性と略等しく構成してある。
この分割フイルタは特に高域側出力信号に対す
る遮断特性を改善し得るが、周波数に全帯域にお
いて遅延特性が一定でない（即ち、位相特性が遅
延回路と異なる）ため、その分だけ縦続接続回路
の出力と遅延回路の出力とを確実に演算し得ない
等の問題点があつた。
る遮断特性を改善し得るが、周波数に全帯域にお
いて遅延特性が一定でない（即ち、位相特性が遅
延回路と異なる）ため、その分だけ縦続接続回路
の出力と遅延回路の出力とを確実に演算し得ない
等の問題点があつた。
そこで本出願人は上記問題点を解決すべく、特
願昭52―107196号「周波数帯域分割フイルタ」を
提案した。この分割フイルタは所定周波数波帯
域を有する遅延線フイルタと遅延回路とを入力端
子に並列に接続し、更に、該遅延線フイルタの出
力と該遅延回路の出力とを演算してとり出す手段
を接続してなり、該手段より高域周波数信号をと
り出し、該遅延線フイルタより低域周波数信号を
とり出し、該遅延線フイルタの周波数振幅特性及
び周波数位相特性のうち少なくとも周波数位相特
性を該遅延線フイルタの所定周波数通過帯域及び
そのカツトオフ周波数のうち少なくとも周波数通
過帯域における上記遅延回路の上記特性と略等し
く構成してある。
願昭52―107196号「周波数帯域分割フイルタ」を
提案した。この分割フイルタは所定周波数波帯
域を有する遅延線フイルタと遅延回路とを入力端
子に並列に接続し、更に、該遅延線フイルタの出
力と該遅延回路の出力とを演算してとり出す手段
を接続してなり、該手段より高域周波数信号をと
り出し、該遅延線フイルタより低域周波数信号を
とり出し、該遅延線フイルタの周波数振幅特性及
び周波数位相特性のうち少なくとも周波数位相特
性を該遅延線フイルタの所定周波数通過帯域及び
そのカツトオフ周波数のうち少なくとも周波数通
過帯域における上記遅延回路の上記特性と略等し
く構成してある。
この分割フイルタは周波数全帯域にわたつて遅
延特性の平坦な遅延線フイルタと遅延回路との演
算となるので低域フイルタと遅延回路とを用いた
演算に比してより確実に演算を行ない得、特に低
域側の遮断特性を改善し得、しかも遅延線フイル
タはIC技術で容易に構成し得るので回路を小形
化し易い等の特長を有する。然るに、このものは
回路の数が多く、小形かつ安価に構成し得ない等
の問題点があつた。
延特性の平坦な遅延線フイルタと遅延回路との演
算となるので低域フイルタと遅延回路とを用いた
演算に比してより確実に演算を行ない得、特に低
域側の遮断特性を改善し得、しかも遅延線フイル
タはIC技術で容易に構成し得るので回路を小形
化し易い等の特長を有する。然るに、このものは
回路の数が多く、小形かつ安価に構成し得ない等
の問題点があつた。
本発明は遅延回路の遅延器と遅延線フイルタの
遅延器とを共用することにより上記諸問題点を解
決したものであり、以下図面と共にその各実施例
について説明する。
遅延器とを共用することにより上記諸問題点を解
決したものであり、以下図面と共にその各実施例
について説明する。
第１図は本発明になる周波数帯域分割フイルタ
の第１実施例（２チヤンネル）のブロツク系統図
を示す。同図において入力端子１より入来した音
声信号は後述の遅延線フイルタ（トランスバーサ
ルフイルタ）２に供給され、遅延線フイルタ２に
おいて所定周波数帯域を波され所定時間遅延さ
れた信号は出力端子３より低域側出力信号Ｌとし
てそのままとり出されると共に、本発明における
演算回路である係数K1，K2をもつ係数付演算回
路４に供給される係数K2をかけられる。一方、
フイルタ２にて上記とは別に所定時間遅延された
信号は係数付演算回路４に供給されて係数K1を
かけられ、係数K2をかけられた信号に加算され
た後、出力端子５より高域側出力信号Ｈとしてと
り出される。この際、演算回路４では、遅延線フ
イルタ２よりの２つの出力に夫々係数K1，K2を
かけることにより遅延線フイルタ２の通過帯域に
おいて出力が略零になるように動作する。
の第１実施例（２チヤンネル）のブロツク系統図
を示す。同図において入力端子１より入来した音
声信号は後述の遅延線フイルタ（トランスバーサ
ルフイルタ）２に供給され、遅延線フイルタ２に
おいて所定周波数帯域を波され所定時間遅延さ
れた信号は出力端子３より低域側出力信号Ｌとし
てそのままとり出されると共に、本発明における
演算回路である係数K1，K2をもつ係数付演算回
路４に供給される係数K2をかけられる。一方、
フイルタ２にて上記とは別に所定時間遅延された
信号は係数付演算回路４に供給されて係数K1を
かけられ、係数K2をかけられた信号に加算され
た後、出力端子５より高域側出力信号Ｈとしてと
り出される。この際、演算回路４では、遅延線フ
イルタ２よりの２つの出力に夫々係数K1，K2を
かけることにより遅延線フイルタ２の通過帯域に
おいて出力が略零になるように動作する。
ここで、遅延線フイルタ２は縦続接続された遅
延器６１〜６６、遅延器６１〜６６の各端子に分
岐接続された係数器７１〜７７及び加算器８より
構成されている。遅延器６１〜６６はCCD（チ
ヤージ・カツプルド・デバイス）やBBD（バケ
ツト・ブリゲード・デバイス）等のIC化し易い
回路より構成されており、各タツプ間の遅延時間
は同一に設定されており、係数器７１〜７７は抵
抗値によりその係数を決定される減衰器にて構成
されている。各係数器７１〜７７の係数は第２図
に示す如く、中央の係数器７４の係数が一番大
で、両端の係数器７１，７７程順次係数が小にな
るよう設定されており、各係数を合計した値は
になるよう設定されている。
延器６１〜６６、遅延器６１〜６６の各端子に分
岐接続された係数器７１〜７７及び加算器８より
構成されている。遅延器６１〜６６はCCD（チ
ヤージ・カツプルド・デバイス）やBBD（バケ
ツト・ブリゲード・デバイス）等のIC化し易い
回路より構成されており、各タツプ間の遅延時間
は同一に設定されており、係数器７１〜７７は抵
抗値によりその係数を決定される減衰器にて構成
されている。各係数器７１〜７７の係数は第２図
に示す如く、中央の係数器７４の係数が一番大
で、両端の係数器７１，７７程順次係数が小にな
るよう設定されており、各係数を合計した値は
になるよう設定されている。
このように構成された遅延線フイルタ２の入力
端子にインパルスのような信号が加わると遅延器
６１〜６６で順次遅延され、各々の遅延器よりと
り出された信号は係数器７１〜７７にて夫々に係
数をかけられた後加算器８にて加算され、出力端
子より第３図に示す如き波形の信号即ち第２図の
横軸を時間とした波形の信号としてとり出され
る。つまり、第２図の各係数によつて示されてい
る波形はこの遅延線フイルタ２のインパルス応答
の時間波形そのものを表わしている。
端子にインパルスのような信号が加わると遅延器
６１〜６６で順次遅延され、各々の遅延器よりと
り出された信号は係数器７１〜７７にて夫々に係
数をかけられた後加算器８にて加算され、出力端
子より第３図に示す如き波形の信号即ち第２図の
横軸を時間とした波形の信号としてとり出され
る。つまり、第２図の各係数によつて示されてい
る波形はこの遅延線フイルタ２のインパルス応答
の時間波形そのものを表わしている。
このようなインパルス応答を示すフイルタの周
波数対利得特性は第４図の曲線に示す如くとな
り、低い周波数帯域（300Hz程度迄）では夫々の
遅延器６１〜６６の両端子間の位相差は殆どな
く、利得は略各係数を合計した値即ち１（0dB）
であり、300Hz以上では各タツプの力の位相差は
大きくなり利得は次第に減衰する。又、この遅延
線フイルタ２の周波数対遅延特性は第４図の曲線
に示す如く周波数帯域に無関係に遅延時間
1.8msである。即ち、第１図に示す遅延線フイル
タ２は実質上周波数全帯域において一定の遅延時
間をもつ低域フイルタとして動作、低域フイルタ
のみ或いは低域フイルタと移相回路との縦続接続
によるものよりも全帯域において遅延時間を一定
とし得、遅延器６１〜６３を縦続接続したものの
遅延特性（一般に全帯域にわたつて一定）と同一
とし得る。なお、第１図に示す実施例ではタツプ
の数を７個として説明したが、第４図に示す如き
特性を得るにはおよそタツプの数150以上、各タ
ツプ間の遅延時間25μｓ以下に設定する必要があ
る。この場合、各タツプ間の遅延時間は扱う最高
周波数の周期より十分短かいものとし、カツトオ
フ周波数の低いフイルタを作ろうとする程タツプ
数を多くしなければならない。
波数対利得特性は第４図の曲線に示す如くとな
り、低い周波数帯域（300Hz程度迄）では夫々の
遅延器６１〜６６の両端子間の位相差は殆どな
く、利得は略各係数を合計した値即ち１（0dB）
であり、300Hz以上では各タツプの力の位相差は
大きくなり利得は次第に減衰する。又、この遅延
線フイルタ２の周波数対遅延特性は第４図の曲線
に示す如く周波数帯域に無関係に遅延時間
1.8msである。即ち、第１図に示す遅延線フイル
タ２は実質上周波数全帯域において一定の遅延時
間をもつ低域フイルタとして動作、低域フイルタ
のみ或いは低域フイルタと移相回路との縦続接続
によるものよりも全帯域において遅延時間を一定
とし得、遅延器６１〜６３を縦続接続したものの
遅延特性（一般に全帯域にわたつて一定）と同一
とし得る。なお、第１図に示す実施例ではタツプ
の数を７個として説明したが、第４図に示す如き
特性を得るにはおよそタツプの数150以上、各タ
ツプ間の遅延時間25μｓ以下に設定する必要があ
る。この場合、各タツプ間の遅延時間は扱う最高
周波数の周期より十分短かいものとし、カツトオ
フ周波数の低いフイルタを作ろうとする程タツプ
数を多くしなければならない。
ここで、遅延線フイルタ２の位相特性及び振幅
特性のうち少なくとも位相特性をその周波数通過
帯域及びカツトオフ周波数のうち少なくとも通過
帯域における遅延器６１〜６３を縦続接続したも
のの上記特性と略等しく設定すれば、遅延器６３
と６４との接続点よりとり出される信号と遅延線
フイルタ２よりの出力信号とは演算回路４におい
て確実に演算される。このため第５図に示す如
く、本発明フイルタの低域側遮断特性（曲線）
及び高域側遮断特性（曲線）は前記特願昭52―
60089号の分割フイルタの低域側遮断特性（曲線
）及び高域側遮断特性（曲線）に比し良好で
あり、特に低域側の特性を著しく改善し得る。
特性のうち少なくとも位相特性をその周波数通過
帯域及びカツトオフ周波数のうち少なくとも通過
帯域における遅延器６１〜６３を縦続接続したも
のの上記特性と略等しく設定すれば、遅延器６３
と６４との接続点よりとり出される信号と遅延線
フイルタ２よりの出力信号とは演算回路４におい
て確実に演算される。このため第５図に示す如
く、本発明フイルタの低域側遮断特性（曲線）
及び高域側遮断特性（曲線）は前記特願昭52―
60089号の分割フイルタの低域側遮断特性（曲線
）及び高域側遮断特性（曲線）に比し良好で
あり、特に低域側の特性を著しく改善し得る。
又、第１図は示す回路より明らかな如く、演算
回路４に供給する信号を遅延線フイルタ２の加算
器８の出力及び遅延器６３の出力より得ているた
め、前記特願昭52―107196号の分割フイルタに比
して遅延回路を少なく構成し得、従つて、小形か
つ安価に構成し得る。
回路４に供給する信号を遅延線フイルタ２の加算
器８の出力及び遅延器６３の出力より得ているた
め、前記特願昭52―107196号の分割フイルタに比
して遅延回路を少なく構成し得、従つて、小形か
つ安価に構成し得る。
次に、この分割フイルタの合成後の振幅特性及
び遅延特性を考えてみるに、遅延線フイルタ２の
伝達特性をLP、遅延器６１〜６３を縦続接続し
たものの伝達特性をＤとすると、出力端子４及び
６よりとり出される信号を合成すれば（LP＋Ｄ
−LP）＝Ｄとなり、遅延線フイルタ２の特性LP
と無関係の信号（振幅特性及び遅延特性共に平坦
な遅延器６１〜６３の特性）がとり出される。
び遅延特性を考えてみるに、遅延線フイルタ２の
伝達特性をLP、遅延器６１〜６３を縦続接続し
たものの伝達特性をＤとすると、出力端子４及び
６よりとり出される信号を合成すれば（LP＋Ｄ
−LP）＝Ｄとなり、遅延線フイルタ２の特性LP
と無関係の信号（振幅特性及び遅延特性共に平坦
な遅延器６１〜６３の特性）がとり出される。
なお、第１図中、係数付演算回路４の代りに、
遅延線フイルタ２の出力を位相反転せしめた後遅
延器６３と６４との接続点の出力に加算する如き
インバータと加算器とを組合わせて用いてもよ
い。
遅延線フイルタ２の出力を位相反転せしめた後遅
延器６３と６４との接続点の出力に加算する如き
インバータと加算器とを組合わせて用いてもよ
い。
第６図は本発明になる周波数帯域分割フイルタ
の第２実施例のロツク系統図を示す。同図中、第
１図と同一部分には同一符号を付し、その説明を
省略する。本実施例は本発明における演算回路を
係数器１０１〜１０７及び加算器１２にて構成し
たものであり、第１図中演算回路４の係数K1が
＋１、K2が−１の場合これと同じ信号を得るた
めの回路である。同図中１０１〜１０７は係数器
で、係数器１０１〜１０３及び１０５〜１０７の
係数は第１図に示す係数器７１〜７３及び７５〜
７７と同一の添字の係数器の係数に負符号を付け
たものであり、係数器１０４の係数は１―（係数
器７４の係）即ち3/4に設定されている。このよ
うにすれば出力端子３より第１図において説明し
たのと同様の動作により低域周波数信号がとり出
され、一方、加算器１２において実質上第１図に
示す遅延器６３と６４との接続点よりとり出され
る信号から加算器８よりとり出される信号が引算
され、出力端子５より高域周波数信号がとり出さ
れる。即ち、遅延器６１〜６′６、係数器１０１
〜１０７及び加算器１２は遅延線フイルタ２の出
力と等価的な信号から遅延器６３の出力と等価的
な信号を引算する係数付演算回路と実質上同じで
ある。
の第２実施例のロツク系統図を示す。同図中、第
１図と同一部分には同一符号を付し、その説明を
省略する。本実施例は本発明における演算回路を
係数器１０１〜１０７及び加算器１２にて構成し
たものであり、第１図中演算回路４の係数K1が
＋１、K2が−１の場合これと同じ信号を得るた
めの回路である。同図中１０１〜１０７は係数器
で、係数器１０１〜１０３及び１０５〜１０７の
係数は第１図に示す係数器７１〜７３及び７５〜
７７と同一の添字の係数器の係数に負符号を付け
たものであり、係数器１０４の係数は１―（係数
器７４の係）即ち3/4に設定されている。このよ
うにすれば出力端子３より第１図において説明し
たのと同様の動作により低域周波数信号がとり出
され、一方、加算器１２において実質上第１図に
示す遅延器６３と６４との接続点よりとり出され
る信号から加算器８よりとり出される信号が引算
され、出力端子５より高域周波数信号がとり出さ
れる。即ち、遅延器６１〜６′６、係数器１０１
〜１０７及び加算器１２は遅延線フイルタ２の出
力と等価的な信号から遅延器６３の出力と等価的
な信号を引算する係数付演算回路と実質上同じで
ある。
第２実施例の場合も第１図に示す第１実施例と
同様、特願昭52―107196号の分割フイルタに比し
て遅延回路を少なく構成し得る。
同様、特願昭52―107196号の分割フイルタに比し
て遅延回路を少なく構成し得る。
第７図は本発明フイルタの第３実施例（４チヤ
ンネル）のブロツク系統図を示す。本実施例は、
特願昭52―107196号の分割フイルタの第７図に示
す遅延線フイルタと遅延回路との並列接続を第１
図に示す遅延線フイルタ２に置替えたものであ
る。この際、遅延回路１３１，１３′１，１３２
の位相特性は夫々同一の添字の２分割フイルタの
位相特性と同一に設定されており、いかなる２分
割フイルタの出力にも夫々同一の位相特性を有す
る回路が接続されるよう構成されている。この場
合、特願昭52―107196号の分割フイルタにおける
遅延線フイルタと遅延回路との並列接続全てにつ
いて本発明フイルタに置替える必要はない。又、
第７図中、遅延線フイルタ２１〜２３を第６図に
示すフイルタに置替えて構成してもよい、動作及
び効果等は第１図に示す第１実施例より容易に理
解し得るので、その説明を省略する。
ンネル）のブロツク系統図を示す。本実施例は、
特願昭52―107196号の分割フイルタの第７図に示
す遅延線フイルタと遅延回路との並列接続を第１
図に示す遅延線フイルタ２に置替えたものであ
る。この際、遅延回路１３１，１３′１，１３２
の位相特性は夫々同一の添字の２分割フイルタの
位相特性と同一に設定されており、いかなる２分
割フイルタの出力にも夫々同一の位相特性を有す
る回路が接続されるよう構成されている。この場
合、特願昭52―107196号の分割フイルタにおける
遅延線フイルタと遅延回路との並列接続全てにつ
いて本発明フイルタに置替える必要はない。又、
第７図中、遅延線フイルタ２１〜２３を第６図に
示すフイルタに置替えて構成してもよい、動作及
び効果等は第１図に示す第１実施例より容易に理
解し得るので、その説明を省略する。
第８図は本発明フイルタの第４実施例（３チヤ
ンネル）のブロツク系統図を示す。本実施例は、
特願昭52―107196号の分割フイルタの第８図に示
す後段の遅延線フイルタと遅延回路との並列接続
を第１図に示す遅延線フイルタ２に置替えたもの
である。この際、遅延回路１４と遅延線フイルタ
２とを縦続接続したものの振幅特性及び位相特性
のうち少なくとも位相特性を遅延線フイルタ１５
の通過帯域及びカツトオフ周波数のうち少なくと
も通過帯域における遅延線フイルタ１５の上記特
性と略等しく設定されている。同図中、一点鎖線
にて示した回路は第１図に示した回路そのもので
あり、この回路は第６図に示す回路にて構成して
もよい。動作及び効果等は第１実施例より容易に
理解し得るので、その説明を省略する。
ンネル）のブロツク系統図を示す。本実施例は、
特願昭52―107196号の分割フイルタの第８図に示
す後段の遅延線フイルタと遅延回路との並列接続
を第１図に示す遅延線フイルタ２に置替えたもの
である。この際、遅延回路１４と遅延線フイルタ
２とを縦続接続したものの振幅特性及び位相特性
のうち少なくとも位相特性を遅延線フイルタ１５
の通過帯域及びカツトオフ周波数のうち少なくと
も通過帯域における遅延線フイルタ１５の上記特
性と略等しく設定されている。同図中、一点鎖線
にて示した回路は第１図に示した回路そのもので
あり、この回路は第６図に示す回路にて構成して
もよい。動作及び効果等は第１実施例より容易に
理解し得るので、その説明を省略する。
第９図は本発明フイルタの第５実施例（３チヤ
ンネル）のブロツク系統図を示す。本実施例は、
特願昭52―107196号の分割フイルタの第８図に示
す前段の遅延線フイルタと遅延回路との並列接続
を第１図に示す遅延線フイルタと略同じ遅延線フ
イルタ２′に置換えたものである。この際、遅延
線フイルタ２′の遅延器６１，６２を縦続接続し
たものと遅延線フイルタ１７とを縦続接続しもの
の振幅特性及び位相特性のうち少なくとも位相特
性を遅延線フイルタ２′の通過帯域及びカツトオ
フ周波数のうち少なくとも通過帯域における遅延
線フイルタ２′の上特性と略等しく設定されてい
る。即ち、遅延線フイルタ１７に供給される信号
は遅延線フイルタ１７の遅延時間分遅延時間の短
かい遅延線フイルタ２′の遅延器６２と６３との
接続点より得ることになる。これにより、中音域
の出力を得る加算器９の２つの入力の遅延特性を
略等しくし得る。動作及び効果は第１実施例より
容易に理解し得るので、その説明を省略する。
ンネル）のブロツク系統図を示す。本実施例は、
特願昭52―107196号の分割フイルタの第８図に示
す前段の遅延線フイルタと遅延回路との並列接続
を第１図に示す遅延線フイルタと略同じ遅延線フ
イルタ２′に置換えたものである。この際、遅延
線フイルタ２′の遅延器６１，６２を縦続接続し
たものと遅延線フイルタ１７とを縦続接続しもの
の振幅特性及び位相特性のうち少なくとも位相特
性を遅延線フイルタ２′の通過帯域及びカツトオ
フ周波数のうち少なくとも通過帯域における遅延
線フイルタ２′の上特性と略等しく設定されてい
る。即ち、遅延線フイルタ１７に供給される信号
は遅延線フイルタ１７の遅延時間分遅延時間の短
かい遅延線フイルタ２′の遅延器６２と６３との
接続点より得ることになる。これにより、中音域
の出力を得る加算器９の２つの入力の遅延特性を
略等しくし得る。動作及び効果は第１実施例より
容易に理解し得るので、その説明を省略する。
なお、第８図に示す第４実施例と第９図に示す
第５実施例とを組合わせて構成してもよく、又、
更に多くのチヤンネルを得るには第８図或いは第
９図に示す如き構成のフイルタを順次接続すれば
よい。
第５実施例とを組合わせて構成してもよく、又、
更に多くのチヤンネルを得るには第８図或いは第
９図に示す如き構成のフイルタを順次接続すれば
よい。
又、上記各実施例とも本出願人が同日付で提案
した「周波数帯域分割フイルタ」のように遅延器
をクロツク信号で駆動せしめ、該クロツク信号周
波数を可変させるこにより各帯域周波数信号のク
ロスオーバ周波数を可変せしめるように構成して
もよい。この場合、クロツク信号或いはステレオ
放送等のキヤリア信号による歪を防止するため
に、遅延線フイルタに該クロツク信号等を除去す
るための低域フイルタを接続してもよい。
した「周波数帯域分割フイルタ」のように遅延器
をクロツク信号で駆動せしめ、該クロツク信号周
波数を可変させるこにより各帯域周波数信号のク
ロスオーバ周波数を可変せしめるように構成して
もよい。この場合、クロツク信号或いはステレオ
放送等のキヤリア信号による歪を防止するため
に、遅延線フイルタに該クロツク信号等を除去す
るための低域フイルタを接続してもよい。
又、遅延線フイルタのインパルス応答は上記実
施例の如き三角波パルス（第３図）の外、目的の
フイルク特性に応じてレイズドコサインパルス、
矩形波パルス等遅延線フイルタを構成する係数器
の係数を適宜設定することにより任意に選定して
よい。
施例の如き三角波パルス（第３図）の外、目的の
フイルク特性に応じてレイズドコサインパルス、
矩形波パルス等遅延線フイルタを構成する係数器
の係数を適宜設定することにより任意に選定して
よい。
また、今までの説明では遅延線フイルタの形と
してはフイードバツクを含まない非巡回形（ノン
リカーシブあるいはトランスバーサル形とも呼ば
れる）のもので示したが、フイードバツクを含む
巡回形（リカーシブ形とも呼ばれる）の方が目的
のフイルタ特性を得ることができるのであれば、
フイルタ２をそのような遅延線フイルタとすれば
よい。但し、その場合は遅延器６１〜６６のうち
出力をとり出している段以後にフイードパツクを
含むタイプのものに限られる。
してはフイードバツクを含まない非巡回形（ノン
リカーシブあるいはトランスバーサル形とも呼ば
れる）のもので示したが、フイードバツクを含む
巡回形（リカーシブ形とも呼ばれる）の方が目的
のフイルタ特性を得ることができるのであれば、
フイルタ２をそのような遅延線フイルタとすれば
よい。但し、その場合は遅延器６１〜６６のうち
出力をとり出している段以後にフイードパツクを
含むタイプのものに限られる。
上述に如く、本発明になる周波数帯域分割フイ
ルタは、入力端子に対して縦続接続された複数の
遅延器の各接続点からの出力に夫々遅延器の中心
タツプに対して対称となる値の係数を掛けるとと
もに、これらの出力を加算してとり出す遅延線フ
イルタと、該遅延線フイルタの出力と該遅延器の
中心タツプからの出力とをの差をとり出す演算手
段とよりなり、該演算手段より高域周波数信号を
とり出し、該遅延線フイルタより低域周波数信号
をとり出す構成としているため、本出願人が先に
提案した特願昭52―107196号の分割フイルタより
も遅延回路を少なく構成し得、これにより、小形
かつ安価に構成し得、又、上記特願昭52―107196
号の分割フイルタと同様に、周波数全帯域にわた
つて遅延特性の平坦な遅延線フイルタとの演算は
低域フイルタと遅延回路或いは低域フイルタと移
相回路との縦続接続と遅延回路との演算に比して
より確実に行ない得、これにより、上記先に提案
した特願昭52―60089号の分割フイルタに比して
特に低域側の遮断特性を改善し得、又、遅延線フ
イルタはBBDやCCD等のIC技術で容易に構成し
得るため、回路を小形化し易く、更に、フイルタ
全体の合成後の特性は、振幅特性及び遅延特性共
に平坦な遅延器のみの特性と等しくなるため、遅
延線フイルタにいかなる特性の遅延線フイルタを
用いても振幅特性及び遅延特性共に平坦な複数の
周波数帯域の信号を得ることができ、遅延器の出
力と遅延線フイルタの出力との差は実質上互いに
同位相の信号どうしの引算より得られるので、従
来例の如き位相の異なつた信号どおしの引算に比
してより確実であり、従つて、高域周波数信号成
分は従来例に比して鋭い遮断特性を示す等の特長
を有する。
ルタは、入力端子に対して縦続接続された複数の
遅延器の各接続点からの出力に夫々遅延器の中心
タツプに対して対称となる値の係数を掛けるとと
もに、これらの出力を加算してとり出す遅延線フ
イルタと、該遅延線フイルタの出力と該遅延器の
中心タツプからの出力とをの差をとり出す演算手
段とよりなり、該演算手段より高域周波数信号を
とり出し、該遅延線フイルタより低域周波数信号
をとり出す構成としているため、本出願人が先に
提案した特願昭52―107196号の分割フイルタより
も遅延回路を少なく構成し得、これにより、小形
かつ安価に構成し得、又、上記特願昭52―107196
号の分割フイルタと同様に、周波数全帯域にわた
つて遅延特性の平坦な遅延線フイルタとの演算は
低域フイルタと遅延回路或いは低域フイルタと移
相回路との縦続接続と遅延回路との演算に比して
より確実に行ない得、これにより、上記先に提案
した特願昭52―60089号の分割フイルタに比して
特に低域側の遮断特性を改善し得、又、遅延線フ
イルタはBBDやCCD等のIC技術で容易に構成し
得るため、回路を小形化し易く、更に、フイルタ
全体の合成後の特性は、振幅特性及び遅延特性共
に平坦な遅延器のみの特性と等しくなるため、遅
延線フイルタにいかなる特性の遅延線フイルタを
用いても振幅特性及び遅延特性共に平坦な複数の
周波数帯域の信号を得ることができ、遅延器の出
力と遅延線フイルタの出力との差は実質上互いに
同位相の信号どうしの引算より得られるので、従
来例の如き位相の異なつた信号どおしの引算に比
してより確実であり、従つて、高域周波数信号成
分は従来例に比して鋭い遮断特性を示す等の特長
を有する。
第１図は本発明になる周波数帯域分割フイルタ
の第１実施例のブロツク系統図、第２図は第１図
に示す遅延線フイルタの係数器とその係数との関
係を説明するための図、第３図は第１図に示す遅
延線フイルタのインパルス応答を説明するための
出力波形図、第４図は第１図に示す遅延線フイル
タの遮断特性及び遅延特性図、第５図は第１図に
示す分割フイルタの遮断特性図、第６乃至第９図
は本発明分割フイルタの第２乃至第５実施例のブ
ロツク系統図である。 １……入力端子、２，２′，２１〜２３，１
５，１７……遅延線フイルタ、３，５……出力端
子、４……係数付演算回路、６１〜６６……遅延
器、１３１，１３′１，１３２，１４，１６……
遅延回路、７１〜７７，１０１〜１０７……係数
器、８，９，１２……加算器。
の第１実施例のブロツク系統図、第２図は第１図
に示す遅延線フイルタの係数器とその係数との関
係を説明するための図、第３図は第１図に示す遅
延線フイルタのインパルス応答を説明するための
出力波形図、第４図は第１図に示す遅延線フイル
タの遮断特性及び遅延特性図、第５図は第１図に
示す分割フイルタの遮断特性図、第６乃至第９図
は本発明分割フイルタの第２乃至第５実施例のブ
ロツク系統図である。 １……入力端子、２，２′，２１〜２３，１
５，１７……遅延線フイルタ、３，５……出力端
子、４……係数付演算回路、６１〜６６……遅延
器、１３１，１３′１，１３２，１４，１６……
遅延回路、７１〜７７，１０１〜１０７……係数
器、８，９，１２……加算器。
Claims (1)
- １ 入力端子より入来した信号を所定の伝達特性
を有する周波数帯域分割フイルタ回路によつて複
数の周波数帯域に分割してとり出す周波数帯域分
割フイルタにおいて、上記入力端子に対して縦続
接続された複数の遅延器の各接続点からの出力に
夫々上記遅延器の中心タツプに対して対称となる
値の係数を掛けると共に、これらの出力を加算し
てとり出す遅延線フイルタと、該遅延線フイルタ
の出力と上記複数の遅延器の上記中心タツプから
の出力との差をとり出す演算回路とよりなり、こ
の演算回路より高域周波数信号をとり出し、上記
遅延線フイルタより低域周波数信号をとり出す様
構成したことを特徴とする周波数帯域分割フイル
タ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14328777A JPS5477050A (en) | 1977-12-01 | 1977-12-01 | Frequency band-pass split filter |
| US05/940,644 US4238744A (en) | 1977-09-08 | 1978-09-06 | Frequency band dividing filter using delay-line filter |
| DE2839229A DE2839229C2 (de) | 1977-09-08 | 1978-09-08 | Frequenzweiche mit einem Transversalfilter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14328777A JPS5477050A (en) | 1977-12-01 | 1977-12-01 | Frequency band-pass split filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5477050A JPS5477050A (en) | 1979-06-20 |
| JPS6134290B2 true JPS6134290B2 (ja) | 1986-08-07 |
Family
ID=15335210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14328777A Granted JPS5477050A (en) | 1977-09-08 | 1977-12-01 | Frequency band-pass split filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5477050A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5780819A (en) * | 1980-11-10 | 1982-05-20 | Matsushita Electric Ind Co Ltd | Transversal filter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49132912A (ja) * | 1973-04-24 | 1974-12-20 |
-
1977
- 1977-12-01 JP JP14328777A patent/JPS5477050A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49132912A (ja) * | 1973-04-24 | 1974-12-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5477050A (en) | 1979-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3089630B2 (ja) | サンプリングレート変換装置 | |
| JPH09167944A (ja) | デジタル化信号の等化装置 | |
| JPH0681011B2 (ja) | 可変通過帯域フイルタ装置 | |
| JP3308055B2 (ja) | ディジタル・グラフィックイコライザ | |
| US4238744A (en) | Frequency band dividing filter using delay-line filter | |
| US4809209A (en) | Mybrid charge-transfer-device filter structure | |
| US4794556A (en) | Method and apparatus for sampling in-phase and quadrature components | |
| JPS6134290B2 (ja) | ||
| EP0791242B1 (en) | Improved digital filter | |
| JPS6114689B2 (ja) | ||
| JPH0557767B2 (ja) | ||
| US5982907A (en) | Audio signal waveform emphasis processing device and method | |
| JPH0770951B2 (ja) | オクタ−ブ多重フイルタ | |
| JPS6134289B2 (ja) | ||
| US5124939A (en) | Signal modification circuit | |
| JP2558846B2 (ja) | デジタルフィルタバンク | |
| KR0135829B1 (ko) | 디지탈 비선형 엠퍼시스 회로 | |
| JPH0738566B2 (ja) | デイジタルフイルタ | |
| JP2932761B2 (ja) | ディジタル信号等化器 | |
| JPS63103509A (ja) | デジタルフイルタ | |
| JPH0697773A (ja) | デジタルフィルタ装置 | |
| JPS5880911A (ja) | ト−ンコントロ−ル回路 | |
| JPH0770950B2 (ja) | オクタ−ブ多重フイルタ | |
| JPS6251819A (ja) | 低周波デイジタル・ノツチ・フイルタ | |
| JPS62109421A (ja) | デイジタル・チヤンネル・デバイダ |