JPS6280738A - スキヤンイン／アウト制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要］ ランダムアクセスのスキャンイン／アウト機能を有する
情報処理装置において、スキャンイン用とスキャンアウ
ト用のスキャンアドレス・レジスタを備えると共に、ス
キャンイン信号を保持するスキャンイン保持ラッチとス
キャンアウト保持ラッチと、そのいずれかの保持時間を
設定するタイミング回路とを備え、スキャンモードによ
り、一方を優先してスキャンバスに送出可能としたもの
で、これによりスキャンイン中のスキャンアウト、若し
くはスキャンアウト中のスキャンインが可能となり、試
験・診断プログラムの検証を容易化した。

［産業上の利用分野］ 本発明は、スキャンイン／アウト機能を有す過データ処
理装置におけるスキャン制御方式に係わリ、さらに特定
すれば、スキャンイン／アウトを時分割的に制？′Ｊ［
Ｉ可能なスキャン制御方式に関するものである。

［従来の技術〕 データ処理装置の試験、診断およびデバッグ等のために
、スキャンイン／アウトということが行われる。

スキャンインは、データ処理装置内の各ラッチ乃至フリ
ップフロップにアドレスを与え、スキャンアドレスで指
定したラッチ乃至フリップフロップをスキャンイン信号
により特定の状態にセントすることであり、スキャンア
ウトはスキャンアドレスで指定したラッチ乃至フリップ
フロップの状態を読み出すことである。

データ処理装置内にスキャンアドレスのデコーダを有し
、ランダムにアクセスできるものを並列式またはランダ
ムアクセス式と称し、各ラッチ乃至フリップフロップを
直列に連ね、シリアルにアクセスするものを直列式と称
する。

第３図はランダムアクセスのスキャン機構を説明する図
である。

第３図において、＋ａ）はスキャンイン回路を示し、ス
キャンアドレスをデコードした出力とスキャンインパル
スとのＡＮＤデータによって、指定されたスキャンアド
レスのラッチ（またはフリップフロップ）をセントする
。

同図（ｂｌはスキャンアウト回路を示し、スキャンアド
レスをデコードした出力と各ラッチのＡＮＤデータをＯ
Ｒしたものがスキャンアウト・データとなっており、指
定されたスキャンアドレスのラッチのデータが出力され
る。

従来、スキャンインアドレスバスとスキャンアウトアド
レスバスを別々に設けることは、ハードウェア量や回路
量の増加となり、経済的でないので、１つのアドレスバ
スを共用している。

このため、スキャンイン中のスキャンアウト、またはス
キャンアウト中のスキャンインはできないか、できたと
してもデータを保証できないものであった。

［発明が解決しようとする問題点］ 上記に説明のように、従来の方式によっては、スキャン
イン中のスキャンアウトおよびスキャンアウト中のスキ
ャンインができないという問題点があった。

本発明は、このような問題点を解消した新規なスキャン
イン／アウト制御方式を提供しようとするものである。

［問題点を解決するための手段］ 第１図は本発明のスキャンイン／アウト制御方式の原理
ブロック図を示す。

第１図において、３はスキャンイン信号を保持するスキ
ャンイン保持ラッチであり、４はスキャンアウト状態を
保持するスキャンアウト保持ラッチである。

２はスキャンイン保持ラッチ３の保持時間を任意に選択
設定できるタイミング回路である。

５はスキャンインアドレスを保持するスキャンインアド
レス・レジスタであり、６はスキャンアウトアドレスを
保持するスキャンアウトアドレスレジスタである。

１はスキャンアドレス設定コマンドおよびスキャンイン
／アウト・コマンドをデコードするコマンドデコーダで
ある。

スキャンインを行う場合は、スキャンアドレスをスキャ
ンイン・アドレスレジスタ５に保持させ、スキャンイン
・コマンドを発行する。

スキャンイン・コマンドは、コマンドデコーダｌを介し
てタイミング回路２に送られ、ここでスキャンイン時間
を設定し、スキャンイン保持ラッチ３をセットする。

スキャンイン保持ラッチ３がセットされている間は、ス
キャンイン／アウト対象装置にスキャンイン・アドレス
とスキャンイン・パルスが送出され続ける。

このスキャンイン・モード中に、スキャンアウト・アド
レスレジスタ６にスキャンアドレスをセットし、スキャ
ンアウト・コマンドを発行すると、スキャンアウト保持
ラッチがセットされてスキャンアウト・モードとなり、
この出力でスイッチＳ２．Ｓ３が切り換わり、スキャン
アウト・アドレスカ送出され、スキャンイン・パルスは
送出されなくなる。

これによって、対象装置からスキャンアウト・データが
出力される。

スキャンアウト保持ラッチ４は自己の出力により次のク
ロックでリセット、され、スイッチ　Ｓ２゜Ｓ３が再び
切り換わり、スキャンイン・モードとなる。

［作用］ 上記の構成によって、スキャンイン／アウトを時分割的
に制御して、スキャンイン中のスキャンアウトが可能と
なり、スキャンイン動作はスキャンアウトの行われる１
クロック分だけ中断するだけである。

第１図の構成ではスキャンイン中のスキャンアウトがで
きるが、スキャンイン保持ラッチとスキャンアウト保持
ラッチを逆にする構成によって、スキャンアウト中のス
キャンインを行うことができる。

［実施例］ 以下第２図に示す実施例により、本発明をさらに具体的
に説明する。

第２図において、１〜６の符号は第１図と同一の対象物
を示す。

第２図に従って実施例装置の動作を説明する。

スキャンインを行う場合の動作は、つぎのように行われ
る。

（１１まずスキャンイン・アドレス・セットコマンドを
コマンドデコーダ１に与え、スキャンアドレス・データ
を入力する。スキャンイン・アドレス・セントコマンド
はコマンドデコーダ１でデコードされ、ＡＮＤゲート７
を開き、スキャンインアドレスレジスタ（ＳＣＡＮ−Ｉ
Ｎ−５ＭＤＩ？）　５にスキャンアドレスがセントされ
る。

（２１次いで、スキャンインコマンドをコマンドデコー
ダ１に入力すると、スキャンインコマンドはコマンドデ
コーダ１を介して、スキャンイン・タイミング回路２に
送られ、ここでスキャンイン時間を設定して、スキャン
イン保持ラッチ３を“１″にセットする。

（３）スキャンイン保持ラッチ３が１”になると、ＡＮ
Ｄゲート９が開きスキャンイン・バリッド信号が“１”
となる。即ち、スキャンイン時にはスキャンアウト保持
ラッチ４の出力は“０”であるからである。

（４）スキャンイン・バリッド信号が“１”となると、
Ａ　Ｎ　Ｄゲート１０および１１が開き、スキャンイン
パルスおよびスキャンイン・アドレスが、スキャンイン
／アウト対象装置に送出される。（ＡＮＤゲート１０は
、単にファンアウトを大きくするため設けたものである
）。スキャンイン・タイミング回路２は、保持設定時間
を数μ秒から■まで設定できるようになっている。ただ
し、閃はコマンドによりリセットするものである。

（５）スキャンイン・タイミング回路２は、所定の設定
時間経過したとき、スキャンイン保持ラッチ３をリセッ
トする。

（６）スキャンイン・パルスは、スキャンイン保持ラッ
チ３が保持されている間、送出され続ける。

この状態でスキャンアウトを行う場合の動作は、つぎの
ように行われる。

（７）スキャンアウト・アドレス・セントコマンドをコ
マンドデコーダ１に与え、スキャンアドレス・データを
入力する。スキャンアウト・アドレス・セントコマンド
はコマンドデコーダ１でデコードされ、ＡＮＤゲート８
を開き、スキャンアウトアドレスレジスタ（ＳＣＡＮ−
ＯＵＴ−５ＡＤＲ）　　６にスキャンアドレスがセット
される。

（８）次いで、スキャンアウトコマンドをコマンドデコ
ーダ１に入力すると、スキャンアウトコマンドはコマン
ドデコーダ１でデコードされ、スキャンアウト保持ラッ
チ４を“１”にセットする。

（９）スキャンアウト保持ラッチ４が“１”となると、
ＡＮＤゲート９を閉じ、スキャンイン・バリッド信号を
“０”にし、ＡＮＤゲー）１０．１１を閉じ、ＡＮＤゲ
ート１２を開く。これによっ°て、スキャンイン・パル
スは“Ｏ″となり、スキャンアウト・アドレスが対象装
置に送出される。

α０）対象装置からスキャンアウトデータが出力され、
スキャンデータ・レジスタ（ＳＤＲ）　１３に保持され
る。

（ＩＩ）スキャンアウト保持ラッチ４は、次のタイミン
グでリセットされ、ＡＮＤゲート９を開き、再び（４）
〜（６）のスキャンイン動作が行われる。

以上のようにして、スキャンイン中にスキャンアウトを
行うことができ、スキャンインが中断されるのは１クロ
７ク分のみである。

第２図の実施例の構成によりスキャンイン中のスキャン
アウトを行うことができるが、スキャンアウト保持ラッ
チをタイミング回路により制御させ、スキャンイン保持
ラッチを自己出力でリセットするように第２図と逆の構
成により、スキャンアウト中のスキャンインを行うこと
ができる。

［発明の効果］ 以上説明のように本発明によれば、スキャンイン中のス
キャンアウト若しくはスキャンアウト中のスキャンイン
を容易に行うことができ、ソフトウェア的に必要な配慮
を少なくし、試験・診断プログラムの自動検証を容易化
する実用上の効果はきわめて大きい。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例のブロック図、第３図はランダ
ムアクセスのスキャン機構を説明する図である。 図面において、 １はコマンドデコーダ、 ２はスキャンイン・タイミング回路、 ３はスキャンイン保持ラッチ、 ４はスキャンアウト保持ラッチ、 ５はスキャンイン・アドレスレジスタ（ＳＣＡＮ−ＩＮ
−３ＡＤＲ）　　、 ６はスキャンアウト・アドレスレジスタ（ＳＣＡＮ−Ｏ
ＵＴ−ＳＡＤＲ）、 ７、　８．　９．１０．１１．１２はＡＮＤゲート、１
３はスキャンデータ・レジスタ（ＳＤＲ）、をそれぞれ
示す。 奎斃明−戦理アロヴフ図 第　１［２］

Claims (1)

1. 【特許請求の範囲】 ランダムアクセスのスキャンイン／アウト機能を有する
   情報処理装置において、 スキャンイン信号を保持するスキャンイン保持ラッチ（
   ３）と、 スキャンアウト状態を保持するスキャンアウト保持ラッ
   チ（４）と、 該スキャンイン保持ラッチ（３）若しくはスキャンアウ
   ト保持ラッチ（４）の保持時間を任意に選択設定可能な
   タイミング回路（２）と、 スキャンインアドレスを保持するスキャンインアドレス
   ・レジスタ（５）と、 スキャンアウトアドレスを保持するスキャンアウトアド
   レス・レジスタ（６）を備え、 スキャンイン／アウトを時分割的に制御するよう構成し
   たことを特徴とするスキャンイン／アウト制御方式。