JPS6277000A - 走査方式 - Google Patents
走査方式Info
- Publication number
- JPS6277000A JPS6277000A JP21708585A JP21708585A JPS6277000A JP S6277000 A JPS6277000 A JP S6277000A JP 21708585 A JP21708585 A JP 21708585A JP 21708585 A JP21708585 A JP 21708585A JP S6277000 A JPS6277000 A JP S6277000A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- information
- scan
- previous
- scanned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔1既 要〕
複数の情報源を走査対象とし前回と今回の情報内容の変
化を検出する走査方式において、走査の最終アドレスで
走査される終端レジスタを設け、その情報内容を前回と
今回の走査時で異ならせ、1つの走査対象の走査が終る
と全走査終了判定処理を行うことなく次のアドレスの走
査対象を走査し、前回と今回の情報内容に変化があった
場合はその走査対象を判別し、終端レジスタのときに全
走査の終了を検出する。これにより、走査処理を高速化
し、スループットを向上させることが出来る。
化を検出する走査方式において、走査の最終アドレスで
走査される終端レジスタを設け、その情報内容を前回と
今回の走査時で異ならせ、1つの走査対象の走査が終る
と全走査終了判定処理を行うことなく次のアドレスの走
査対象を走査し、前回と今回の情報内容に変化があった
場合はその走査対象を判別し、終端レジスタのときに全
走査の終了を検出する。これにより、走査処理を高速化
し、スループットを向上させることが出来る。
本発明は、オン・オフ情報を発生する複数の情報源を走
査し、前回の走査時の情報内容と今回の走査時の情報内
容を比較して各情報源の情報変化を検出する走査方式、
特にその走査処理を高速化する様に改良した走査方式に
関する。
査し、前回の走査時の情報内容と今回の走査時の情報内
容を比較して各情報源の情報変化を検出する走査方式、
特にその走査処理を高速化する様に改良した走査方式に
関する。
装置や回路等における動作、非動作状態の指示、障害発
生の有無、スイッチング回路の開閉状態の変化、データ
や各種信号の入力の有無等は、通常それら状態や指示の
内容に対応したオン・オフ情報を発生することにより行
われている。
生の有無、スイッチング回路の開閉状態の変化、データ
や各種信号の入力の有無等は、通常それら状態や指示の
内容に対応したオン・オフ情報を発生することにより行
われている。
装置やデータ発生源等、複数の情報源が発生するオン・
オフ情報におけるオン−オフ又はオフ→オンの状態変化
を検出する場合は、これら複数の情報源を順次走査し、
前回の走査時の情報内容と今回の走査時の情報内容を比
較してその変化の有無を判別することにより、そのオン
・オフの状態変化を検出していた。
オフ情報におけるオン−オフ又はオフ→オンの状態変化
を検出する場合は、これら複数の情報源を順次走査し、
前回の走査時の情報内容と今回の走査時の情報内容を比
較してその変化の有無を判別することにより、そのオン
・オフの状態変化を検出していた。
第7図は、複数の情報源を走査し、その発生するオン・
オフ情報の変化を検出する従来の走査方式をフローチャ
ー1−で示したものである。以下、従来の走査方式を、
フローチャー1−の各ステップに従って説明する。
オフ情報の変化を検出する従来の走査方式をフローチャ
ー1−で示したものである。以下、従来の走査方式を、
フローチャー1−の各ステップに従って説明する。
(1)ステップS1
各情報源の前回及び今回の走査結果が格納される記憶場
所を指示するポインタの初期化処理が行われる。
所を指示するポインタの初期化処理が行われる。
(2)ステップS2
前回の走査結果と今回の走査結果、即ち前回の走査時の
情報内容と今回の走査時の情報内容を比較して、情報内
容の変化の有無を検出する。
情報内容と今回の走査時の情報内容を比較して、情報内
容の変化の有無を検出する。
(3)ステップ33M
情報内容に変化が検出された場合は、その情+し変化に
対する解析処理を行う。
対する解析処理を行う。
(4) ステップ5311
情報内容に変化が検出されない場合は、複数情?[3源
に対する全走査が終了したか否かを判定する。
に対する全走査が終了したか否かを判定する。
(5) ステップ54A
全走査が終了している場合は、走査を終了する。
(6) ステップS4B
全走査が終了していない場合は、前回の走査結果が格納
される記憶場所を指示するポインタを更新し、次に走査
する情報源の前回の走査結果が格納されている記憶場所
を指示させる。
される記憶場所を指示するポインタを更新し、次に走査
する情報源の前回の走査結果が格納されている記憶場所
を指示させる。
(7)ステップS5
更に、今回の走査結果が格納される記憶場所を指示する
ポインタを更新し、次に走査する情報源の今回の走査結
果が格納される記憶場所を(行来させる。
ポインタを更新し、次に走査する情報源の今回の走査結
果が格納される記憶場所を(行来させる。
(8)ループL
ステップS2に戻り、前述の各処理を繰り返す。
以下、全情報源に対する走査が終了するまで前述のステ
ップ81〜S8の処理を繰り返す。
ップ81〜S8の処理を繰り返す。
以上の様に、従来の走査方式で徒、1つの情報源につい
ての走査が行われる毎に全情報源についての走査が終了
したか否かの判定処理を行っていた。そして、この様な
判定処理は一般の走査方式においても行われていること
である。
ての走査が行われる毎に全情報源についての走査が終了
したか否かの判定処理を行っていた。そして、この様な
判定処理は一般の走査方式においても行われていること
である。
従来の走査方式は、前述の様に、1つの情報源について
の走査が行われる毎に全情報源についての走査が終了し
たか否かの判定を行っていた。
の走査が行われる毎に全情報源についての走査が終了し
たか否かの判定を行っていた。
この為、情報源の数が多くなると走査処理に要する時間
が増大し、全体のスループノhが低下するという問題が
あった。特に、各情報源における情報変化が少ないシス
テムにおいては、全走査の終了を判定する処理の為にス
ルーブツトの低下が増大するという不都合があった。
が増大し、全体のスループノhが低下するという問題が
あった。特に、各情報源における情報変化が少ないシス
テムにおいては、全走査の終了を判定する処理の為にス
ルーブツトの低下が増大するという不都合があった。
本発明は、情報源の数が多数になっても、効率良く各情
報源を走査することを可能にし、スループ7 t・を大
き(改善した走査方式を提供することを目的とする。
報源を走査することを可能にし、スループ7 t・を大
き(改善した走査方式を提供することを目的とする。
〔問題点を解決するための手段及び作用]従来の走査方
式における前述の問題点を解決する塵に本発明が講じた
手段及びその作用を、第1図を参照して説明する。
式における前述の問題点を解決する塵に本発明が講じた
手段及びその作用を、第1図を参照して説明する。
第1図は、本発明の構成をフローチャー1−で示したも
のである。
のである。
第1図のフローチャートの各ステップS+=53は、本
発明の各構要(a)〜(c)と対応する。そこで、以下
、フローチャートの各ステップに従って、本発明の構成
及びその作用を説明する。なお、本発明におけるオン・
オフ情報は、「1」とrOJ、「−1」と「0」等の他
、一般に、異なるパターン信号で形成されたものを含む
ものである。
発明の各構要(a)〜(c)と対応する。そこで、以下
、フローチャートの各ステップに従って、本発明の構成
及びその作用を説明する。なお、本発明におけるオン・
オフ情報は、「1」とrOJ、「−1」と「0」等の他
、一般に、異なるパターン信号で形成されたものを含む
ものである。
(1,1ステップS1
本発明では、走査対象として、各情報源の他に、走査の
最終アドレスで走査される終端レジスフ120が設けら
れる。
最終アドレスで走査される終端レジスフ120が設けら
れる。
走査開始時には、終端レジスタ120の情報内容が前回
の走査時の情+a内容とは異なる内容に変更されている
様にする。
の走査時の情+a内容とは異なる内容に変更されている
様にする。
この変更処理は、その回の走査の開始時又は終了時のい
ずれか一方において行われる。
ずれか一方において行われる。
この変更処理により、終端レジスタ120の内容は前回
と今回の走査において必ず変化するので、−回の走査中
に終端レジスタ120を必ず検出することが出来る。
と今回の走査において必ず変化するので、−回の走査中
に終端レジスタ120を必ず検出することが出来る。
(2)ステップS2
1つの走査対象について走査し、前回と今回の走査時の
情報内容の間に変化が検出されない場合は、全走査の終
了判定処理を行うことなく次のアドレスの走査対象を走
査する処理を行う。
情報内容の間に変化が検出されない場合は、全走査の終
了判定処理を行うことなく次のアドレスの走査対象を走
査する処理を行う。
本発明においては、1つの走査対象についての走査が終
了する毎に、全走査対象についての走査が終了したか否
かの判定処理は行われない。
了する毎に、全走査対象についての走査が終了したか否
かの判定処理は行われない。
これにより、情報源及び終端レジスタ120からなる全
走査対象を速かに走査することが可能となる。
走査対象を速かに走査することが可能となる。
(3)ステップS3
1つの走査対象について走査し、前回と今回の走査時の
情報内容の間に変化が検出された場合は、その走査対象
が情報源であるか又は終端レジスタ120であるかを判
別し、終端レジスフ120である場合はその回の全走査
が終了したことを検出する。
情報内容の間に変化が検出された場合は、その走査対象
が情報源であるか又は終端レジスタ120であるかを判
別し、終端レジスフ120である場合はその回の全走査
が終了したことを検出する。
終端レジスタ120は、走査の最終アドレスにおいて走
査され、且つ前記ステップSlにより前回の走査時の情
報内容に対し今回の走査時の1n報内容は必ず変化する
ので、終端レジスフ120は、1回の走査が終了した時
にのみ、且つ走査が終了した時は必ず検出される。従っ
て、各走査対象の走査終了毎に全走査の終了判定を行わ
なくとも、走査終了検出レジスタを検出することにより
、全走査の終了を確実に判別することが出来る。
査され、且つ前記ステップSlにより前回の走査時の情
報内容に対し今回の走査時の1n報内容は必ず変化する
ので、終端レジスフ120は、1回の走査が終了した時
にのみ、且つ走査が終了した時は必ず検出される。従っ
て、各走査対象の走査終了毎に全走査の終了判定を行わ
なくとも、走査終了検出レジスタを検出することにより
、全走査の終了を確実に判別することが出来る。
以上の様にして、1つの走査対象の走査処理が終る毎に
行う全走査終了判定処理を省略出来る様にしたので、走
査すべき情報源の数が増大しても、各情報源を効率良く
走査することが可能となり、全体のスループットを向上
させることが出来る。
行う全走査終了判定処理を省略出来る様にしたので、走
査すべき情報源の数が増大しても、各情報源を効率良く
走査することが可能となり、全体のスループットを向上
させることが出来る。
〔第1の実施例〕
本発明の第1の実施例を、第2図〜第4図を参照して説
明する。
明する。
第2図は、本発明の第1の実施例のフローチャート、第
3図は第1の実施例の実施装置の説明図、第4図は同実
施例における各走査部と終端レジスタのアドレス空間上
の位置関係の説明図である。
3図は第1の実施例の実施装置の説明図、第4図は同実
施例における各走査部と終端レジスタのアドレス空間上
の位置関係の説明図である。
(第1の実施例の構成の説明)
第2図において、ステップSl 、ステップs2ステ
ップS3については、第1図で説明した通りである。各
ステップ内の各処理については、次のく第1の実施例の
動作説明)の項において説明する。
ップS3については、第1図で説明した通りである。各
ステップ内の各処理については、次のく第1の実施例の
動作説明)の項において説明する。
第3図において、110は走査手段で、内部に走査部1
110〜走査部111.を備え、外部に接続される複数
の情報源(図示せず)を走査する。
110〜走査部111.を備え、外部に接続される複数
の情報源(図示せず)を走査する。
走査部111 i (i=o 〜n)は、(P+1)
個の走査点5Tio−3Tipを備え、各走査点にそれ
ぞれ外部の情報源が接続される。各走査部1111に接
続される各情報源は、同じ装置や回路等、共通の性質の
情報源が選ばれる。
個の走査点5Tio−3Tipを備え、各走査点にそれ
ぞれ外部の情報源が接続される。各走査部1111に接
続される各情報源は、同じ装置や回路等、共通の性質の
情報源が選ばれる。
120は走査終了情報レジスタで、(P+1)個のレジ
スタ素子からなり、走査の最終アドレスにおいて走査さ
れる。終端レジスタ120は、この実施例では走査開始
時にそのレジスタの情報内容が前回の走査時とは異なる
情報内容に変更される。情報内容を変更させる方法とし
ては例えば、オール「0」とオールrFJ (16進
)の状態を、各走査毎に切換える方法、終端レジスタ1
20にあるパターンのデータをセットし、各走査毎に反
転させる方法がある。
スタ素子からなり、走査の最終アドレスにおいて走査さ
れる。終端レジスタ120は、この実施例では走査開始
時にそのレジスタの情報内容が前回の走査時とは異なる
情報内容に変更される。情報内容を変更させる方法とし
ては例えば、オール「0」とオールrFJ (16進
)の状態を、各走査毎に切換える方法、終端レジスタ1
20にあるパターンのデータをセットし、各走査毎に反
転させる方法がある。
130は主記憶装置(MEM)で、走査された各情報源
及び終端レジスタ120の前回及び今回の走査時の情報
内容が格納される。
及び終端レジスタ120の前回及び今回の走査時の情報
内容が格納される。
140はcpuで、各走査部1111の行う走査処理、
各情報源及び終端レジスタの前回及び今回の走査時の情
報内容の比較処理、情報内容に変化が検出されない場合
の次のアドレスの走査対象を走査する処理、情報内容に
変化が検出された場合に走査対象が情報源であるか終端
レジスタ120であるかの判定処理、前者である場合の
解析処理、後者である場合の走査終了処理等、次の動作
説明の各ステップで行われる各処理を制御、実行する。
各情報源及び終端レジスタの前回及び今回の走査時の情
報内容の比較処理、情報内容に変化が検出されない場合
の次のアドレスの走査対象を走査する処理、情報内容に
変化が検出された場合に走査対象が情報源であるか終端
レジスタ120であるかの判定処理、前者である場合の
解析処理、後者である場合の走査終了処理等、次の動作
説明の各ステップで行われる各処理を制御、実行する。
150は、情報や制御信号が伝送される共通バスである
。
。
各走査部111i及び終端レジスタエ2oは、第4図に
示す様に、走査部111o→111+−・・・・・・−
111n→終端レジスタ120の順に走査され、終端レ
ジスタ120が最後に走査される。
示す様に、走査部111o→111+−・・・・・・−
111n→終端レジスタ120の順に走査され、終端レ
ジスタ120が最後に走査される。
各走査部は、それぞれの走査点を順番に走査し、その走
査部における走査点の走査処理が終ると次のアドレスの
走査部が走査される。
査部における走査点の走査処理が終ると次のアドレスの
走査部が走査される。
(第1の実施例の動作説明)
第1の実施例の内容を、第2図のフローチャートの各ス
テップに従って説明する。なお、前述の様に各ステップ
における各処理の制御、実行はCPtJ140によって
行われるが、いちいちそのことに言及することは省略す
る。
テップに従って説明する。なお、前述の様に各ステップ
における各処理の制御、実行はCPtJ140によって
行われるが、いちいちそのことに言及することは省略す
る。
(1)ステップSol
最初の走査が行われる時は、各走査対象(各情報源と終
端レジスタ120)の前回及び今回の走査時の情報内容
が格納されるMEM130上の各記憶場所を指示するポ
インタの初期化処理が行われる。
端レジスタ120)の前回及び今回の走査時の情報内容
が格納されるMEM130上の各記憶場所を指示するポ
インタの初期化処理が行われる。
(2)ステップSI2
終端レジスタ120の情報内容を反転する。
これにより、今回の走査時に読み出される情報内容は、
前回の走査時に読み出された情報内容と必ず異なったも
のとなる。
前回の走査時に読み出された情報内容と必ず異なったも
のとなる。
(3)ステップ21
1つの走査対象について走査し、MEM130に格納さ
れている前回の走査時の情報内容と今回の走査時の情報
内容を比較して、両者の間における変化の有無を検出す
る。
れている前回の走査時の情報内容と今回の走査時の情報
内容を比較して、両者の間における変化の有無を検出す
る。
この検出処理は、走査部111jの各走査点5Tij
(j =o=p)毎に行うようにしてもよいが、次の様
にすると前記検出処理を効率良く行うことが出来る。
(j =o=p)毎に行うようにしてもよいが、次の様
にすると前記検出処理を効率良く行うことが出来る。
即ち、1つの走査部1111についてその(P+1)個
の走査点S T io〜S T ipを走査した時の情
報内容をPビットからなるパターンとしてMEM130
に格納し、前回と今回の走査時のパターンの変化を検出
する。
の走査点S T io〜S T ipを走査した時の情
報内容をPビットからなるパターンとしてMEM130
に格納し、前回と今回の走査時のパターンの変化を検出
する。
これにより、P個の走査点S T io” S T i
pにおける情報内容の変化の有無を一挙に検出すること
が出来る。1つの走査部の(P+1)個の走査点を走査
点から1回の走査において検出される情報内容の変化の
個数は、零又はせいぜい1個である場合が大部分である
ので、この走査方法を用いると走査効率を大幅に改善す
ることが出来る。仮に複数個検出された場合も、そのビ
ット位置から情報内容に変化のあった情報源を直ちに検
出することが出来るので、各走査点毎に検出処理を行う
場合よりも検出処理を速やかに行うことが出来る。
pにおける情報内容の変化の有無を一挙に検出すること
が出来る。1つの走査部の(P+1)個の走査点を走査
点から1回の走査において検出される情報内容の変化の
個数は、零又はせいぜい1個である場合が大部分である
ので、この走査方法を用いると走査効率を大幅に改善す
ることが出来る。仮に複数個検出された場合も、そのビ
ット位置から情報内容に変化のあった情報源を直ちに検
出することが出来るので、各走査点毎に検出処理を行う
場合よりも検出処理を速やかに行うことが出来る。
情報内容に変化が検出された場合は後述するステップS
31以後の処理に移行し、検出されない場合は、次のス
テップS22 、 Sゎの処理に移行する。
31以後の処理に移行し、検出されない場合は、次のス
テップS22 、 Sゎの処理に移行する。
(4)ステップS22
前回の走査時の情報内容が格納されるMEM130上の
記憶場所を指示するポインタを更新し、次に走査する走
査対象の前回の走査時の情報内容が格納されている記憶
場所を指示させる。
記憶場所を指示するポインタを更新し、次に走査する走
査対象の前回の走査時の情報内容が格納されている記憶
場所を指示させる。
(5)ステップS23
今回の走査時の情報内容が格納されるMEM130上の
記憶場所を指示するポインタを更新し、次に走査する走
査対象の今回の走査時の情報内容が格納される記憶場所
を指示させる。
記憶場所を指示するポインタを更新し、次に走査する走
査対象の今回の走査時の情報内容が格納される記憶場所
を指示させる。
(6)ループL
ポインタの更新が終了すると、ステップS21に戻り次
のアドレスの走査部について、前述トロ様の走査処理が
行われる。
のアドレスの走査部について、前述トロ様の走査処理が
行われる。
(7) ステップ31
前回及び今回の走査時の情報内容に変化が検出された場
合は、その走査対象が情報源であるか終端レジスタであ
るか判別される。その判別は、例えば、走査対象のアド
レスから容易に行うことが出来る。即ち、終端レジスタ
120は最後に走査され、そのアドレスは既知であるの
で、走査対象のアドレスと終端レジスタ120のアドレ
スを比較することにより、走査対象が終端レジスタ12
0であるか情報源であるかを直ちに判別することが出来
る。
合は、その走査対象が情報源であるか終端レジスタであ
るか判別される。その判別は、例えば、走査対象のアド
レスから容易に行うことが出来る。即ち、終端レジスタ
120は最後に走査され、そのアドレスは既知であるの
で、走査対象のアドレスと終端レジスタ120のアドレ
スを比較することにより、走査対象が終端レジスタ12
0であるか情報源であるかを直ちに判別することが出来
る。
(8) ステップn
走査対象が情報源である場合には、その情報源の種類に
対応した解析処理を行う。解析処理終了後又は解析処理
を別の解析処理ルーチン(図示せず)に移した後、ステ
ップS22.S23に戻り前述の各処理を繰り返す。
対応した解析処理を行う。解析処理終了後又は解析処理
を別の解析処理ルーチン(図示せず)に移した後、ステ
ップS22.S23に戻り前述の各処理を繰り返す。
(9)ステップS33
走査対象が終端レジスタである場合は、その回の走査が
全て終了したと判定して、走査終了処理を行う。
全て終了したと判定して、走査終了処理を行う。
もし、引き続き次の回の走査を1テう場合は、ステップ
S12に戻って、前述の各処理を繰り返す。
S12に戻って、前述の各処理を繰り返す。
〔第2の実施例〕
本発明の第2の実施例を、第5図及び第6図を参照して
説明する。
説明する。
第2図〜第4図で説明した第1の実施例においては、各
走査部の走査点が第4図に示す様にアドレス空間上で順
序良く並んでいる場合であるが、実際には、各走査部の
MEM130上の実アドレスは離散的になる場合が多く
、又、終端レジスタ120を最後の走査部111、のア
ドレスの次のアドレスにもって来ることが容易でない場
合が多い。
走査部の走査点が第4図に示す様にアドレス空間上で順
序良く並んでいる場合であるが、実際には、各走査部の
MEM130上の実アドレスは離散的になる場合が多く
、又、終端レジスタ120を最後の走査部111、のア
ドレスの次のアドレスにもって来ることが容易でない場
合が多い。
その様な場合、アドレス変換を行うことにより、MEM
130の実アドレス上の離散した走査部及び走査点をC
PU140から見て連続とすることが出来る。このアド
レス変換はソフトウェアによって行うことが出来るが、
ハードウェアで行う様にするとアドレス変換が速やかに
行われ、走査処理を高速化することが出来る。
130の実アドレス上の離散した走査部及び走査点をC
PU140から見て連続とすることが出来る。このアド
レス変換はソフトウェアによって行うことが出来るが、
ハードウェアで行う様にするとアドレス変換が速やかに
行われ、走査処理を高速化することが出来る。
第2の実施例はこの様な観点からなされたもので、第5
図はその実施装置の構成のブロック説明図、第6図はア
ドレス変換処理の説明図である。
図はその実施装置の構成のブロック説明図、第6図はア
ドレス変換処理の説明図である。
第5図において、第3図と異なる点は、アドレス変換部
160及び共通バス170を設けた点で、その他の構成
、即ち、走査手段110、終端レジスタ120、MEM
130、CPU140、共通バス150の構成は第3図
と共通である。
160及び共通バス170を設けた点で、その他の構成
、即ち、走査手段110、終端レジスタ120、MEM
130、CPU140、共通バス150の構成は第3図
と共通である。
アドレス変換部160はハードウェアで構成され、その
アドレス変換動作は第6図に示す様に行われる。その構
成及びアドレス変換動作は、従来のハードウェア構成の
アドレス変換回路及びそのアドレス変換動作と同様であ
るので、それらについての詳細な説明は省略する。
アドレス変換動作は第6図に示す様に行われる。その構
成及びアドレス変換動作は、従来のハードウェア構成の
アドレス変換回路及びそのアドレス変換動作と同様であ
るので、それらについての詳細な説明は省略する。
又、第5図による走査処理は、第2図のフローチャート
に従って行われ、その動作説明は前述の第1の実施例の
動作説明と同様であるので説明は省略する。
に従って行われ、その動作説明は前述の第1の実施例の
動作説明と同様であるので説明は省略する。
以上、本発明の各実施例について説明したが、本発明の
構成は、これらの実施例の各構成に限定されるものでは
ない。例えば、終端レジスタ120は、MEM130内
又はCPU内に設ける様にしてもよい。
構成は、これらの実施例の各構成に限定されるものでは
ない。例えば、終端レジスタ120は、MEM130内
又はCPU内に設ける様にしてもよい。
終端レジスタ120の変更は走査終了時に行う様にして
もよいこと、又、走査対象の発生するオン・オフ情報は
単一の信号形態のものに限定されるものでなく、パター
ン信号形態のものも包含するものであることは、既に述
べた通りである。
もよいこと、又、走査対象の発生するオン・オフ情報は
単一の信号形態のものに限定されるものでなく、パター
ン信号形態のものも包含するものであることは、既に述
べた通りである。
以上説明した様に、本発明によれば次の諸効果が得られ
る。
る。
(イ)1つの走査対象に対する走査が終る毎に全走査の
終了判定処理を行う必要がなくなったので、走査処理を
高速化することが出来、情報源の数が増大しても走査処
理を高速に行うことが出来る。
終了判定処理を行う必要がなくなったので、走査処理を
高速化することが出来、情報源の数が増大しても走査処
理を高速に行うことが出来る。
(ロ)走査処理のスループットが向上するので、同じc
puに−より走査処理可能な情報源の数を増大させるこ
とが出来る。
puに−より走査処理可能な情報源の数を増大させるこ
とが出来る。
第1図・・・本発明の構成を示すフローチャート、第2
図・・・本発明の第1の実施例のフローチャート、 第3図・・・第1の実施例の実施装置の説明図、第4図
・・・第1の実施例における各走査部と終端レジスタの
アドレス空間上の位置関係 の説明図、 第5図・・・本発明の第2の実施例の実施装置の説明図
、 第6図・・・第2の実施例におけるアドレス変換処理の
説明図、 第7図・・・従来の走査方式のフローチャート。 第1図及び第2図において、各Sは処理ステップを示す
。 第3図及び第5図において、 110・・・走査手段、111・・・走査部、120・
・・終端レジスタ、1’30・・・主記憶装置(M E
M)、140・CPU、 15 、170・・・共通
ハス、160・・・アドレス変換部。 特許出願人 富 士 通 株式会社代 理 人
井 桁 貞 −第1の良た伊1のフ
ロー科一ト 多2のi兄’1f11rのズ凭侭工 第5図
図・・・本発明の第1の実施例のフローチャート、 第3図・・・第1の実施例の実施装置の説明図、第4図
・・・第1の実施例における各走査部と終端レジスタの
アドレス空間上の位置関係 の説明図、 第5図・・・本発明の第2の実施例の実施装置の説明図
、 第6図・・・第2の実施例におけるアドレス変換処理の
説明図、 第7図・・・従来の走査方式のフローチャート。 第1図及び第2図において、各Sは処理ステップを示す
。 第3図及び第5図において、 110・・・走査手段、111・・・走査部、120・
・・終端レジスタ、1’30・・・主記憶装置(M E
M)、140・CPU、 15 、170・・・共通
ハス、160・・・アドレス変換部。 特許出願人 富 士 通 株式会社代 理 人
井 桁 貞 −第1の良た伊1のフ
ロー科一ト 多2のi兄’1f11rのズ凭侭工 第5図
Claims (2)
- (1)オン・オフ情報を発生する複数の情報源と走査の
最終アドレスで走査される終端レジスタ(120)を走
査対象とし、前回の走査時の情報内容と今回の走査時の
情報内容を比較して各走査対象における情報内容の変化
の有無を検出する走査方式であって、 (a)走査開始時には、終端レジスタ(120)の情報
内容が前回の走査時の情報内容とは異なる内容に変更さ
れており(ステップS_1)、(b)1つの走査対象に
ついて走査し、前回と今回の走査時の情報内容の間に変
化が検出されない場合は、全走査の終了判定処理を行う
ことなく次のアドレスの走査対象を走査する処理を行い
(ステップS_2)、 (c)1つの走査対象について走査し、前回と今回の走
査時の情報内容の間に変化が検出された場合は、その走
査対象が情報源であるか終端レジスタ(120)である
かを判別し、終端レジスタ(120)である場合はその
回の全走査が終了したことを検出する(ステップS_3
)、 ことを特徴とする走査方式。 - (2)各走査対象をアクセスするアドレスをアドレス変
換により得る様にしたことを特徴とする特許請求の範囲
第1項記載の走査方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21708585A JPS6277000A (ja) | 1985-09-30 | 1985-09-30 | 走査方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21708585A JPS6277000A (ja) | 1985-09-30 | 1985-09-30 | 走査方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6277000A true JPS6277000A (ja) | 1987-04-09 |
Family
ID=16698592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21708585A Pending JPS6277000A (ja) | 1985-09-30 | 1985-09-30 | 走査方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6277000A (ja) |
-
1985
- 1985-09-30 JP JP21708585A patent/JPS6277000A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6277000A (ja) | 走査方式 | |
US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
US5386521A (en) | Instruction prefetching circuit with a next physical address precalculating circuit | |
JPH04184535A (ja) | 並列演算装置 | |
JP2953405B2 (ja) | 論理シミュレーションの高速化方法及び論理シミュレーション装置 | |
SU1198505A2 (ru) | Устройство дл предварительной обработки информации | |
JPH0236423A (ja) | 退避/復帰レジスタアドレス生成回路 | |
JPH0612261A (ja) | 割込制御回路 | |
JPH0353370A (ja) | 情報処理装置の並列処理装置 | |
JP2708415B2 (ja) | 図形処理装置 | |
JPH0268672A (ja) | 画像処理プロセッサのアドレス発生部 | |
JPH0644066A (ja) | 情報処理装置 | |
JPH0145106B2 (ja) | ||
JPH04148285A (ja) | 図形処理システムにおけるクリップ処理方式 | |
JPH04278636A (ja) | マイクロプログラム制御装置 | |
JPS61289431A (ja) | デ−タフロ−計算機における多方向分岐方式 | |
JPH06230958A (ja) | プロセッサ | |
JPH10340346A (ja) | 画像処理装置 | |
JPS61187044A (ja) | 情報処理装置 | |
JPS59148951A (ja) | 命令解読方式 | |
JPS60178543A (ja) | 割込み制御方式 | |
JPH07141254A (ja) | メモリ制御装置 | |
JPH04245333A (ja) | 情報処理装置 | |
JPH04263322A (ja) | マイクロコンピュータ | |
JPH0535469A (ja) | プログラマブル・コントローラ |