JPS6276617A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6276617A JPS6276617A JP21484885A JP21484885A JPS6276617A JP S6276617 A JPS6276617 A JP S6276617A JP 21484885 A JP21484885 A JP 21484885A JP 21484885 A JP21484885 A JP 21484885A JP S6276617 A JPS6276617 A JP S6276617A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- ion
- regions
- substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野〕
この発明は半導体装置の製造方法に関し、特に、イオン
注入法に関するものである。
注入法に関するものである。
[発明の技術的背景]
最近、半導体装置の製造において、半導体基板に不純物
を精密に導入しようとする場合にはイオン注入法を採用
することが主流となっている。
を精密に導入しようとする場合にはイオン注入法を採用
することが主流となっている。
半導体基板にイオン注入法によって不純物を導入する場
合、該基”板の原子列と平行に(丈なわら、面方位指数
<100>の基板面に垂直に)イオン注入すると、いわ
ゆるチャンネリング現象が起こってイオンは該基板中に
深く注入され、その結果、MO8構造の場合などは、深
いソース・ドレイン接合が形成されることになるが、ソ
ース・ドレイン接合が深いと短チャンネル効果と寄生容
量が大きくなるため半導体素子の高密度化及び高速化に
障害となる。 従って、高密度の集積回路を可能とする
ためにはソース・ドレイン接合を浅くすることが必要で
あり、これを可能とするためには、イオン注入工程では
チャンネリング現象を生じさせぬようにイオンの注入方
向を結晶軸に対して傾けることが必要である(G、 D
earnalcy et at、:Can、 J 、
Phys、46 (196g) 0587参照)。
合、該基”板の原子列と平行に(丈なわら、面方位指数
<100>の基板面に垂直に)イオン注入すると、いわ
ゆるチャンネリング現象が起こってイオンは該基板中に
深く注入され、その結果、MO8構造の場合などは、深
いソース・ドレイン接合が形成されることになるが、ソ
ース・ドレイン接合が深いと短チャンネル効果と寄生容
量が大きくなるため半導体素子の高密度化及び高速化に
障害となる。 従って、高密度の集積回路を可能とする
ためにはソース・ドレイン接合を浅くすることが必要で
あり、これを可能とするためには、イオン注入工程では
チャンネリング現象を生じさせぬようにイオンの注入方
向を結晶軸に対して傾けることが必要である(G、 D
earnalcy et at、:Can、 J 、
Phys、46 (196g) 0587参照)。
それ故、従来、半導体装置の製造工程で半導体基板にイ
オン注入を行う時には、イオン注入方向を基板面の法線
方向よりも8°程度傾いた入射角でイオン注入を行って
いる。 この場合、よく知られているように、イオンの
加速電圧に応じて半導体基板上に1μm以上の厚さのレ
ジスト膜を形成し、該レジスト膜に選択的に間口してマ
スクを形成した後、前記のように傾【ブたイオンビーム
を該基板の面に沿って全面にスキャンさせて該開口内の
基板中に不純物イオンを注入する。
オン注入を行う時には、イオン注入方向を基板面の法線
方向よりも8°程度傾いた入射角でイオン注入を行って
いる。 この場合、よく知られているように、イオンの
加速電圧に応じて半導体基板上に1μm以上の厚さのレ
ジスト膜を形成し、該レジスト膜に選択的に間口してマ
スクを形成した後、前記のように傾【ブたイオンビーム
を該基板の面に沿って全面にスキャンさせて該開口内の
基板中に不純物イオンを注入する。
第2図はこのような従来のイオン注入方法を示したもの
であり、同図において、1は半導体基板、2はレジスト
膜、28はレジスト膜に形成された開口、3はイオンビ
ームである。 イオンビーム3は基板面の法線方向に対
して8°±3°程度傾いた入q4角で照射される。
であり、同図において、1は半導体基板、2はレジスト
膜、28はレジスト膜に形成された開口、3はイオンビ
ームである。 イオンビーム3は基板面の法線方向に対
して8°±3°程度傾いた入q4角で照射される。
なJ3、傾けたイオンビームを半導体基板面にスキャン
する方法としては、半導体基板を静止さけた状態でイオ
ンビームを静電的にスキャンする方法、該傾けたイオン
ご一ムを静止させた状態で半導体基板のほうを左右上下
に移動させてスキャンする方法のいずれかの方法が実施
されてきた。
する方法としては、半導体基板を静止さけた状態でイオ
ンビームを静電的にスキャンする方法、該傾けたイオン
ご一ムを静止させた状態で半導体基板のほうを左右上下
に移動させてスキャンする方法のいずれかの方法が実施
されてきた。
[背景技術の問題点]
しかしながら、従来のイオンビーム照射方法によると第
2図からも明らかなように、レジストの開口縁のために
影となる部分が生じ、このため、イオン注入工程終了後
、レジスト間口2a内には第2図(b )に示すように
イオン注入領域4に隣接してイオン不注入領域5が生じ
る結果となっていた。
2図からも明らかなように、レジストの開口縁のために
影となる部分が生じ、このため、イオン注入工程終了後
、レジスト間口2a内には第2図(b )に示すように
イオン注入領域4に隣接してイオン不注入領域5が生じ
る結果となっていた。
従来、設計ルールによって素子のけルサイズもかなり大
きかった時には、このようにイオン注入用開口内にイオ
ン不注入領iII!5が存在していてもこの不注入領域
が素子の電気的特性を悪化させる恐れは殆どなかったの
で無視することができたが、最近では集積回路の微細化
が進展したため、イオン注入用開口(レジスト開口2a
)の−辺の幅Wも1μm程度にまで縮小されているの
で、前記の如きイオン不注入領ig5の存在は索子のし
きい値電圧等の素子電気的特性に悪影響を及ぼすものと
して無視できなくなってきた。 たとえば、レジスト膜
厚が1,5μmの場合、イオン不注入領域5の一辺の幅
Wは第2図から明らかであるように、W = 1.
5μm11 X tan 8° =2100人どな
り、レジスト間口2aの一辺の幅Wが 1μmであれば
、イオン不注入領域5の面積は開口2aの仝面積の2割
強にも達するので、無視することはでさなくなる。
きかった時には、このようにイオン注入用開口内にイオ
ン不注入領iII!5が存在していてもこの不注入領域
が素子の電気的特性を悪化させる恐れは殆どなかったの
で無視することができたが、最近では集積回路の微細化
が進展したため、イオン注入用開口(レジスト開口2a
)の−辺の幅Wも1μm程度にまで縮小されているの
で、前記の如きイオン不注入領ig5の存在は索子のし
きい値電圧等の素子電気的特性に悪影響を及ぼすものと
して無視できなくなってきた。 たとえば、レジスト膜
厚が1,5μmの場合、イオン不注入領域5の一辺の幅
Wは第2図から明らかであるように、W = 1.
5μm11 X tan 8° =2100人どな
り、レジスト間口2aの一辺の幅Wが 1μmであれば
、イオン不注入領域5の面積は開口2aの仝面積の2割
強にも達するので、無視することはでさなくなる。
特に、第3図に示ずように、全く同一の索子6及び7が
Hいに直角をなす向きで基板上に配置されるどどもに相
nの間隔dが1ouIllPi!度に近接している場合
には、両者のイオン不注入領ll1t6a及び7aの形
状も異なってくるため、両者の電気的特性には太きくf
差異が生じることになり、両者を同一特性の素子として
使用するためには両省のしきい値電圧の精密な1ill
tf[lが必要となるが、これは回路設置1や素子形
成等を非常に煩雑にさせることになる。
Hいに直角をなす向きで基板上に配置されるどどもに相
nの間隔dが1ouIllPi!度に近接している場合
には、両者のイオン不注入領ll1t6a及び7aの形
状も異なってくるため、両者の電気的特性には太きくf
差異が生じることになり、両者を同一特性の素子として
使用するためには両省のしきい値電圧の精密な1ill
tf[lが必要となるが、これは回路設置1や素子形
成等を非常に煩雑にさせることになる。
[発明の目的]
この発明の目的は、前記の如き問題を生じない、改良さ
れた半導体装置製遣方ン去を提供することである。 更
に詳細には、この発明の目的は、イオン注入工程にd5
いて不純物導入用開口内に不純物不汀人領域を生じさけ
ることのないイオン注入方法を提供することである。
れた半導体装置製遣方ン去を提供することである。 更
に詳細には、この発明の目的は、イオン注入工程にd5
いて不純物導入用開口内に不純物不汀人領域を生じさけ
ることのないイオン注入方法を提供することである。
[発明の概要]
この発明による方法は、まず、結晶軸に対して傾けたイ
オンビームを該半導体基板の面に沿ってスキャンした後
、該半導体基板をその軸心のまわりに回転させ、しかる
後、前回のスキャンでイオン注入された領域と前回のス
キャンで影となったその隣接領域とに重ねて該傾()た
イオンビームをスキャンすることを特徴とするものであ
る。
オンビームを該半導体基板の面に沿ってスキャンした後
、該半導体基板をその軸心のまわりに回転させ、しかる
後、前回のスキャンでイオン注入された領域と前回のス
キャンで影となったその隣接領域とに重ねて該傾()た
イオンビームをスキャンすることを特徴とするものであ
る。
このような本発明方法によれば、イオン注入工程におい
て不純物導入用開口内にイオン不注入領域が残ることが
なくなり、その結果、各半導体水子に所期の電気的特性
を与えることができるとともに回路設計や素子形成にお
ける困ガ性が解消される。
て不純物導入用開口内にイオン不注入領域が残ることが
なくなり、その結果、各半導体水子に所期の電気的特性
を与えることができるとともに回路設計や素子形成にお
ける困ガ性が解消される。
[発明の実施例]
第1図に本発明方法の一実施例を示す。
本実施例では半導体基板1の表面にレジスト膜2を形成
した後、該レジスト膜2に互いに直角に配置された2個
の同一面積のレジスト間口2aを形成し、このレジスl
−間ロ2a内に該基板1の法線に対して8°傾いた方向
からイオンビーム3を照射しつつ該イオンビーム3を半
導体基板1の表面に沿って全面スキャンした。 この時
のドーズΦは0,25 x 1013cm−2となるよ
うにイオン電流を設定した。
した後、該レジスト膜2に互いに直角に配置された2個
の同一面積のレジスト間口2aを形成し、このレジスl
−間ロ2a内に該基板1の法線に対して8°傾いた方向
からイオンビーム3を照射しつつ該イオンビーム3を半
導体基板1の表面に沿って全面スキャンした。 この時
のドーズΦは0,25 x 1013cm−2となるよ
うにイオン電流を設定した。
次に、半導体基板1をその中心軸線のまわりに90゛平
面的に回転させた後、再び同じドーズ量になるようにイ
オン電流を設定してイオンビーム3を半導体基板1の表
面に沿って全面スキャンした。
面的に回転させた後、再び同じドーズ量になるようにイ
オン電流を設定してイオンビーム3を半導体基板1の表
面に沿って全面スキャンした。
モして90゛回転における以上の操作を、最初の半導体
基板の位置から 180° と210°回転させたとこ
ろでも行って、第1図(b)に示すように互いに向きの
異なる二つのイオン注入領域8と9を半導体基板1内に
形成した。 該領域におけるイオン濃度を調べたところ
、各領域8及び9には、各々の中心部に所定のドーズ量
(lx 1013cr2)の領域8a及び9aが形成さ
れる一方、各領域8及び9の外周縁に沿って所定のドー
ズ量よりも低い(この実施例では3/4)ドーズ量(0
,75X1013cm−2) (7)領域8b及び9b
が形成されており、各領1ti8及び9にはイオン不注
入領域が形成されていないことが確認された。
基板の位置から 180° と210°回転させたとこ
ろでも行って、第1図(b)に示すように互いに向きの
異なる二つのイオン注入領域8と9を半導体基板1内に
形成した。 該領域におけるイオン濃度を調べたところ
、各領域8及び9には、各々の中心部に所定のドーズ量
(lx 1013cr2)の領域8a及び9aが形成さ
れる一方、各領域8及び9の外周縁に沿って所定のドー
ズ量よりも低い(この実施例では3/4)ドーズ量(0
,75X1013cm−2) (7)領域8b及び9b
が形成されており、各領1ti8及び9にはイオン不注
入領域が形成されていないことが確認された。
[発明の効宋]
以上に説明したように、本発明の方法によれば、イオン
注入工程においてイオン注入予定領域内にイオン不注入
領域を生じさせることがないため、電気的特性のすぐれ
た素子を高密度に集積した高密度半導体装置を製造する
ことができる。 また、本発明方法で形成されたイオン
注入領域は第1図(b)に示されるように、すべての方
向において同じ不N物分布となるので半導体基板上の素
子の向きにかかわらず、同一の素子は同一の特性を持つ
こととなり、その結果、回路設計や素子形成における困
難性や煩雑性が除かれる。
注入工程においてイオン注入予定領域内にイオン不注入
領域を生じさせることがないため、電気的特性のすぐれ
た素子を高密度に集積した高密度半導体装置を製造する
ことができる。 また、本発明方法で形成されたイオン
注入領域は第1図(b)に示されるように、すべての方
向において同じ不N物分布となるので半導体基板上の素
子の向きにかかわらず、同一の素子は同一の特性を持つ
こととなり、その結果、回路設計や素子形成における困
難性や煩雑性が除かれる。
なお、実施例では半導体基板を90°づつ順次回転させ
る場合のみを示したが、半導体基板を平面上でどのよう
に姿勢を変えるかは前記実施例の場合に限定されるもの
では<=1い。 またスキャンの方法は静電的にイオン
ビームをスキャンする方法、半導体基板を移動させてス
キャンする方法のいずれでもよいことは当然である。
る場合のみを示したが、半導体基板を平面上でどのよう
に姿勢を変えるかは前記実施例の場合に限定されるもの
では<=1い。 またスキャンの方法は静電的にイオン
ビームをスキャンする方法、半導体基板を移動させてス
キャンする方法のいずれでもよいことは当然である。
第1図(a )は本発明方法で半導体基板にイオン注入
を行う場合を示した図、第1図(b)は第1図(a )
に示した状態で形成されるイオン注入領域の平面図、第
2図及び第3図は従来の方法によってイオン注入した場
合にイオン不注入領域が発生Jる状態を示した図であり
、第2図(a )及び第3図(a )は半導体基板の一
部の所面図、第2図(b)及び第3図(b)はイオン注
入後の半導体基板の平面図である。 1・・・半導体基板、 2・・・レジスト膜、 2a・
・・間口、 3・・・イオンビーム、 4・・・イオン
注入領域、 5・・・イオン不注入領域、 6.7・・
・素子、5a、7a・・・イオン不注入領域、 8.9
・・・イオン注入領域。 〒 刊 閂 第1図 第2図
を行う場合を示した図、第1図(b)は第1図(a )
に示した状態で形成されるイオン注入領域の平面図、第
2図及び第3図は従来の方法によってイオン注入した場
合にイオン不注入領域が発生Jる状態を示した図であり
、第2図(a )及び第3図(a )は半導体基板の一
部の所面図、第2図(b)及び第3図(b)はイオン注
入後の半導体基板の平面図である。 1・・・半導体基板、 2・・・レジスト膜、 2a・
・・間口、 3・・・イオンビーム、 4・・・イオン
注入領域、 5・・・イオン不注入領域、 6.7・・
・素子、5a、7a・・・イオン不注入領域、 8.9
・・・イオン注入領域。 〒 刊 閂 第1図 第2図
Claims (1)
- 【特許請求の範囲】 1 半導体基板に不純物をイオン注入することによつて
半導体装置を製造する方法において、該半導体基板の結
晶軸に対して所定角度傾 けたイオンビームを該半導体基板の面にスキャンした後
、該半導体基板をその軸心のまわりに回転させ、更に、
前回のスキャンによつてイオン注入が行われた領域とそ
の隣接領域とに対して該イオンビームを重ねてスキャン
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60214848A JP2537180B2 (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60214848A JP2537180B2 (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6276617A true JPS6276617A (ja) | 1987-04-08 |
JP2537180B2 JP2537180B2 (ja) | 1996-09-25 |
Family
ID=16662543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60214848A Expired - Lifetime JP2537180B2 (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2537180B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS645068A (en) * | 1987-06-26 | 1989-01-10 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
WO2004114412A1 (ja) * | 2003-06-19 | 2004-12-29 | Sharp Kabushiki Kaisha | 半導体装置及びその製造方法 |
US6848799B2 (en) | 2002-01-10 | 2005-02-01 | Nippon Leiz Corporation | Optical light guide member, illumination unit, and instrument |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53115172A (en) * | 1977-03-17 | 1978-10-07 | Sanyo Electric Co Ltd | Ion implanting method |
JPS5493957A (en) * | 1978-01-06 | 1979-07-25 | Mitsubishi Electric Corp | Production of semiconductor device |
JPS58100350A (ja) * | 1981-12-08 | 1983-06-15 | Mitsubishi Electric Corp | イオン注入装置 |
-
1985
- 1985-09-30 JP JP60214848A patent/JP2537180B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53115172A (en) * | 1977-03-17 | 1978-10-07 | Sanyo Electric Co Ltd | Ion implanting method |
JPS5493957A (en) * | 1978-01-06 | 1979-07-25 | Mitsubishi Electric Corp | Production of semiconductor device |
JPS58100350A (ja) * | 1981-12-08 | 1983-06-15 | Mitsubishi Electric Corp | イオン注入装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS645068A (en) * | 1987-06-26 | 1989-01-10 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
US6848799B2 (en) | 2002-01-10 | 2005-02-01 | Nippon Leiz Corporation | Optical light guide member, illumination unit, and instrument |
WO2004114412A1 (ja) * | 2003-06-19 | 2004-12-29 | Sharp Kabushiki Kaisha | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2537180B2 (ja) | 1996-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3851744B2 (ja) | 半導体装置の製造方法 | |
US4192059A (en) | Process for and structure of high density VLSI circuits, having inherently self-aligned gates and contacts for FET devices and conducting lines | |
US20040108545A1 (en) | Ion implantation methods and transistor cell layout for fin type transistors | |
JPS62142318A (ja) | 半導体装置の製造方法 | |
CN1029273C (zh) | 一种半导体器件的制造方法 | |
US7291535B2 (en) | Method and apparatus for fabricating semiconductor device | |
US20060264013A1 (en) | Method for implanting ions to a wafer for manufacturing of semiconductor device and method of fabricating graded junction using the same | |
JPH09320978A (ja) | イオン注入方法 | |
EP0874389B1 (en) | A method of producing MOSFET transistors by means of tilted implants | |
JPS6276617A (ja) | 半導体装置の製造方法 | |
JPS58100350A (ja) | イオン注入装置 | |
JPS6341019A (ja) | イオン注入方法 | |
JPH08255844A (ja) | 半導体装置の製造方法 | |
JPH0399430A (ja) | 半導体装置の製造方法 | |
KR100470393B1 (ko) | 듀얼게이트 반도체소자의 제조방법 | |
JPH02177426A (ja) | 半導体ウェハの製造方法 | |
JP2000188082A (ja) | イオン注入方法およびイオン注入装置 | |
JPS63299119A (ja) | イオン注入方法 | |
JP3498393B2 (ja) | 半導体装置の製造方法 | |
JPH0496367A (ja) | 半導体装置の製造方法 | |
JPS60733A (ja) | 半導体装置とその製造方法 | |
JPH0676783A (ja) | 半導体装置の製造方法およびその製造装置 | |
JPS6288249A (ja) | イオン注入装置 | |
JP2001044409A (ja) | 固体撮像素子の製造方法 | |
KR950002184B1 (ko) | 반도체 메모리장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |