JPS627574B2 - - Google Patents
Info
- Publication number
- JPS627574B2 JPS627574B2 JP6978579A JP6978579A JPS627574B2 JP S627574 B2 JPS627574 B2 JP S627574B2 JP 6978579 A JP6978579 A JP 6978579A JP 6978579 A JP6978579 A JP 6978579A JP S627574 B2 JPS627574 B2 JP S627574B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit data
- output
- selection signal
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
本発明はデータ長切換回路、例えば、BCDコ
ード、バイナリコードなどのインターフエイス信
号形式の機器をIEC規格（IEC TC66（CO）
22）又はIEEE Std.488−1975規格のプログラマ
ブル計測器用インターフエイスバスに接続するた
めのコンバータのデータ処理において、機器に合
わせてコンバータのデータ処理単位ビツト数を切
換えできるようにしたデータ長切換回路に関す
る。
ード、バイナリコードなどのインターフエイス信
号形式の機器をIEC規格（IEC TC66（CO）
22）又はIEEE Std.488−1975規格のプログラマ
ブル計測器用インターフエイスバスに接続するた
めのコンバータのデータ処理において、機器に合
わせてコンバータのデータ処理単位ビツト数を切
換えできるようにしたデータ長切換回路に関す
る。
従来、コンピユータがデータ処理装置等におけ
るデータ伝送は予め定められた一定のビツト数で
常時行なわれるようになつており、このため使用
ビツト数を変更する必要が生じた場合等には極め
て不都合であつた。
るデータ伝送は予め定められた一定のビツト数で
常時行なわれるようになつており、このため使用
ビツト数を変更する必要が生じた場合等には極め
て不都合であつた。
例えばBCDコード、バイナリコード等の信号
が外部制御信号として使用され信号形式が種々異
なるプログラマブル計測器、入出力機器をIEC規
格（IEC TC66（CO）22）又はIEEE Std.488−
1975規格のプログラマブル計測器用インターフエ
イスバスにコンバータを介して接続する場合に、
各機器でデータ長が４ビツト、８ビツト等と異な
ると従来ではこれに対処できずビツト数に応じた
コンバータを必要とするという不都合があつた。
が外部制御信号として使用され信号形式が種々異
なるプログラマブル計測器、入出力機器をIEC規
格（IEC TC66（CO）22）又はIEEE Std.488−
1975規格のプログラマブル計測器用インターフエ
イスバスにコンバータを介して接続する場合に、
各機器でデータ長が４ビツト、８ビツト等と異な
ると従来ではこれに対処できずビツト数に応じた
コンバータを必要とするという不都合があつた。
本発明は上記の不都合を解消し得るデータ長切
換回路を提供することを目的としている。即ち、
本発明は偶数ビツトデータ及び奇数ビツトデータ
を入力する第１のデータ選択回路と、前記奇数ビ
ツトデータ及び零データを入力する第２のデータ
選択回路とを設け、前記第１のデータ選択回路に
は第１の選択信号を、前記第２のデータ選択回路
には第２の選択信号をそれぞれ選択入力すること
により２進ｎビツト信号及び２進2nビツト信号
のいずれかを得るようにしたものである。
換回路を提供することを目的としている。即ち、
本発明は偶数ビツトデータ及び奇数ビツトデータ
を入力する第１のデータ選択回路と、前記奇数ビ
ツトデータ及び零データを入力する第２のデータ
選択回路とを設け、前記第１のデータ選択回路に
は第１の選択信号を、前記第２のデータ選択回路
には第２の選択信号をそれぞれ選択入力すること
により２進ｎビツト信号及び２進2nビツト信号
のいずれかを得るようにしたものである。
以下、図面によつて本発明の一実施例を説明す
る。
る。
図面はデータ長切換回路を示し、図中、１は第
１のデータ選択回路、２は第２のデータ選択回路
で、他のデータ処理装置等から伝送されて来る２
進４ビツトの偶数ビツトデータED及び２進４ビ
ツトの奇数ビツトデータODは第１のデータ選択
回路１の入力端子IN１およびIN２にそれぞれ入
力され、この第１のデータ選択回路１は制御装置
等からの第１の選択信号Ｓ１によつて前記入力デ
ータED又はODのいずれかを選択出力するように
なつている。また前記の奇数ビツトデータODは
第２のデータ選択回路２の入力端子IN１にも入
力され、第２のデータ選択回路２の入力端子IN
２には４ビツト全部が零となつている零データ
ZDが入力されており、この第２のデータ選択回
路２は制御装置等からの第２の選択信号によつて
前記入力データOD又はZDのいずれかを選択出力
するようになつている。
１のデータ選択回路、２は第２のデータ選択回路
で、他のデータ処理装置等から伝送されて来る２
進４ビツトの偶数ビツトデータED及び２進４ビ
ツトの奇数ビツトデータODは第１のデータ選択
回路１の入力端子IN１およびIN２にそれぞれ入
力され、この第１のデータ選択回路１は制御装置
等からの第１の選択信号Ｓ１によつて前記入力デ
ータED又はODのいずれかを選択出力するように
なつている。また前記の奇数ビツトデータODは
第２のデータ選択回路２の入力端子IN１にも入
力され、第２のデータ選択回路２の入力端子IN
２には４ビツト全部が零となつている零データ
ZDが入力されており、この第２のデータ選択回
路２は制御装置等からの第２の選択信号によつて
前記入力データOD又はZDのいずれかを選択出力
するようになつている。
上記構成から成るデータ長切換回路は、例えば
IEC規格（IEC TC66（CO）22）又はIEEE
Std.488−1975規格のプログラマブル計測器用イ
ンターフエイスバスに入出力機器を接続するため
のコンバータを構成する接続ユニツト（図示せ
ず）内に設けられている。なお、ここで接続ユニ
ツトは上記規格のプログラマブル計測器用インタ
ーフエイスバスに接続可能なコンバータ本体に接
続するための接栓を有し、入出力機器が接続され
ている。
IEC規格（IEC TC66（CO）22）又はIEEE
Std.488−1975規格のプログラマブル計測器用イ
ンターフエイスバスに入出力機器を接続するため
のコンバータを構成する接続ユニツト（図示せ
ず）内に設けられている。なお、ここで接続ユニ
ツトは上記規格のプログラマブル計測器用インタ
ーフエイスバスに接続可能なコンバータ本体に接
続するための接栓を有し、入出力機器が接続され
ている。
ここで、データ選択回路１及び２はそれぞれ選
択信号Ｓ１及びＳ２が「１」の時に入力端子IN
２側の入力データをそれぞれ出力し、選択信号Ｓ
１及びＳ２が「０」の時に入力端子IN１側の入
力データをそれぞれ出力するようになつている。
従つて、選択信号Ｓ１及びＳ２を共に「０」とす
れば、第１のデータ選択回路１からは偶数ビツト
データEDが出力Ｐとして出力され第２のデータ
選択回路２からは奇数ビツトデータODが出力Ｑ
として出力される。したがつて、並列に出力され
る出力Ｐ，Ｑは、「ED，OD」で表わされる８ビ
ツト並列の２進信号となる。
択信号Ｓ１及びＳ２が「１」の時に入力端子IN
２側の入力データをそれぞれ出力し、選択信号Ｓ
１及びＳ２が「０」の時に入力端子IN１側の入
力データをそれぞれ出力するようになつている。
従つて、選択信号Ｓ１及びＳ２を共に「０」とす
れば、第１のデータ選択回路１からは偶数ビツト
データEDが出力Ｐとして出力され第２のデータ
選択回路２からは奇数ビツトデータODが出力Ｑ
として出力される。したがつて、並列に出力され
る出力Ｐ，Ｑは、「ED，OD」で表わされる８ビ
ツト並列の２進信号となる。
一方、第２の選択信号が「１」にされると第２
のデータ選択回路２は零データZDを出力Ｑとし
て出力するのでその出力Ｑは４ビツト共に全て
「０」（零）となつている。また、この時、第１の
選択信号Ｓ１を「０」及び「１」に交互に切換え
れば、つまりパルス列の選択信号を印加すれば第
１のデータ選択回路１の出力Ｐからは偶数ビツト
データED及び奇数ビツトデータODが交互に出力
され、結局出力Ｐ，Ｑからは、「ED，ZD」また
は「OD，ZD」で表わされる２進信号が得られる
が、この場合、出力Ｑの零データZDは常に
「０」となつており、データとしての伝送はされ
ず、出力Ｐからの「ED」また「OD」で表わされ
る４ビツトの４ビツト毎の２進信号（BCD信
号）が交互に出力されることになる。
のデータ選択回路２は零データZDを出力Ｑとし
て出力するのでその出力Ｑは４ビツト共に全て
「０」（零）となつている。また、この時、第１の
選択信号Ｓ１を「０」及び「１」に交互に切換え
れば、つまりパルス列の選択信号を印加すれば第
１のデータ選択回路１の出力Ｐからは偶数ビツト
データED及び奇数ビツトデータODが交互に出力
され、結局出力Ｐ，Ｑからは、「ED，ZD」また
は「OD，ZD」で表わされる２進信号が得られる
が、この場合、出力Ｑの零データZDは常に
「０」となつており、データとしての伝送はされ
ず、出力Ｐからの「ED」また「OD」で表わされ
る４ビツトの４ビツト毎の２進信号（BCD信
号）が交互に出力されることになる。
このように選択信号Ｓ１，Ｓ２を「０」、「１」
の関係で適宜に入力させることにより、８ビツト
の２進信号及び４ビツトの２進信号（BCD信
号）を切換えて出力させることができる。
の関係で適宜に入力させることにより、８ビツト
の２進信号及び４ビツトの２進信号（BCD信
号）を切換えて出力させることができる。
従つて、前記接続ユニツトに接続された入出力
機器のデータ長に合わせて接続ユニツト内のデー
タ長切換回路により切換えてデータ伝送をするこ
とができ、異なるデータ長の機器にコンバータが
汎用できるようになる。
機器のデータ長に合わせて接続ユニツト内のデー
タ長切換回路により切換えてデータ伝送をするこ
とができ、異なるデータ長の機器にコンバータが
汎用できるようになる。
なお上記の実施例では４ビツトの偶数データ、
奇数データ、零データをデータ選択回路１，２に
入力する場合について述べたが、８、16、32のビ
ツト数についても適用できることは勿論である。
奇数データ、零データをデータ選択回路１，２に
入力する場合について述べたが、８、16、32のビ
ツト数についても適用できることは勿論である。
以上説明したように本発明によればデータ長を
適宜切換えることが可能となる。
適宜切換えることが可能となる。
添付図面は本発明の一実施例を示す回路構成図
である。 １……第１のデータ選択回路、２……第２のデ
ータ選択回路、ED……偶数ビツトデータ、OD…
…奇数ビツトデータ、Ｓ１……第１の選択信号、
Ｓ２……第２の選択信号。
である。 １……第１のデータ選択回路、２……第２のデ
ータ選択回路、ED……偶数ビツトデータ、OD…
…奇数ビツトデータ、Ｓ１……第１の選択信号、
Ｓ２……第２の選択信号。
Claims (1)
- 【特許請求の範囲】 １ ２進2nビツト（ｎは４、８、16、32のいず
れかである）で構成されるデータの偶数ビツトデ
ータと奇数ビツトデータとのいずれか一方を第１
の選択信号の切換えによつて選択出力し、該第１
の選択信号の連続切換えによつて交互に選択され
る前記偶数ビツトデータおよび奇数ビツトデータ
をそれぞれ２進ｎビツトのデータとして出力する
第１のデータ選択回路と、 前記奇数ビツトデータと零データとのいずれか
一方を第２の選択信号の切換えによつて選択出力
し、前記第１のデータ選択回路が前記第１の選択
信号の連続切換えによつて前記偶数ビツトデータ
および奇数ビツトデータをそれぞれ２進ｎビツト
のデータとして交互に出力しているとき、第２の
選択信号によつて前記零データを選択出力し、前
記第１の選択信号によつて、前記第１のデータ選
択回路から前記偶数ビツトデータが定常的に選択
出力されているとき、前記奇数ビツトデータを前
記第２の選択信号によつて選択し、該選択した奇
数ビツトデータを前記第１のデータ選択回路から
の偶数ビツトデータとともに平列出力して２進
2nビツトのデータを構成させる第２のデータ選
択回路とからなるデータ長切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6978579A JPS55162145A (en) | 1979-06-04 | 1979-06-04 | Data-length change-over circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6978579A JPS55162145A (en) | 1979-06-04 | 1979-06-04 | Data-length change-over circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55162145A JPS55162145A (en) | 1980-12-17 |
| JPS627574B2 true JPS627574B2 (ja) | 1987-02-18 |
Family
ID=13412752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6978579A Granted JPS55162145A (en) | 1979-06-04 | 1979-06-04 | Data-length change-over circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55162145A (ja) |
-
1979
- 1979-06-04 JP JP6978579A patent/JPS55162145A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55162145A (en) | 1980-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS627574B2 (ja) | ||
| JPH01302946A (ja) | コード・バイオレーション検出回路 | |
| GB2279853A (en) | Data communication system with reduced risk of transmission errors | |
| JPS63164555A (ja) | 伝送ラインモニタ装置 | |
| JP2553492B2 (ja) | 信号多重送信装置 | |
| JPH0544858B2 (ja) | ||
| JP2513179B2 (ja) | カウンタ付直列−並列変換回路 | |
| JPS6362893U (ja) | ||
| JPS59212962A (ja) | 多要素処理装置 | |
| KR100200489B1 (ko) | 데이타 인터페이스 장치 | |
| KR100210823B1 (ko) | 차재용 통신방법 | |
| JPS6237403Y2 (ja) | ||
| KR960007104Y1 (ko) | 디지탈/아날로그 변환기 | |
| JPS6228901B2 (ja) | ||
| JPS6121613A (ja) | 信号遅延ユニツト | |
| JPH0448019B2 (ja) | ||
| JPH0581096B2 (ja) | ||
| JP2873711B2 (ja) | データ転送方式 | |
| JPS58119026A (ja) | プログラマブル・コントロ−ラの入出力デ−タ伝送方式 | |
| JPH02234528A (ja) | 多重化装置 | |
| JPH0836406A (ja) | プログラマブルコントローラ | |
| JPH1090308A (ja) | 電気測定器の信号入力装置 | |
| JPH05216560A (ja) | 半導体集積回路 | |
| JPS61150542A (ja) | Ｂｃｄとｇｐ−ｉｂの接続インタ−フエイス | |
| JPS58171089A (ja) | 液晶表示装置 |