JPS6271354A - デイジタル補間形psk変調方式 - Google Patents
デイジタル補間形psk変調方式Info
- Publication number
- JPS6271354A JPS6271354A JP20993085A JP20993085A JPS6271354A JP S6271354 A JPS6271354 A JP S6271354A JP 20993085 A JP20993085 A JP 20993085A JP 20993085 A JP20993085 A JP 20993085A JP S6271354 A JPS6271354 A JP S6271354A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- carrier frequency
- output
- pass filter
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ディジタル補間形PSK変調器に係り、特に
ハードウェア変更が非常に少なくして、多種のビットレ
ートに適用可能なPSK変調器に関する。
ハードウェア変更が非常に少なくして、多種のビットレ
ートに適用可能なPSK変調器に関する。
従来のこの種装置は、ROM内にデータ成分(または、
インパルス応答)とキャリア成分を乗算したデータを沓
き込み、入力データによシROMからデータを読み出し
て変調波を得ていた(特開昭53−24763)。しか
し、データレートとキャリア周波数の比が大きい場合、
ROM容量が美大となる。さらにキャリア周波数と同等
程度またはそれ以上のROM速度が要求されるなどの欠
点があり、キャリア周波数、データレートにROM能力
の制約が大きく関係していた。
インパルス応答)とキャリア成分を乗算したデータを沓
き込み、入力データによシROMからデータを読み出し
て変調波を得ていた(特開昭53−24763)。しか
し、データレートとキャリア周波数の比が大きい場合、
ROM容量が美大となる。さらにキャリア周波数と同等
程度またはそれ以上のROM速度が要求されるなどの欠
点があり、キャリア周波数、データレートにROM能力
の制約が大きく関係していた。
本発明の目的は、データレートと、キャリア周波数の比
が大きくなった場合や、キャリア周波数が高い場合にも
、PSK変調器をディジタル回路により構成することに
あり、さらにノ・−ドウエアの変更を最小限にとどめて
、異なるデータレートに対応できるPSK変調器を提供
することにある。
が大きくなった場合や、キャリア周波数が高い場合にも
、PSK変調器をディジタル回路により構成することに
あり、さらにノ・−ドウエアの変更を最小限にとどめて
、異なるデータレートに対応できるPSK変調器を提供
することにある。
本発明は、入力データの高域成分を除去するロールオフ
フィルタ等のディジタルローパスフィルタのサンプリン
グ出力の隣接する2信号間をキャリア周波数の周期の2
倍の間隔で補間することにより、ROMに書き込むべき
データを低減し、キャリア周波数とROMの速度との関
連をなくすることにより、上記目的を達成している。
フィルタ等のディジタルローパスフィルタのサンプリン
グ出力の隣接する2信号間をキャリア周波数の周期の2
倍の間隔で補間することにより、ROMに書き込むべき
データを低減し、キャリア周波数とROMの速度との関
連をなくすることにより、上記目的を達成している。
最初に、本発明によらないディジタルPSK変調器の一
例を、第1図、第2図により説明する。
例を、第1図、第2図により説明する。
第1図は、ディジタルPSK変調器の構成例である。ブ
ロック3,4及び5で、2進トランスパーサルローパス
フイルタを構成し、人力N RZ、信号の高域成分を除
去する。5に書き込まれるべきデータは、次の様にして
求められる。
ロック3,4及び5で、2進トランスパーサルローパス
フイルタを構成し、人力N RZ、信号の高域成分を除
去する。5に書き込まれるべきデータは、次の様にして
求められる。
入力データ系列を((L+、、d−L+1+・・・dL
−+、dL)とし、フィルタのインパルス応答をP(t
)とすれば、2進トランスバーサルローパスフイルタ出
力Z(t)は、 Z(t)=Σdi Pr (t−kTb )
・(t)で表わされる。
−+、dL)とし、フィルタのインパルス応答をP(t
)とすれば、2進トランスバーサルローパスフイルタ出
力Z(t)は、 Z(t)=Σdi Pr (t−kTb )
・(t)で表わされる。
但し、
P、(t)=ΣbaP、l(t−mΔ)+m+−N
b、=p(mΔ)
Tb (=1 / f b ) :ビット周期Δ=1/
fCL:サンプリング周期 NUN・ΔくItlなる時間tで、P(1)=0フィル
タ出力では、入力1ビツトに対し、5=Tb/Δ個の次
の値が得られる。
fCL:サンプリング周期 NUN・ΔくItlなる時間tで、P(1)=0フィル
タ出力では、入力1ビツトに対し、5=Tb/Δ個の次
の値が得られる。
上式から明らかなように、Z(iΔ)、1=o−s−1
は、(d−L、cL、◆1.・・・、dL−+ + d
L)及びi(二〇〜5−1)より一意的に定まり、(d
−L、d−t、φh・・・+ dL−1+ ctt、
l 1)をROMアドレスとして、それに対応するZ(
iΔ)を5に書き込めば良い。
は、(d−L、cL、◆1.・・・、dL−+ + d
L)及びi(二〇〜5−1)より一意的に定まり、(d
−L、d−t、φh・・・+ dL−1+ ctt、
l 1)をROMアドレスとして、それに対応するZ(
iΔ)を5に書き込めば良い。
シフトレジスタ3及びカウンタ4はそれぞれ、(d−h
、 dL−+ 、 −、dL−+ 、 dL)及びi
(=0.1.2. ・−、s)’tROM5のアドレス
バスに提供する動作をする。
、 dL−+ 、 −、dL−+ 、 dL)及びi
(=0.1.2. ・−、s)’tROM5のアドレス
バスに提供する動作をする。
入力データ及びカウント値に対応する出力例を第2図(
a)に示す。第1図ブロック6は、前記5の出力f(t
)を1サンプリングおきに正、負を反転させる操作を行
い、第2図(b)に示す信号g(t)k得る。
a)に示す。第1図ブロック6は、前記5の出力f(t
)を1サンプリングおきに正、負を反転させる操作を行
い、第2図(b)に示す信号g(t)k得る。
信号g(t)は、以下に述べる理由によシ、信号f (
t)を周波数fct、/2でPSK変調した信号である
。
t)を周波数fct、/2でPSK変調した信号である
。
第3図に、信号f(t)をキャリアsinω。tで変調
した様子を示す。今、ω、=2π(fax、/2)とし
、f(t)のサンプリング周期に、sinω、tの最大
値(+1)と最小値(−1)の点を一致させれば、si
nω。tを1/fct、の周期でサンプリングした関数
屓t)は、1/fct、間隔で交互に1と−1の値をと
る関数となり、g(t)= f (t) h(t)は、
f (t)のサンプリング値1FC1つおきに正、負を
反転させて得た波形と一致する。
した様子を示す。今、ω、=2π(fax、/2)とし
、f(t)のサンプリング周期に、sinω、tの最大
値(+1)と最小値(−1)の点を一致させれば、si
nω。tを1/fct、の周期でサンプリングした関数
屓t)は、1/fct、間隔で交互に1と−1の値をと
る関数となり、g(t)= f (t) h(t)は、
f (t)のサンプリング値1FC1つおきに正、負を
反転させて得た波形と一致する。
f (t)を第1図7,8によシD/A変換・低域ヂ波
金行えば、入力データを帯域制限したP8に変調波が得
られる。
金行えば、入力データを帯域制限したP8に変調波が得
られる。
上記した方式は、ビットレートfbとキャリア周波数f
cL/2の比が大きい場合、ROMに曹き込むデータが
美大になp、fct、/2を十分大きくできないという
欠点がある。例えば、fb=1.2kH2IL=3の場
合、f cr、/2=384 kH2のキャリアで変調
された信号を得るためには、80kByteのROM容
量が必要となる。変調器以後には通常アップコンバータ
が接続され、数十〜数百MH2程度のIP帯に変換され
るが、変調器出力のキャリア周波数が十分高くないと、
アップコンバータの段数が増加し、システムトータルと
してハードウェアの増加を招く。上記した理由から、変
調キャリアは数MH2以上の周波数が望ましい。また、
装置製造の観点から見ると、ビットレートが変化しても
キャリア周波数の変動がなければ、変調器以後の装置が
共通化でさ、コスト低減が図れる。上記した方式は、キ
ャリア周波数の2倍の値がビットレートの整数倍であシ
、装置製造の点からも望ましくない。
cL/2の比が大きい場合、ROMに曹き込むデータが
美大になp、fct、/2を十分大きくできないという
欠点がある。例えば、fb=1.2kH2IL=3の場
合、f cr、/2=384 kH2のキャリアで変調
された信号を得るためには、80kByteのROM容
量が必要となる。変調器以後には通常アップコンバータ
が接続され、数十〜数百MH2程度のIP帯に変換され
るが、変調器出力のキャリア周波数が十分高くないと、
アップコンバータの段数が増加し、システムトータルと
してハードウェアの増加を招く。上記した理由から、変
調キャリアは数MH2以上の周波数が望ましい。また、
装置製造の観点から見ると、ビットレートが変化しても
キャリア周波数の変動がなければ、変調器以後の装置が
共通化でさ、コスト低減が図れる。上記した方式は、キ
ャリア周波数の2倍の値がビットレートの整数倍であシ
、装置製造の点からも望ましくない。
本発明は、上記欠点を除く目的でなされた。以下本発明
の一実施例を第4図、第5図によシ説明する。第4図は
、本発明の一構成例であり、第5図は、各部の波形及び
動作概要を表わしている。
の一実施例を第4図、第5図によシ説明する。第4図は
、本発明の一構成例であり、第5図は、各部の波形及び
動作概要を表わしている。
第4図のブロック23.24.25は、従来例の2進ト
ランスバーサルローパスフイルタと同シ動作にする。こ
の出力波形の1列を第5図(3)に示す。今、フィルタ
出力に、最初にXA、次にX11なるデータが得られた
時、ラッチ26にX!11シツチ27にXAがラッチさ
れる。28はXAとXsの差量力(X m−XA)f!
c得る引算器である。R,0M29には、あらかじめ(
XmXム)の全ての値に対する増分値δが書き込まれて
いる。
ランスバーサルローパスフイルタと同シ動作にする。こ
の出力波形の1列を第5図(3)に示す。今、フィルタ
出力に、最初にXA、次にX11なるデータが得られた
時、ラッチ26にX!11シツチ27にXAがラッチさ
れる。28はXAとXsの差量力(X m−XA)f!
c得る引算器である。R,0M29には、あらかじめ(
XmXム)の全ての値に対する増分値δが書き込まれて
いる。
ここに、Tc=1/fcは、補間周期、〔X〕はX未満
の最大の整数を表わす。
の最大の整数を表わす。
29から得られたδにより、補間値x1¥′i、、Xk
=Xk−計δ J で求められる。式(4)の演算は、スイッチ30.加算
器31.ラッチ32によりなされる。x+ld、スイッ
チ30’eA側にたおして求められ、その値がラッチ3
2にストアされる。次に30をB側にだおして、32出
力x1とδが加えられx、が求まる。
=Xk−計δ J で求められる。式(4)の演算は、スイッチ30.加算
器31.ラッチ32によりなされる。x+ld、スイッ
チ30’eA側にたおして求められ、その値がラッチ3
2にストアされる。次に30をB側にだおして、32出
力x1とδが加えられx、が求まる。
以下同隊にして補間周期TcでXkまで求められる。
33は、32からの補間出力を1つおきに正、負反転す
る動作を行い、すでに述べた理由によりf c / 2
の周波数をキャリアとする変調出力が得られる。34.
35によりD/A変換・低域戸波してアナログ出力を3
6に得る。
る動作を行い、すでに述べた理由によりf c / 2
の周波数をキャリアとする変調出力が得られる。34.
35によりD/A変換・低域戸波してアナログ出力を3
6に得る。
本実施例によれば、ROM29は、ROM25と同様に
fCLで動作すればよく容量は、δの値の数で良い。例
えば25出力が8ビツトであれば傾きの種類(δの値の
数)は最大512であり、それゆえ29の容量は最大5
12Byteで良い。さらに、キャリア周波数rc/z
はデータレートfbに無関係に決定できる。
fCLで動作すればよく容量は、δの値の数で良い。例
えば25出力が8ビツトであれば傾きの種類(δの値の
数)は最大512であり、それゆえ29の容量は最大5
12Byteで良い。さらに、キャリア周波数rc/z
はデータレートfbに無関係に決定できる。
本実施例は、BPSK変調に関するものであるがI、Q
チャネル用それぞれにブロック20〜32を2系列もち
、t/4fc周期で交互に33の前でデマルチプレック
スすることによりQPSK変調となる。
チャネル用それぞれにブロック20〜32を2系列もち
、t/4fc周期で交互に33の前でデマルチプレック
スすることによりQPSK変調となる。
また、23をI、Qチャネル用に2重にし、25アドレ
ス入力をデマルチプレックスすることにより25出力で
I、Qチャネル出力を交互に得、補間をI、Qチャネル
用に2系列もちD/A変換器34の前でデマルチプレッ
クスすることによってもQPSK変調波が得られる。さ
らに、29を1.Qチャネルで時分割で使用して、ハー
ドウェアを低減させることもできる。8相P8にの場合
にも同様に拡張される。
ス入力をデマルチプレックスすることにより25出力で
I、Qチャネル出力を交互に得、補間をI、Qチャネル
用に2系列もちD/A変換器34の前でデマルチプレッ
クスすることによってもQPSK変調波が得られる。さ
らに、29を1.Qチャネルで時分割で使用して、ハー
ドウェアを低減させることもできる。8相P8にの場合
にも同様に拡張される。
本発明によれば、ROM29の速度は、サンプリング周
波数fCLにより定まり、キャリア周波数fc/2とは
無関係である。また、ROM29の容量は、1次近似の
場合、ROM25出力の量子化ノベルにより定まり、例
えば8ピツト量子化の場合、傾きの種類は最大でも51
2通りでおるため、それ程大きくならない。
波数fCLにより定まり、キャリア周波数fc/2とは
無関係である。また、ROM29の容量は、1次近似の
場合、ROM25出力の量子化ノベルにより定まり、例
えば8ピツト量子化の場合、傾きの種類は最大でも51
2通りでおるため、それ程大きくならない。
また、キャリア周波数をデータレートと独立に設定でき
るため、データレートに係わらず変調器以後(通常IF
段)を設計・製造できるため、生産コストの低減を図る
ことができる。
るため、データレートに係わらず変調器以後(通常IF
段)を設計・製造できるため、生産コストの低減を図る
ことができる。
第1図は、本発明によらないディジタルPSK変調器の
ブロック図、第2図は、第1図で得られる波形図、第3
図は、ディジタルPSK変調器の動作原理を衣わす波形
図、第4図は、本発明の実施例によるディジタルPSK
変調器のブロック図、第5図は、第4図で得られる波形
図である。 1・・・feb、2・・・NRZデータ、3・・・シフ
トレジスタ、4・・・カウンタ、5・・ROM、6・・
極性反転器、7・・・D/A変換器、8・・・低域戸波
器、9・・・変調出力、10・・・アドレス、11・・
・sinω、t、20・・・far、、 21−NR
Zデータ、22− fc 、 23−カウンタ、24・
・・シフトレジスタ、25・・・ROM。 26、27・・・ラッチ、28・・・引算器、29・・
・ROM。 30・・・スイッチ、31・・・加算器、32・・・ラ
ッチ、33・・・極性反転器、34・・・D/A変換器
、35・・・低域戸波器、36・・・変調出力。
ブロック図、第2図は、第1図で得られる波形図、第3
図は、ディジタルPSK変調器の動作原理を衣わす波形
図、第4図は、本発明の実施例によるディジタルPSK
変調器のブロック図、第5図は、第4図で得られる波形
図である。 1・・・feb、2・・・NRZデータ、3・・・シフ
トレジスタ、4・・・カウンタ、5・・ROM、6・・
極性反転器、7・・・D/A変換器、8・・・低域戸波
器、9・・・変調出力、10・・・アドレス、11・・
・sinω、t、20・・・far、、 21−NR
Zデータ、22− fc 、 23−カウンタ、24・
・・シフトレジスタ、25・・・ROM。 26、27・・・ラッチ、28・・・引算器、29・・
・ROM。 30・・・スイッチ、31・・・加算器、32・・・ラ
ッチ、33・・・極性反転器、34・・・D/A変換器
、35・・・低域戸波器、36・・・変調出力。
Claims (1)
- 入力データの高域成分を除去するディジタルローパスフ
ィルタと、該ローパスフィルタ出力の連続する2信号間
を周期Tで補間するディジタル補間回路と、該補間回路
出力信号を周期Tで交互に極性反転する極性反転回路と
、該極性回路出力をA/D交換及び低域濾波する回路と
を有して構成されたことを特徴とするディジタル補間形
PSK変調方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20993085A JPS6271354A (ja) | 1985-09-25 | 1985-09-25 | デイジタル補間形psk変調方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20993085A JPS6271354A (ja) | 1985-09-25 | 1985-09-25 | デイジタル補間形psk変調方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6271354A true JPS6271354A (ja) | 1987-04-02 |
Family
ID=16581009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20993085A Pending JPS6271354A (ja) | 1985-09-25 | 1985-09-25 | デイジタル補間形psk変調方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6271354A (ja) |
-
1985
- 1985-09-25 JP JP20993085A patent/JPS6271354A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0169612B1 (en) | Arrangement for generating an angle-modulated carrier signal of a constant amplitude in response to data signals | |
JP2928522B2 (ja) | 変調信号の供給装置及び予備変調フィルタ及び変調装置 | |
EP0461721B1 (en) | Transmitter comprising an electronic arrangement for generating a modulated carrier signal | |
US4109101A (en) | Correlative converter between a 2n -ary code sequence and a 2n+1 -phase carrier pulse sequence | |
US7046738B1 (en) | 8-PSK transmit filtering using reduced look up tables | |
JPS6271354A (ja) | デイジタル補間形psk変調方式 | |
GB2177565A (en) | Digital signal processing device working with continuous bit streams | |
JP3410785B2 (ja) | 信号発生装置 | |
EP0955752A2 (en) | Pi/4-DQPSK mapper and shaper using a look-up table | |
JP3001623B2 (ja) | Pwm型d/a変換器 | |
CA1037168A (en) | Device for converting an incoming analog signal into an outgoing pcm signal | |
JPH0376311A (ja) | パルス幅変調回路 | |
SU1388974A2 (ru) | Фазовый модул тор | |
JPH09149086A (ja) | デジタルfm系変調回路 | |
JP3109316B2 (ja) | 波形発生装置 | |
EP1556953A1 (en) | Data converter | |
JPS6032375B2 (ja) | 符号変換方式 | |
JPH06104943A (ja) | 四相位相変調装置 | |
JPS60501533A (ja) | 多機能デ−タ信号処理の方法と装置 | |
SU1361716A1 (ru) | Устройство цифроаналогового преобразовани | |
JP3394786B2 (ja) | 変調信号生成方法及び回路 | |
JP2692791B2 (ja) | Daコンバータ | |
SU985967A1 (ru) | Цифровой когерентный частотный демодул тор | |
JPH07135469A (ja) | D/a変換器 | |
JPH0669969A (ja) | 4相位相変調器 |