JPS6271354A - デイジタル補間形ｐｓｋ変調方式 - Google Patents
デイジタル補間形ｐｓｋ変調方式Info
- Publication number
- JPS6271354A JPS6271354A JP20993085A JP20993085A JPS6271354A JP S6271354 A JPS6271354 A JP S6271354A JP 20993085 A JP20993085 A JP 20993085A JP 20993085 A JP20993085 A JP 20993085A JP S6271354 A JPS6271354 A JP S6271354A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- carrier frequency
- output
- pass filter
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ディジタル補間形ＰＳＫ変調器に係り、特に
ハードウェア変更が非常に少なくして、多種のビットレ
ートに適用可能なＰＳＫ変調器に関する。
ハードウェア変更が非常に少なくして、多種のビットレ
ートに適用可能なＰＳＫ変調器に関する。
従来のこの種装置は、ＲＯＭ内にデータ成分（または、
インパルス応答）とキャリア成分を乗算したデータを沓
き込み、入力データによシＲＯＭからデータを読み出し
て変調波を得ていた（特開昭５３−２４７６３）。しか
し、データレートとキャリア周波数の比が大きい場合、
ＲＯＭ容量が美大となる。さらにキャリア周波数と同等
程度またはそれ以上のＲＯＭ速度が要求されるなどの欠
点があり、キャリア周波数、データレートにＲＯＭ能力
の制約が大きく関係していた。
インパルス応答）とキャリア成分を乗算したデータを沓
き込み、入力データによシＲＯＭからデータを読み出し
て変調波を得ていた（特開昭５３−２４７６３）。しか
し、データレートとキャリア周波数の比が大きい場合、
ＲＯＭ容量が美大となる。さらにキャリア周波数と同等
程度またはそれ以上のＲＯＭ速度が要求されるなどの欠
点があり、キャリア周波数、データレートにＲＯＭ能力
の制約が大きく関係していた。
本発明の目的は、データレートと、キャリア周波数の比
が大きくなった場合や、キャリア周波数が高い場合にも
、ＰＳＫ変調器をディジタル回路により構成することに
あり、さらにノ・−ドウエアの変更を最小限にとどめて
、異なるデータレートに対応できるＰＳＫ変調器を提供
することにある。
が大きくなった場合や、キャリア周波数が高い場合にも
、ＰＳＫ変調器をディジタル回路により構成することに
あり、さらにノ・−ドウエアの変更を最小限にとどめて
、異なるデータレートに対応できるＰＳＫ変調器を提供
することにある。
本発明は、入力データの高域成分を除去するロールオフ
フィルタ等のディジタルローパスフィルタのサンプリン
グ出力の隣接する２信号間をキャリア周波数の周期の２
倍の間隔で補間することにより、ＲＯＭに書き込むべき
データを低減し、キャリア周波数とＲＯＭの速度との関
連をなくすることにより、上記目的を達成している。
フィルタ等のディジタルローパスフィルタのサンプリン
グ出力の隣接する２信号間をキャリア周波数の周期の２
倍の間隔で補間することにより、ＲＯＭに書き込むべき
データを低減し、キャリア周波数とＲＯＭの速度との関
連をなくすることにより、上記目的を達成している。
最初に、本発明によらないディジタルＰＳＫ変調器の一
例を、第１図、第２図により説明する。
例を、第１図、第２図により説明する。
第１図は、ディジタルＰＳＫ変調器の構成例である。ブ
ロック３，４及び５で、２進トランスパーサルローパス
フイルタを構成し、人力Ｎ ＲＺ、信号の高域成分を除
去する。５に書き込まれるべきデータは、次の様にして
求められる。
ロック３，４及び５で、２進トランスパーサルローパス
フイルタを構成し、人力Ｎ ＲＺ、信号の高域成分を除
去する。５に書き込まれるべきデータは、次の様にして
求められる。
入力データ系列を（（Ｌ＋、、ｄ−Ｌ＋１＋・・・ｄＬ
−＋、ｄＬ）とし、フィルタのインパルス応答をＰ（ｔ
）とすれば、２進トランスバーサルローパスフイルタ出
力Ｚ（ｔ）は、 Ｚ（ｔ）＝Σｄｉ Ｐｒ （ｔ−ｋＴｂ ）
・（ｔ）で表わされる。
−＋、ｄＬ）とし、フィルタのインパルス応答をＰ（ｔ
）とすれば、２進トランスバーサルローパスフイルタ出
力Ｚ（ｔ）は、 Ｚ（ｔ）＝Σｄｉ Ｐｒ （ｔ−ｋＴｂ ）
・（ｔ）で表わされる。
但し、
Ｐ、（ｔ）＝ΣｂａＰ、ｌ（ｔ−ｍΔ）＋ｍ＋−Ｎ
ｂ、＝ｐ（ｍΔ）
Ｔｂ （＝１ ／ ｆ ｂ ） ：ビット周期Δ＝１／
ｆＣＬ：サンプリング周期 ＮＵＮ・ΔくＩｔｌなる時間ｔで、Ｐ（１）＝０フィル
タ出力では、入力１ビツトに対し、５＝Ｔｂ／Δ個の次
の値が得られる。
ｆＣＬ：サンプリング周期 ＮＵＮ・ΔくＩｔｌなる時間ｔで、Ｐ（１）＝０フィル
タ出力では、入力１ビツトに対し、５＝Ｔｂ／Δ個の次
の値が得られる。
上式から明らかなように、Ｚ（ｉΔ）、１＝ｏ−ｓ−１
は、（ｄ−Ｌ、ｃＬ、◆１．・・・、ｄＬ−＋ ＋ ｄ
Ｌ）及びｉ（二〇〜５−１）より一意的に定まり、（ｄ
−Ｌ、ｄ−ｔ、φｈ・・・＋ ｄＬ−１＋ ｃｔｔ、
ｌ １）をＲＯＭアドレスとして、それに対応するＺ（
ｉΔ）を５に書き込めば良い。
は、（ｄ−Ｌ、ｃＬ、◆１．・・・、ｄＬ−＋ ＋ ｄ
Ｌ）及びｉ（二〇〜５−１）より一意的に定まり、（ｄ
−Ｌ、ｄ−ｔ、φｈ・・・＋ ｄＬ−１＋ ｃｔｔ、
ｌ １）をＲＯＭアドレスとして、それに対応するＺ（
ｉΔ）を５に書き込めば良い。
シフトレジスタ３及びカウンタ４はそれぞれ、（ｄ−ｈ
、 ｄＬ−＋ 、 −、ｄＬ−＋ 、 ｄＬ）及びｉ
（＝０．１．２． ・−、ｓ）’ｔＲＯＭ５のアドレス
バスに提供する動作をする。
、 ｄＬ−＋ 、 −、ｄＬ−＋ 、 ｄＬ）及びｉ
（＝０．１．２． ・−、ｓ）’ｔＲＯＭ５のアドレス
バスに提供する動作をする。
入力データ及びカウント値に対応する出力例を第２図（
ａ）に示す。第１図ブロック６は、前記５の出力ｆ（ｔ
）を１サンプリングおきに正、負を反転させる操作を行
い、第２図（ｂ）に示す信号ｇ（ｔ）ｋ得る。
ａ）に示す。第１図ブロック６は、前記５の出力ｆ（ｔ
）を１サンプリングおきに正、負を反転させる操作を行
い、第２図（ｂ）に示す信号ｇ（ｔ）ｋ得る。
信号ｇ（ｔ）は、以下に述べる理由によシ、信号ｆ （
ｔ）を周波数ｆｃｔ、／２でＰＳＫ変調した信号である
。
ｔ）を周波数ｆｃｔ、／２でＰＳＫ変調した信号である
。
第３図に、信号ｆ（ｔ）をキャリアｓｉｎω。ｔで変調
した様子を示す。今、ω、＝２π（ｆａｘ、／２）とし
、ｆ（ｔ）のサンプリング周期に、ｓｉｎω、ｔの最大
値（＋１）と最小値（−１）の点を一致させれば、ｓｉ
ｎω。ｔを１／ｆｃｔ、の周期でサンプリングした関数
屓ｔ）は、１／ｆｃｔ、間隔で交互に１と−１の値をと
る関数となり、ｇ（ｔ）＝ ｆ （ｔ） ｈ（ｔ）は、
ｆ （ｔ）のサンプリング値１ＦＣ１つおきに正、負を
反転させて得た波形と一致する。
した様子を示す。今、ω、＝２π（ｆａｘ、／２）とし
、ｆ（ｔ）のサンプリング周期に、ｓｉｎω、ｔの最大
値（＋１）と最小値（−１）の点を一致させれば、ｓｉ
ｎω。ｔを１／ｆｃｔ、の周期でサンプリングした関数
屓ｔ）は、１／ｆｃｔ、間隔で交互に１と−１の値をと
る関数となり、ｇ（ｔ）＝ ｆ （ｔ） ｈ（ｔ）は、
ｆ （ｔ）のサンプリング値１ＦＣ１つおきに正、負を
反転させて得た波形と一致する。
ｆ （ｔ）を第１図７，８によシＤ／Ａ変換・低域ヂ波
金行えば、入力データを帯域制限したＰ８に変調波が得
られる。
金行えば、入力データを帯域制限したＰ８に変調波が得
られる。
上記した方式は、ビットレートｆｂとキャリア周波数ｆ
ｃＬ／２の比が大きい場合、ＲＯＭに曹き込むデータが
美大になｐ、ｆｃｔ、／２を十分大きくできないという
欠点がある。例えば、ｆｂ＝１．２ｋＨ２ＩＬ＝３の場
合、ｆ ｃｒ、／２＝３８４ ｋＨ２のキャリアで変調
された信号を得るためには、８０ｋＢｙｔｅのＲＯＭ容
量が必要となる。変調器以後には通常アップコンバータ
が接続され、数十〜数百ＭＨ２程度のＩＰ帯に変換され
るが、変調器出力のキャリア周波数が十分高くないと、
アップコンバータの段数が増加し、システムトータルと
してハードウェアの増加を招く。上記した理由から、変
調キャリアは数ＭＨ２以上の周波数が望ましい。また、
装置製造の観点から見ると、ビットレートが変化しても
キャリア周波数の変動がなければ、変調器以後の装置が
共通化でさ、コスト低減が図れる。上記した方式は、キ
ャリア周波数の２倍の値がビットレートの整数倍であシ
、装置製造の点からも望ましくない。
ｃＬ／２の比が大きい場合、ＲＯＭに曹き込むデータが
美大になｐ、ｆｃｔ、／２を十分大きくできないという
欠点がある。例えば、ｆｂ＝１．２ｋＨ２ＩＬ＝３の場
合、ｆ ｃｒ、／２＝３８４ ｋＨ２のキャリアで変調
された信号を得るためには、８０ｋＢｙｔｅのＲＯＭ容
量が必要となる。変調器以後には通常アップコンバータ
が接続され、数十〜数百ＭＨ２程度のＩＰ帯に変換され
るが、変調器出力のキャリア周波数が十分高くないと、
アップコンバータの段数が増加し、システムトータルと
してハードウェアの増加を招く。上記した理由から、変
調キャリアは数ＭＨ２以上の周波数が望ましい。また、
装置製造の観点から見ると、ビットレートが変化しても
キャリア周波数の変動がなければ、変調器以後の装置が
共通化でさ、コスト低減が図れる。上記した方式は、キ
ャリア周波数の２倍の値がビットレートの整数倍であシ
、装置製造の点からも望ましくない。
本発明は、上記欠点を除く目的でなされた。以下本発明
の一実施例を第４図、第５図によシ説明する。第４図は
、本発明の一構成例であり、第５図は、各部の波形及び
動作概要を表わしている。
の一実施例を第４図、第５図によシ説明する。第４図は
、本発明の一構成例であり、第５図は、各部の波形及び
動作概要を表わしている。
第４図のブロック２３．２４．２５は、従来例の２進ト
ランスバーサルローパスフイルタと同シ動作にする。こ
の出力波形の１列を第５図（３）に示す。今、フィルタ
出力に、最初にＸＡ、次にＸ１１なるデータが得られた
時、ラッチ２６にＸ！１１シツチ２７にＸＡがラッチさ
れる。２８はＸＡとＸｓの差量力（Ｘ ｍ−ＸＡ）ｆ！
ｃ得る引算器である。Ｒ，０Ｍ２９には、あらかじめ（
ＸｍＸム）の全ての値に対する増分値δが書き込まれて
いる。
ランスバーサルローパスフイルタと同シ動作にする。こ
の出力波形の１列を第５図（３）に示す。今、フィルタ
出力に、最初にＸＡ、次にＸ１１なるデータが得られた
時、ラッチ２６にＸ！１１シツチ２７にＸＡがラッチさ
れる。２８はＸＡとＸｓの差量力（Ｘ ｍ−ＸＡ）ｆ！
ｃ得る引算器である。Ｒ，０Ｍ２９には、あらかじめ（
ＸｍＸム）の全ての値に対する増分値δが書き込まれて
いる。
ここに、Ｔｃ＝１／ｆｃは、補間周期、〔Ｘ〕はＸ未満
の最大の整数を表わす。
の最大の整数を表わす。
２９から得られたδにより、補間値ｘ１￥′ｉ、、Ｘｋ
＝Ｘｋ−計δ Ｊ で求められる。式（４）の演算は、スイッチ３０．加算
器３１．ラッチ３２によりなされる。ｘ＋ｌｄ、スイッ
チ３０’ｅＡ側にたおして求められ、その値がラッチ３
２にストアされる。次に３０をＢ側にだおして、３２出
力ｘ１とδが加えられｘ、が求まる。
＝Ｘｋ−計δ Ｊ で求められる。式（４）の演算は、スイッチ３０．加算
器３１．ラッチ３２によりなされる。ｘ＋ｌｄ、スイッ
チ３０’ｅＡ側にたおして求められ、その値がラッチ３
２にストアされる。次に３０をＢ側にだおして、３２出
力ｘ１とδが加えられｘ、が求まる。
以下同隊にして補間周期ＴｃでＸｋまで求められる。
３３は、３２からの補間出力を１つおきに正、負反転す
る動作を行い、すでに述べた理由によりｆ ｃ ／ ２
の周波数をキャリアとする変調出力が得られる。３４．
３５によりＤ／Ａ変換・低域戸波してアナログ出力を３
６に得る。
る動作を行い、すでに述べた理由によりｆ ｃ ／ ２
の周波数をキャリアとする変調出力が得られる。３４．
３５によりＤ／Ａ変換・低域戸波してアナログ出力を３
６に得る。
本実施例によれば、ＲＯＭ２９は、ＲＯＭ２５と同様に
ｆＣＬで動作すればよく容量は、δの値の数で良い。例
えば２５出力が８ビツトであれば傾きの種類（δの値の
数）は最大５１２であり、それゆえ２９の容量は最大５
１２Ｂｙｔｅで良い。さらに、キャリア周波数ｒｃ／ｚ
はデータレートｆｂに無関係に決定できる。
ｆＣＬで動作すればよく容量は、δの値の数で良い。例
えば２５出力が８ビツトであれば傾きの種類（δの値の
数）は最大５１２であり、それゆえ２９の容量は最大５
１２Ｂｙｔｅで良い。さらに、キャリア周波数ｒｃ／ｚ
はデータレートｆｂに無関係に決定できる。
本実施例は、ＢＰＳＫ変調に関するものであるがＩ、Ｑ
チャネル用それぞれにブロック２０〜３２を２系列もち
、ｔ／４ｆｃ周期で交互に３３の前でデマルチプレック
スすることによりＱＰＳＫ変調となる。
チャネル用それぞれにブロック２０〜３２を２系列もち
、ｔ／４ｆｃ周期で交互に３３の前でデマルチプレック
スすることによりＱＰＳＫ変調となる。
また、２３をＩ、Ｑチャネル用に２重にし、２５アドレ
ス入力をデマルチプレックスすることにより２５出力で
Ｉ、Ｑチャネル出力を交互に得、補間をＩ、Ｑチャネル
用に２系列もちＤ／Ａ変換器３４の前でデマルチプレッ
クスすることによってもＱＰＳＫ変調波が得られる。さ
らに、２９を１．Ｑチャネルで時分割で使用して、ハー
ドウェアを低減させることもできる。８相Ｐ８にの場合
にも同様に拡張される。
ス入力をデマルチプレックスすることにより２５出力で
Ｉ、Ｑチャネル出力を交互に得、補間をＩ、Ｑチャネル
用に２系列もちＤ／Ａ変換器３４の前でデマルチプレッ
クスすることによってもＱＰＳＫ変調波が得られる。さ
らに、２９を１．Ｑチャネルで時分割で使用して、ハー
ドウェアを低減させることもできる。８相Ｐ８にの場合
にも同様に拡張される。
本発明によれば、ＲＯＭ２９の速度は、サンプリング周
波数ｆＣＬにより定まり、キャリア周波数ｆｃ／２とは
無関係である。また、ＲＯＭ２９の容量は、１次近似の
場合、ＲＯＭ２５出力の量子化ノベルにより定まり、例
えば８ピツト量子化の場合、傾きの種類は最大でも５１
２通りでおるため、それ程大きくならない。
波数ｆＣＬにより定まり、キャリア周波数ｆｃ／２とは
無関係である。また、ＲＯＭ２９の容量は、１次近似の
場合、ＲＯＭ２５出力の量子化ノベルにより定まり、例
えば８ピツト量子化の場合、傾きの種類は最大でも５１
２通りでおるため、それ程大きくならない。
また、キャリア周波数をデータレートと独立に設定でき
るため、データレートに係わらず変調器以後（通常ＩＦ
段）を設計・製造できるため、生産コストの低減を図る
ことができる。
るため、データレートに係わらず変調器以後（通常ＩＦ
段）を設計・製造できるため、生産コストの低減を図る
ことができる。
第１図は、本発明によらないディジタルＰＳＫ変調器の
ブロック図、第２図は、第１図で得られる波形図、第３
図は、ディジタルＰＳＫ変調器の動作原理を衣わす波形
図、第４図は、本発明の実施例によるディジタルＰＳＫ
変調器のブロック図、第５図は、第４図で得られる波形
図である。 １・・・ｆｅｂ、２・・・ＮＲＺデータ、３・・・シフ
トレジスタ、４・・・カウンタ、５・・ＲＯＭ、６・・
極性反転器、７・・・Ｄ／Ａ変換器、８・・・低域戸波
器、９・・・変調出力、１０・・・アドレス、１１・・
・ｓｉｎω、ｔ、２０・・・ｆａｒ、、 ２１−ＮＲ
Ｚデータ、２２− ｆｃ 、 ２３−カウンタ、２４・
・・シフトレジスタ、２５・・・ＲＯＭ。 ２６、２７・・・ラッチ、２８・・・引算器、２９・・
・ＲＯＭ。 ３０・・・スイッチ、３１・・・加算器、３２・・・ラ
ッチ、３３・・・極性反転器、３４・・・Ｄ／Ａ変換器
、３５・・・低域戸波器、３６・・・変調出力。
ブロック図、第２図は、第１図で得られる波形図、第３
図は、ディジタルＰＳＫ変調器の動作原理を衣わす波形
図、第４図は、本発明の実施例によるディジタルＰＳＫ
変調器のブロック図、第５図は、第４図で得られる波形
図である。 １・・・ｆｅｂ、２・・・ＮＲＺデータ、３・・・シフ
トレジスタ、４・・・カウンタ、５・・ＲＯＭ、６・・
極性反転器、７・・・Ｄ／Ａ変換器、８・・・低域戸波
器、９・・・変調出力、１０・・・アドレス、１１・・
・ｓｉｎω、ｔ、２０・・・ｆａｒ、、 ２１−ＮＲ
Ｚデータ、２２− ｆｃ 、 ２３−カウンタ、２４・
・・シフトレジスタ、２５・・・ＲＯＭ。 ２６、２７・・・ラッチ、２８・・・引算器、２９・・
・ＲＯＭ。 ３０・・・スイッチ、３１・・・加算器、３２・・・ラ
ッチ、３３・・・極性反転器、３４・・・Ｄ／Ａ変換器
、３５・・・低域戸波器、３６・・・変調出力。
Claims (1)
- 入力データの高域成分を除去するディジタルローパスフ
ィルタと、該ローパスフィルタ出力の連続する２信号間
を周期Ｔで補間するディジタル補間回路と、該補間回路
出力信号を周期Ｔで交互に極性反転する極性反転回路と
、該極性回路出力をＡ／Ｄ交換及び低域濾波する回路と
を有して構成されたことを特徴とするディジタル補間形
ＰＳＫ変調方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20993085A JPS6271354A (ja) | 1985-09-25 | 1985-09-25 | デイジタル補間形ｐｓｋ変調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20993085A JPS6271354A (ja) | 1985-09-25 | 1985-09-25 | デイジタル補間形ｐｓｋ変調方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6271354A true JPS6271354A (ja) | 1987-04-02 |
Family
ID=16581009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20993085A Pending JPS6271354A (ja) | 1985-09-25 | 1985-09-25 | デイジタル補間形ｐｓｋ変調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6271354A (ja) |
-
1985
- 1985-09-25 JP JP20993085A patent/JPS6271354A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0169612B1 (en) | Arrangement for generating an angle-modulated carrier signal of a constant amplitude in response to data signals | |
| JP2928522B2 (ja) | 変調信号の供給装置及び予備変調フィルタ及び変調装置 | |
| EP0461721B1 (en) | Transmitter comprising an electronic arrangement for generating a modulated carrier signal | |
| US4109101A (en) | Correlative converter between a 2n -ary code sequence and a 2n+1 -phase carrier pulse sequence | |
| US7046738B1 (en) | 8-PSK transmit filtering using reduced look up tables | |
| JPS6271354A (ja) | デイジタル補間形ｐｓｋ変調方式 | |
| GB2177565A (en) | Digital signal processing device working with continuous bit streams | |
| JP3410785B2 (ja) | 信号発生装置 | |
| EP0955752A2 (en) | Pi/4-DQPSK mapper and shaper using a look-up table | |
| JP3001623B2 (ja) | Ｐｗｍ型ｄ／ａ変換器 | |
| CA1037168A (en) | Device for converting an incoming analog signal into an outgoing pcm signal | |
| JPH0376311A (ja) | パルス幅変調回路 | |
| SU1388974A2 (ru) | Фазовый модул тор | |
| JPH09149086A (ja) | デジタルｆｍ系変調回路 | |
| JP3109316B2 (ja) | 波形発生装置 | |
| EP1556953A1 (en) | Data converter | |
| JPS6032375B2 (ja) | 符号変換方式 | |
| JPH06104943A (ja) | 四相位相変調装置 | |
| JPS60501533A (ja) | 多機能デ−タ信号処理の方法と装置 | |
| SU1361716A1 (ru) | Устройство цифроаналогового преобразовани | |
| JP3394786B2 (ja) | 変調信号生成方法及び回路 | |
| JP2692791B2 (ja) | Ｄａコンバータ | |
| SU985967A1 (ru) | Цифровой когерентный частотный демодул тор | |
| JPH07135469A (ja) | Ｄ／ａ変換器 | |
| JPH0669969A (ja) | ４相位相変調器 |