JPS6265139A - マルチプロセツサシステムの故障回復方式 - Google Patents
マルチプロセツサシステムの故障回復方式Info
- Publication number
- JPS6265139A JPS6265139A JP60205701A JP20570185A JPS6265139A JP S6265139 A JPS6265139 A JP S6265139A JP 60205701 A JP60205701 A JP 60205701A JP 20570185 A JP20570185 A JP 20570185A JP S6265139 A JPS6265139 A JP S6265139A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- trouble
- processors
- shared area
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマルチプロセッサシステムの故障回復方式に関
する。
する。
（従来の技術）
マルチプロセッサシステムにおいては、１台のプロセッ
サが故障してもそのプロセッサで走行していたプログラ
ム以外のプログラムは、他の正常なプロセッサで実行で
きるため、システムの継続運転は通常可能である。しか
し、複数プロセッサによって共用される共有エリアを更
新中のプロセッサが故障した場合には、共有エリアを復
元するだめの手段が無く、また、共有エリアはシステム
に１つだけ存在しシステム全体を制御するための情報が
格納されているため、これに矛盾が生じるとシステムの
運転が出来なくなるので、従来はシステムダウン圧せざ
るを得なかった。
サが故障してもそのプロセッサで走行していたプログラ
ム以外のプログラムは、他の正常なプロセッサで実行で
きるため、システムの継続運転は通常可能である。しか
し、複数プロセッサによって共用される共有エリアを更
新中のプロセッサが故障した場合には、共有エリアを復
元するだめの手段が無く、また、共有エリアはシステム
に１つだけ存在しシステム全体を制御するための情報が
格納されているため、これに矛盾が生じるとシステムの
運転が出来なくなるので、従来はシステムダウン圧せざ
るを得なかった。
そしてシステムダウン状態から回復するには、システム
をリセットしてシステムの再立上げを行なう必要があり
、また、プロセッサの故障解析を行なうに当って共有エ
リアの更新履歴が不明であるため、故障復旧作業が困難
になるという問題点がある。
をリセットしてシステムの再立上げを行なう必要があり
、また、プロセッサの故障解析を行なうに当って共有エ
リアの更新履歴が不明であるため、故障復旧作業が困難
になるという問題点がある。
（問題点を解決するための手段）
本発明の方式は、複数プロセラ？によって共用される共
有エリアを主記憶に備えたマルチプロセッサシステムの
故障回復方式において、プロセッサが共有エリアを更新
すると＠には主記憶の該当するアドレスとそのアドレス
の更新前の続出しデータとを記録するトレースメモリと
、プロセッサの動作状態を監視する監視装置とを設け、
監視装置はプロセッサの故障を検出するとトレースメモ
リを読出してマルチプロセッサシステムの故障回復のた
めに使用するようにしたことを特徴とする。
有エリアを主記憶に備えたマルチプロセッサシステムの
故障回復方式において、プロセッサが共有エリアを更新
すると＠には主記憶の該当するアドレスとそのアドレス
の更新前の続出しデータとを記録するトレースメモリと
、プロセッサの動作状態を監視する監視装置とを設け、
監視装置はプロセッサの故障を検出するとトレースメモ
リを読出してマルチプロセッサシステムの故障回復のた
めに使用するようにしたことを特徴とする。
（実施例）
次に本発明の実施例処ついて図面を参照して説明する。
本発明の一実施例のブロック図を示す第１図を参照する
と、本実施例は４つのプロセッサＰＲＯ。
と、本実施例は４つのプロセッサＰＲＯ。
ＰＲＩ、ＰＨ１およびＰＨ１と、これらのプロセッサに
よって共用される共有エリアを有する主記憶ＭＭＵと、
プロセッサＰＲＯ〜ＰＲ３の動作状態を監視バスＭＢＳ
を介して監視する機能を有するサービスプロセッサ８Ｖ
Ｐと、プロセッサＰＲＯ〜ＰＲ３のうちのいずれかのプ
ロセッサが共有エリアを更新するときには主記憶のアド
レスとそのアドレスの更新前の読出しデータとを記録す
るトレースメモリＴＲＡとがシステムバスＳＢＳを介し
て接続されたマルチプロセッサシステムである。
よって共用される共有エリアを有する主記憶ＭＭＵと、
プロセッサＰＲＯ〜ＰＲ３の動作状態を監視バスＭＢＳ
を介して監視する機能を有するサービスプロセッサ８Ｖ
Ｐと、プロセッサＰＲＯ〜ＰＲ３のうちのいずれかのプ
ロセッサが共有エリアを更新するときには主記憶のアド
レスとそのアドレスの更新前の読出しデータとを記録す
るトレースメモリＴＲＡとがシステムバスＳＢＳを介し
て接続されたマルチプロセッサシステムである。
共有エリアには、レディプロセス待行列、割込処理要求
待行列等のようＫ、本マルチプロセッサシステム全体を
制御するための情報が配置され、プロセッサＰＲＯ〜Ｐ
Ｒ３によって共通的に使用される。主記憶ＭＭＵには、
また、共有エリアにおけるアクセス単位に対応してロッ
クバイトが設けられている。
待行列等のようＫ、本マルチプロセッサシステム全体を
制御するための情報が配置され、プロセッサＰＲＯ〜Ｐ
Ｒ３によって共通的に使用される。主記憶ＭＭＵには、
また、共有エリアにおけるアクセス単位に対応してロッ
クバイトが設けられている。
プロセッサＰＲＯ〜ＰＲ３は、たとえば、演算プロセッ
サ、入出カプロセッサ、マスストレージプロセッサおよ
び通信プロセッサに対応付けられ、主記憶Ｍ Ｍ Ｕ
Ｋ格納されているソフトウェアプログラムに基づき共有
エリアを適時にアクセスしながら動作する。
サ、入出カプロセッサ、マスストレージプロセッサおよ
び通信プロセッサに対応付けられ、主記憶Ｍ Ｍ Ｕ
Ｋ格納されているソフトウェアプログラムに基づき共有
エリアを適時にアクセスしながら動作する。
第２図はトレースメモＩＪ Ｔ ＲＡの詳細をシステム
バス８ＢＳと共に示すブロック図である。第２図を参照
すると、トレースメモリＴＲＡは、デコーダＤＥＣと、
アドレスカウンタＡＤＣと、アドレス記鍮部人ＤＲと、
読出しデータ記録部ＲＤＲと、マルチプレクサＭＰＸと
から構成されている。
バス８ＢＳと共に示すブロック図である。第２図を参照
すると、トレースメモリＴＲＡは、デコーダＤＥＣと、
アドレスカウンタＡＤＣと、アドレス記鍮部人ＤＲと、
読出しデータ記録部ＲＤＲと、マルチプレクサＭＰＸと
から構成されている。
デコーダＤＥＣはシステムバス８ＢＳ上のコマンドを解
読し、この解読結果に基づいてアドレスカウンタＡＤＣ
へはクリア信号またはプラス１信号を、また、アドレス
記録部ＡＤＨおよび読出しデータ記録部ＲＤＲへは書込
パルスを出力してその時のシステムバス８ＢＳ上のアド
レスおよびデータをそれぞれに記録する。
読し、この解読結果に基づいてアドレスカウンタＡＤＣ
へはクリア信号またはプラス１信号を、また、アドレス
記録部ＡＤＨおよび読出しデータ記録部ＲＤＲへは書込
パルスを出力してその時のシステムバス８ＢＳ上のアド
レスおよびデータをそれぞれに記録する。
次に１本実施例における共有エリアを更新するときの動
作を流れ図で示した第４図を参照しながら本実施例の動
作を説明する。
作を流れ図で示した第４図を参照しながら本実施例の動
作を説明する。
プロセッサＰＲＯ〜ＰＲ３が共有エリアへの書込を行な
おうとするときには、そのプロセッサは、先ず、対応す
るロックバイトに対してテストアンドセットを実行する
（第４図ステップ■）。テストアンドセットは、周知の
ように、ロックバイトを読出し、続出内容がアー７０ツ
ク状態（ロック成功）を示すものであるかロック状態（
ロック不成功）を示すものであるを調べ、ロック成功の
場合にはロック状態を示す情報を同じロックバイトに書
込むことを命する命令である。
おうとするときには、そのプロセッサは、先ず、対応す
るロックバイトに対してテストアンドセットを実行する
（第４図ステップ■）。テストアンドセットは、周知の
ように、ロックバイトを読出し、続出内容がアー７０ツ
ク状態（ロック成功）を示すものであるかロック状態（
ロック不成功）を示すものであるを調べ、ロック成功の
場合にはロック状態を示す情報を同じロックバイトに書
込むことを命する命令である。
ロックに成功し友ということは、その共有エリアが他の
プロセッサによって使用されていなかったことを意味し
、テストアンドセットを実行したプロセッサに使用許可
が下されたことＫなる。当該プロセッサは、先ず、トレ
ースメモリＴＲＡに対してトレース開始指示を行ないく
ステップ■）、その後に読出後書込コマンドを実行する
ことによって共有エリアの更新を行なう（ステップＯ）
。
プロセッサによって使用されていなかったことを意味し
、テストアンドセットを実行したプロセッサに使用許可
が下されたことＫなる。当該プロセッサは、先ず、トレ
ースメモリＴＲＡに対してトレース開始指示を行ないく
ステップ■）、その後に読出後書込コマンドを実行する
ことによって共有エリアの更新を行なう（ステップＯ）
。
第３図は、上述の読出後書込コマンド実行時におけるプ
ロセッサと主記憶ＭＭＵとの間のインタフェース信号を
示すタイムチャートである。
ロセッサと主記憶ＭＭＵとの間のインタフェース信号を
示すタイムチャートである。
第３図を参照すると、プロセッサは、先ず、主記憶Ｍ
Ｍ Ｕ Ｋ対するアクセスを要求するためのリクエスト
を出力する。このとき、主記憶ＭＭＵが既に他のプロセ
ッサからアクセスされておらず、また、故障も発生して
いなければ、主記憶ＭＭＵはプロセッサにアクセプトを
返送する。プロセッサはこのアクセスに応答して、コマ
ンド（読出後書込コマンド）、アドレス、書込データお
よび書込ストローブを主記憶ＭＭＵに送出する。このア
ドレスはステップ■で行なったテストアンドセット対象
のロックバイ）Ｋ対応する共有エリアであることはもち
ろんのことである。主記憶ＭＭＵではシステムバス上の
書込データを書込ストローブによって書込レジスタ（図
示せず）にセット後、読出動作が行なわれる。
Ｍ Ｕ Ｋ対するアクセスを要求するためのリクエスト
を出力する。このとき、主記憶ＭＭＵが既に他のプロセ
ッサからアクセスされておらず、また、故障も発生して
いなければ、主記憶ＭＭＵはプロセッサにアクセプトを
返送する。プロセッサはこのアクセスに応答して、コマ
ンド（読出後書込コマンド）、アドレス、書込データお
よび書込ストローブを主記憶ＭＭＵに送出する。このア
ドレスはステップ■で行なったテストアンドセット対象
のロックバイ）Ｋ対応する共有エリアであることはもち
ろんのことである。主記憶ＭＭＵではシステムバス上の
書込データを書込ストローブによって書込レジスタ（図
示せず）にセット後、読出動作が行なわれる。
この読出動作によってシステムバス８ＢＳ上に読出デー
タが現われる時点に合わせて主起憶牒はプロセッサに読
出ストローブを送出ｔ／ ％ プロセッサはこれＫより
主記憶ＭＭＵからの続出データを認識する。主記憶ＭＭ
Ｕでは続出ストローブ送出後に１前述の書込レジスタに
セットされている書込データを同じアドレスに書込む動
作が行なわれる。このような共有エリアの更新動作は、
アクセプトのトレーディングエッヂでコマンドとアドレ
スとがクリアされることによって終了する。
タが現われる時点に合わせて主起憶牒はプロセッサに読
出ストローブを送出ｔ／ ％ プロセッサはこれＫより
主記憶ＭＭＵからの続出データを認識する。主記憶ＭＭ
Ｕでは続出ストローブ送出後に１前述の書込レジスタに
セットされている書込データを同じアドレスに書込む動
作が行なわれる。このような共有エリアの更新動作は、
アクセプトのトレーディングエッヂでコマンドとアドレ
スとがクリアされることによって終了する。
ステップＯの共有エリア更新は、更新アドレスととに読
出後書込コマンドにより行なわれていき、全更新が終了
するとプロセッサはロックバイ）Ｋアンロック状態を示
す情報を書込むことＫよりロックを解除して（ステップ
◎）終了する。
出後書込コマンドにより行なわれていき、全更新が終了
するとプロセッサはロックバイ）Ｋアンロック状態を示
す情報を書込むことＫよりロックを解除して（ステップ
◎）終了する。
一方、トレースメモリＴＲＡにおいては、ステップ■に
おけるトレース開始指示を受はデコーダＤＥＣがこれを
解読するとアドレスカウンタＡＤＣをＯＫクリアする（
ステップＯ）。そして、ステップ０においてプロセッサ
が読出後書込コマンドを出力するごとに、システムバス
上のコマンドを解読しているデコーダＤＥＣは書込パル
スをアドレス記録部入ＤＲと読出データ記録部ＲＤＲと
く出力し、システムバス８ＢＳ上のそのときのアドレス
とデータ（第３図におけるアドレスと読出データ）をそ
れぞれに記録しくステップ＠）、かつアドレスカウンタ
ＡＤＣのアドレスを歩進させる（ステップＯ）。かくし
て、トレースメモリＴＲＡ上には共有エリアが更新され
るごとにそのアドレスと共有エリアの更新前の読出デー
タとが時系的に順次記録されていくことになる。
おけるトレース開始指示を受はデコーダＤＥＣがこれを
解読するとアドレスカウンタＡＤＣをＯＫクリアする（
ステップＯ）。そして、ステップ０においてプロセッサ
が読出後書込コマンドを出力するごとに、システムバス
上のコマンドを解読しているデコーダＤＥＣは書込パル
スをアドレス記録部入ＤＲと読出データ記録部ＲＤＲと
く出力し、システムバス８ＢＳ上のそのときのアドレス
とデータ（第３図におけるアドレスと読出データ）をそ
れぞれに記録しくステップ＠）、かつアドレスカウンタ
ＡＤＣのアドレスを歩進させる（ステップＯ）。かくし
て、トレースメモリＴＲＡ上には共有エリアが更新され
るごとにそのアドレスと共有エリアの更新前の読出デー
タとが時系的に順次記録されていくことになる。
この間、サービスプロセッサＳｖＰは監視バスＭＢ８を
介してプロセッサＰＲＯ−ＰＲ３の動作状態を常に監視
している（ステップ０）。そして、もしプロセッサの故
障を検出するとロックバイトを読出してその読出内容に
よりそのプロセッサが共有エリアを更新中に故障したの
か否かを調べる（ステップ０）。この調査の結果により
、故障が共有エリアを更新中に発生したものであるとき
には、サービスプロセッサＳｖＰはトレースメモリＴＲ
Ａのアドレス記録部ＡＤＨおよび読出しデータ記録部Ｒ
ＤＲをマルチプレクサＭＰＸを介して読出しくステップ
０）、そのアドレスとデータとによって共有エリアを、
故障したプロセッサが更新する前の状態に戻す（ステッ
プＯ）。その後、故障したプロセッサに代ってロックを
解除［７（ステップ［相］）、故障プロセッサの事後処
理を行なう（ステップ■）。このようＫして、本マルチ
プロセッサシステムを、故障【７たプロセッサが共有エ
リアを更新する前の状態に回復することができる。
介してプロセッサＰＲＯ−ＰＲ３の動作状態を常に監視
している（ステップ０）。そして、もしプロセッサの故
障を検出するとロックバイトを読出してその読出内容に
よりそのプロセッサが共有エリアを更新中に故障したの
か否かを調べる（ステップ０）。この調査の結果により
、故障が共有エリアを更新中に発生したものであるとき
には、サービスプロセッサＳｖＰはトレースメモリＴＲ
Ａのアドレス記録部ＡＤＨおよび読出しデータ記録部Ｒ
ＤＲをマルチプレクサＭＰＸを介して読出しくステップ
０）、そのアドレスとデータとによって共有エリアを、
故障したプロセッサが更新する前の状態に戻す（ステッ
プＯ）。その後、故障したプロセッサに代ってロックを
解除［７（ステップ［相］）、故障プロセッサの事後処
理を行なう（ステップ■）。このようＫして、本マルチ
プロセッサシステムを、故障【７たプロセッサが共有エ
リアを更新する前の状態に回復することができる。
トレースメモリＴＲＡの記録情報は、共有エリアの読出
し履歴であるので、故障したプロセッサの故障解析や復
旧作業にとっても有効なデータである。したがって、サ
ービスプロセッサＳＶＰに、たとえば、プリンタを揺枕
してトレースメモリＴＲＡの記録情報を打出し、上記の
ような目的の資料とすることもできる。
し履歴であるので、故障したプロセッサの故障解析や復
旧作業にとっても有効なデータである。したがって、サ
ービスプロセッサＳＶＰに、たとえば、プリンタを揺枕
してトレースメモリＴＲＡの記録情報を打出し、上記の
ような目的の資料とすることもできる。
（発明の効果）
本発明によれば、以上説明したようＫ、プロセッサが共
有エリアを更新するときには更新前データをトレースメ
そすに順次記録しておくため、プロセッサが故障しても
トレースメモリを読出してその記録データによって共有
エリアを復元できるようＫなるので、従来のようにシス
テムダウンとする必要がなくなってシステムの可用性が
増し、また、トレースメモリの記録データを故障したプ
ロセッサの復旧のためにも使用することができるように
なり、マルチプロセッサシステムの故障回復を容易化す
ることが可能になる。
有エリアを更新するときには更新前データをトレースメ
そすに順次記録しておくため、プロセッサが故障しても
トレースメモリを読出してその記録データによって共有
エリアを復元できるようＫなるので、従来のようにシス
テムダウンとする必要がなくなってシステムの可用性が
増し、また、トレースメモリの記録データを故障したプ
ロセッサの復旧のためにも使用することができるように
なり、マルチプロセッサシステムの故障回復を容易化す
ることが可能になる。
第１図は本発明の一実施例、第２図は本実施例の詳細図
、第３図は本実施例のタイムチャートおよび第４図は本
実施例の流れ図をそれぞれ示す。 ＰＲＯ，ＰＲＩ、ＰＨ１，ＰＨ１・・・・・・プロセッ
サ、ＭＭＵ・・・・・・主記憶、ＴＲＡ・・・・・・ト
レースメモリ、ＳｖＰ・・・・・・サービスプロセソテ
、ＳＢＳ・・・・・・システムバス、ＭＢＳ・・・・・
・監視パス、ＤＥＣ・・・・・・デコーダ、ＡＤＣ・・
・・・・アドレスカウンタ、ＡＤＨ・・・・・・アドレ
ス記録部、ＲＤＲ・：・・・・読出しデータ記録部、Ｍ
ＰＸ・・・・・・マルチプレクサ。 代え人 弁ヨ± Ｐ３ 原 晋、′・スーぐ 第２ ＠ アクビット 牟 ３ ＠
、第３図は本実施例のタイムチャートおよび第４図は本
実施例の流れ図をそれぞれ示す。 ＰＲＯ，ＰＲＩ、ＰＨ１，ＰＨ１・・・・・・プロセッ
サ、ＭＭＵ・・・・・・主記憶、ＴＲＡ・・・・・・ト
レースメモリ、ＳｖＰ・・・・・・サービスプロセソテ
、ＳＢＳ・・・・・・システムバス、ＭＢＳ・・・・・
・監視パス、ＤＥＣ・・・・・・デコーダ、ＡＤＣ・・
・・・・アドレスカウンタ、ＡＤＨ・・・・・・アドレ
ス記録部、ＲＤＲ・：・・・・読出しデータ記録部、Ｍ
ＰＸ・・・・・・マルチプレクサ。 代え人 弁ヨ± Ｐ３ 原 晋、′・スーぐ 第２ ＠ アクビット 牟 ３ ＠
Claims (2)
- （１）複数プロセッサによって共用される共有エリアを
主記憶に備えたマルチプロセッサシステムの故障回復方
式において、 前記プロセッサが前記共有エリアを更新するときには前
記主記憶の当該アドレスと該アドレスの更新前の読出し
データとを記録するトレースメモリと、 前記プロセッサの動作状態を監視する監視装置 とを設け、前記監視装置は前記プロセッサの故障を検出
すると前記トレースメモリを読出して該マルチプロセッ
サシステムの故障回復のために使用するようにしたこと
を特徴とするマルチプロセッサシステムの故障回復方式
。 - （２）前記故障が前記プロセッサによる前記共有エリア
更新中に検出されたものであるときには前記トレースメ
モリに記録されている更新前の前記主記憶の読出しデー
タによって当該共有エリアを更新前の状態に戻すように
したことを特徴とする特許請求の範囲第（１）項記載の
マルチプロセッサシステムの故障回復方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60205701A JPS6265139A (ja) | 1985-09-17 | 1985-09-17 | マルチプロセツサシステムの故障回復方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60205701A JPS6265139A (ja) | 1985-09-17 | 1985-09-17 | マルチプロセツサシステムの故障回復方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6265139A true JPS6265139A (ja) | 1987-03-24 |
Family
ID=16511272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60205701A Pending JPS6265139A (ja) | 1985-09-17 | 1985-09-17 | マルチプロセツサシステムの故障回復方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6265139A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125635A (ja) * | 1987-11-10 | 1989-05-18 | Nec Corp | 信号トレース方式 |
-
1985
- 1985-09-17 JP JP60205701A patent/JPS6265139A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125635A (ja) * | 1987-11-10 | 1989-05-18 | Nec Corp | 信号トレース方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2703479B2 (ja) | タイム・ゼロ・バックアップ・セッションの安全保護機能を有するデータ処理方法及びシステム | |
| US5214652A (en) | Alternate processor continuation of task of failed processor | |
| US5768496A (en) | Method and apparatus for obtaining a durable fault log for a microprocessor | |
| JP3481737B2 (ja) | ダンプ採取装置およびダンプ採取方法 | |
| JPS6265139A (ja) | マルチプロセツサシステムの故障回復方式 | |
| JP3101825B2 (ja) | マルチタスク・システムの障害診断装置 | |
| JPS6326407B2 (ja) | ||
| JPH03105434A (ja) | エラーロギングシステム | |
| JPH07141120A (ja) | 情報記憶媒体障害処理方法 | |
| JP2679575B2 (ja) | 入出力チャネルの障害処理システム | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPH05274093A (ja) | ボリューム障害防止制御方式 | |
| JPH0635747A (ja) | デバッグ支援装置 | |
| JPS6130296B2 (ja) | ||
| JPH02143343A (ja) | 格納順ファイルのロバスト化処理方式 | |
| JP2825589B2 (ja) | バス制御方式 | |
| JP3214551B2 (ja) | 競合検出故障診断方式、競合検出故障診断方法、バスコンバータ、および記録媒体 | |
| JPH0375939A (ja) | 情報処理システム | |
| JPH07122857B2 (ja) | 情報処理装置 | |
| JPS6398764A (ja) | マルチ計算機システムにおけるフアイルリカバリ方式 | |
| JPH07230432A (ja) | 計算装置 | |
| JPS6130297B2 (ja) | ||
| JPS6218059B2 (ja) | ||
| JPH0434626A (ja) | エラーロギング方法 | |
| JPH0230060B2 (ja) |