JPS6263459A - 半導体素子用気密端子 - Google Patents
半導体素子用気密端子Info
- Publication number
- JPS6263459A JPS6263459A JP20412685A JP20412685A JPS6263459A JP S6263459 A JPS6263459 A JP S6263459A JP 20412685 A JP20412685 A JP 20412685A JP 20412685 A JP20412685 A JP 20412685A JP S6263459 A JPS6263459 A JP S6263459A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor element
- glass layer
- airtight terminal
- airtight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、半導体素子用気密端子の構造に関するもの
である。
である。
［従来の技術］
第３図は従来の気密端子を備えたスタッド型半導体素子
の外観図である。
の外観図である。
図において、１は、ねじ部２を有するベースであり、こ
のベース１内に図示を省略した半導体素子が収納され、
半導体素子の表面電極からそれぞれ内部リード、ゲート
リードが引出され、ベース１に気密的に被せられた気密
端子３の主端子４およびＩＩＪＩＩＩ端子５に圧着等に
より電気的に接続されている。
のベース１内に図示を省略した半導体素子が収納され、
半導体素子の表面電極からそれぞれ内部リード、ゲート
リードが引出され、ベース１に気密的に被せられた気密
端子３の主端子４およびＩＩＪＩＩＩ端子５に圧着等に
より電気的に接続されている。
第４図は上記半導体素子用気密端子、すなわち、主端子
および制御端子を備えた気密端子の縦断面図である。
および制御端子を備えた気密端子の縦断面図である。
図において、気密端子３は、主端子４がリング６を介し
、また、制御端子５が直接、それぞれガラス層７に立設
した構造となっている。
、また、制御端子５が直接、それぞれガラス層７に立設
した構造となっている。
そして、一般にそれぞれ異なる電極間の沿面距離を確保
するために、図示のａ、ｂ、ｃの寸法がほぼ等しくなる
ように製作されている。すなわち、ベース１上に載置さ
れる半導体素子の中心軸線と気密端子３の中心軸線とは
、図示のｅだけ偏心して製作されるのが一般的である。
するために、図示のａ、ｂ、ｃの寸法がほぼ等しくなる
ように製作されている。すなわち、ベース１上に載置さ
れる半導体素子の中心軸線と気密端子３の中心軸線とは
、図示のｅだけ偏心して製作されるのが一般的である。
［発明が解決しようとする問題点］
従来のスタッド型半導体素子における気密端子は、上記
のように構成されているので、次のような問題点がある
。
のように構成されているので、次のような問題点がある
。
（！） 主端子が偏心していると、この半導体素子を
放熱フィンにスタッドのねじ部を利用してねり止めした
場合、締付は完了時のねじ部の回転角度は定まっておら
ず、しかも、偏心のため誤差量が多く、たとえば、第３
図に示すように主端子４の上端にねじ８ａを有する取付
端子８は、平面内のどの位置になるか不明であり、その
ため他の部材への結線作業等に手間がかかる。
放熱フィンにスタッドのねじ部を利用してねり止めした
場合、締付は完了時のねじ部の回転角度は定まっておら
ず、しかも、偏心のため誤差量が多く、たとえば、第３
図に示すように主端子４の上端にねじ８ａを有する取付
端子８は、平面内のどの位置になるか不明であり、その
ため他の部材への結線作業等に手間がかかる。
（２） 半導体素子をベース１の中央に配置した場合
、主端子の内側に挿入される内部リードの中心軸線と、
半導体゛素子の中心軸線とが異なるため、内部リードの
中間部を屈曲させて取付ける必要がある等組立て作業が
煩雑化する。
、主端子の内側に挿入される内部リードの中心軸線と、
半導体゛素子の中心軸線とが異なるため、内部リードの
中間部を屈曲させて取付ける必要がある等組立て作業が
煩雑化する。
［発明の目的］
この発明は、上記のような問題点を解消するためになさ
れたもので、結線作業、組立て作業等に手間がかからず
、しかも、各電極間の高い絶縁性を維持し得る半導体素
子用気密端子を提供することを目的とするものである。
れたもので、結線作業、組立て作業等に手間がかからず
、しかも、各電極間の高い絶縁性を維持し得る半導体素
子用気密端子を提供することを目的とするものである。
［問題点を解決するための手段］
この発明に係る半導体素子用気密端子は、制御端子の近
傍のガラス層を、気密端子の上面と同一平面にあるガラ
ス層の高さよりも高く形成したものである。
傍のガラス層を、気密端子の上面と同一平面にあるガラ
ス層の高さよりも高く形成したものである。
この発明においては、制御端子の近傍のガラス層が他よ
りも高く形成されているために、その高さ分だけ沿面距
離が増大する。
りも高く形成されているために、その高さ分だけ沿面距
離が増大する。
［実施例］
第１図は、この発明によって製作された半導体素子用気
密端子の縦断面図である。
密端子の縦断面図である。
なお、従来構造を示す第４図と同一、または、相当部分
には、同一符号が付しである。
には、同一符号が付しである。
図において、７ａは制御端子５の周囲に設けた盛上りガ
ラス層である。
ラス層である。
この盛上りガラス層７ａの高さは、この実施例では１諒
以上としである。しかしながら、この高さは、気密端子
３の外径や内部に収められる半導体素子の耐電圧特性等
を考慮して決定されるものである。
以上としである。しかしながら、この高さは、気密端子
３の外径や内部に収められる半導体素子の耐電圧特性等
を考慮して決定されるものである。
上記の盛上りガラス層７ａは、たとえば、第２図のよう
にして形成される。
にして形成される。
すなわち、図示のように気密端子の外形形状に合わせて
形成したカーボン冶具９に気密端子３、リング６をあら
かじめ取付けた主端子４および制御端子５を立て、次い
で、ベレット状にしたガラス材料を気密端子３内に充填
し、ベルト炉等で所定温度に加熱しガラス材料を溶融さ
せる。
形成したカーボン冶具９に気密端子３、リング６をあら
かじめ取付けた主端子４および制御端子５を立て、次い
で、ベレット状にしたガラス材料を気密端子３内に充填
し、ベルト炉等で所定温度に加熱しガラス材料を溶融さ
せる。
その後、溶融したガラスを冷部して硬化させた後、カー
ボン治具９から取出せば、ガラス層７および盛上りガラ
ス層７ａが形成される。
ボン治具９から取出せば、ガラス層７および盛上りガラ
ス層７ａが形成される。
上記の場合、主端子４の位置は、半導体素子の中心軸線
と一致する位置とする。すなわち、従来のように沿面距
離をとるために気密端子３の中心位置から偏心させるこ
となく、気密端子３の中心位置に設ける。
と一致する位置とする。すなわち、従来のように沿面距
離をとるために気密端子３の中心位置から偏心させるこ
となく、気密端子３の中心位置に設ける。
［発明の効果〕
以上のように、この発明によれば、制御端子の近傍に盛
上りガラス層を設けたので、そのガラス層の高さ分だけ
沿面距離が増大し、絶縁耐圧が向上するので、主端子と
制御端子を従来より近接させることができ、そのため、
主端子の中心軸線とベース上面に載置される半導体素子
の中心軸線と一致させることができ、組立て作業が容易
になるとともに主端子の外部に設けられる取付は端子の
水平面内の位置も、従来に比較して偏心のない分だけ位
置ずれ量が少なくなり、結線作業が容易になる等の効果
を有する。
上りガラス層を設けたので、そのガラス層の高さ分だけ
沿面距離が増大し、絶縁耐圧が向上するので、主端子と
制御端子を従来より近接させることができ、そのため、
主端子の中心軸線とベース上面に載置される半導体素子
の中心軸線と一致させることができ、組立て作業が容易
になるとともに主端子の外部に設けられる取付は端子の
水平面内の位置も、従来に比較して偏心のない分だけ位
置ずれ量が少なくなり、結線作業が容易になる等の効果
を有する。
第１図は、この発明の一実施例による半導体素子用気密
端子の縦断面図、第２図は、上記の気密端子の製造方法
を示す説明図、第３図は、従来の気密端子を使用したス
タッド型半導体素子の外観図、第４図は、上記従来の気
密端子の縦断面図である。 図において、１はベース、３は気密端子、４は主端子、
５は制御端子、７はガラス層、７ａは盛上りガラス層で
ある。 出 願 人 日本インターナショナル整流器株式会社第１図 第２図
端子の縦断面図、第２図は、上記の気密端子の製造方法
を示す説明図、第３図は、従来の気密端子を使用したス
タッド型半導体素子の外観図、第４図は、上記従来の気
密端子の縦断面図である。 図において、１はベース、３は気密端子、４は主端子、
５は制御端子、７はガラス層、７ａは盛上りガラス層で
ある。 出 願 人 日本インターナショナル整流器株式会社第１図 第２図
Claims (1)
- ベース上に半導体素子を載置し、この半導体素子の表面
に設けた主電極および制御電極とそれぞれ接続される内
部リードおよびゲートリードを有し、これら内部リード
およびゲートリードが、前記半導体素子を含めて全体を
覆うように前記ベース上に被せられる気密端子にガラス
材料を溶融硬化させることによって立設された主端子お
よび制御端子を介して外部に引出される構造の半導体素
子用気密端子において、前記気密端子上面と同一平面に
ある前記ガラス材料を溶融硬化させて形成されたガラス
層の表面よりも前記制御端子近傍のガラス層の表面を高
く形成したことを特徴とする半導体素子用気密端子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20412685A JPS6263459A (ja) | 1985-09-13 | 1985-09-13 | 半導体素子用気密端子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20412685A JPS6263459A (ja) | 1985-09-13 | 1985-09-13 | 半導体素子用気密端子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6263459A true JPS6263459A (ja) | 1987-03-20 |
Family
ID=16485254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20412685A Pending JPS6263459A (ja) | 1985-09-13 | 1985-09-13 | 半導体素子用気密端子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6263459A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769769A (en) * | 1980-10-16 | 1982-04-28 | Fuji Electric Co Ltd | Semiconductor device |
-
1985
- 1985-09-13 JP JP20412685A patent/JPS6263459A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769769A (en) * | 1980-10-16 | 1982-04-28 | Fuji Electric Co Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900017153A (ko) | 반도체 장치 및 그 제조방법 | |
| JPS6263459A (ja) | 半導体素子用気密端子 | |
| US3573566A (en) | Solid electrolyte capacitor with axial leads and method of attaching the same | |
| US4068368A (en) | Closure for semiconductor device and method of construction | |
| JPH05182871A (ja) | 電気回路素子のパッケージ構造 | |
| JPH0582586A (ja) | 半導体装置及びその製造方法 | |
| US4143395A (en) | Stud-type semiconductor device | |
| JPS6020942Y2 (ja) | 半導体装置 | |
| JPH02181492A (ja) | 半導体装置 | |
| JPS6138193Y2 (ja) | ||
| US3337679A (en) | Electric component endseal | |
| US3299327A (en) | Housing for a three terminal semiconductor device having two insulation tube sections | |
| JPH0121552Y2 (ja) | ||
| JPS6210938Y2 (ja) | ||
| JP3493267B2 (ja) | 樽型半導体装置 | |
| JPS59214244A (ja) | 半導体装置 | |
| JPS63226948A (ja) | 混成集積装置 | |
| JPH01202846A (ja) | 半導体装置 | |
| JP2542302Y2 (ja) | チップ型バリスタ | |
| JPS6164143A (ja) | 樹脂封止半導体装置 | |
| JPS6077444A (ja) | 半導体装置 | |
| JPS622626A (ja) | 半導体装置 | |
| JPH0311755A (ja) | 樹脂封止型半導体装置 | |
| JPH01293543A (ja) | 半導体装置 | |
| JPH02159750A (ja) | 半導体装置の製造方法 |