JPS6077444A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6077444A
JPS6077444A JP18541883A JP18541883A JPS6077444A JP S6077444 A JPS6077444 A JP S6077444A JP 18541883 A JP18541883 A JP 18541883A JP 18541883 A JP18541883 A JP 18541883A JP S6077444 A JPS6077444 A JP S6077444A
Authority
JP
Japan
Prior art keywords
base
projection
positioning
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18541883A
Other languages
English (en)
Inventor
Hiroshi Maruyama
博 丸山
Shoji Hashizume
昭二 橋詰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP18541883A priority Critical patent/JPS6077444A/ja
Publication of JPS6077444A publication Critical patent/JPS6077444A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に関し、特に金属薄板ベースおよび
金属カンでなる半導体素子容器で気密封止された半導体
装置に関するものである。
従来、この種の半導体装置におい“Cは、半導体素子の
電極と接続され、かつ金属ベースとの絶縁性、気密性を
保ちつつ外部と導通を取る為のリード線は、ガラス等で
金属ベースと封着されている。
すなわち、第1図に示すようにここで、密閉時に信頼度
の高い気密性及び機械的I7i度をうるには。
リード5のガラス6によるガラス封着穴の縦方向の長さ
であるガラス封着距離を長く取る必要があり、ベース2
とに鉄材使用の場合、ガラス封着穴径がφ1.6簡でI
B以上必資なことが経験的に知られている。この時、密
閉時のカン3の位置決めは、ベース2に肉厚の差部1を
設けて行ない、さらに半導体素子あるいは素子搭載回路
基板の位置決めは、ベース2の中央部の肉厚の差部4で
行なっていた。半導体素子の位置決めに関しては、第2
図で示すように打ち出し突出部7で行なったり。
第3図のようにケガキ線8で行なわれるものもあった、 しかしながら、ベース2の肉厚が大きくて容器全体の重
量が大きくなり、又、第1図では組立時素子基板がつか
みにくい為に作業性が悪く、第2図ではベース2の肉厚
が厚い為に矢部7が作りに<<、第3図では素子基板の
位置決めがしにくいという欠点があった。
本発明の目的は、容器の基板組立時の作業性を維持しつ
つ素子基板、カンの位置決めができ、なお軽量化を行な
った半導体装置を提供することにある。
以下1本発明の実施例を図面により詳述すると。
第4図は本発明の一実施例を示し、これを詳細に説明す
る。
この気密構造を有する容器は、薄くかつほぼ一様な金属
ベース2(又はベッダー)全有し、ベース2には半導体
素子基板およびカン(第1図参照)との位置決めを目的
として4つの突出部10を有する。さらに、金属ベース
2′は、外部リード5の外部からの気密性および金属ベ
ース2との絶縁性を保つ為に3つのバーリング構造@H
z−1乃至11−3を有し、これにリード5がガラス6
で封着されている。
外界雰囲気からの密閉のためのカンの位置決めは、4つ
の突出部10で行ない1点線20で示されるところにカ
ンが接続される。また、搭載される半導体素子、又は素
子を有する基板の位置決めは、4つの突出部10および
バーリング突出部11で行なわれる。すなわち、素子基
板のベース2の上下方向の位置合わせ値、4つの突出部
10と上下方向に並んだ二つのバーリング突出8111
1−1.11−2とで決め、左右方向の位置決めは、右
方向に対しては残りのバーリング突出部11−3で決め
、左方向は自由にして素子基板の左右方向の大きさの設
計変更に対応できる構造になっている。よって、その位
置は点線30で示されている、 突出部10の形状は、第4図に示す様に円形突出部でも
良い。
なお、ベース2のの肉厚は鉄材の場合で、リード5のガ
ラス封着部のコンプレッション比の関係で決まり、ガラ
ス封着穴径φ1.6闘の場合厚さ0.3テまで薄くする
ことが可能である。
ベース2は肉厚が若干く厚くなったプロジェクション部
15を有し、これはカンとの抵抗溶接用のプロジェクシ
ョンとなる。これを肉厚としたのは、ベース2全体の肉
厚を薄くしたことによる密閉前までの組立工程における
容器ひずみを防ぐ為である。
上記の通り本発明によれば、容器の基板組立の作業性、
及び位置合わせ精度、カン密閉時の位置合わせ精度を保
ち、なおかつベース肉厚の薄化による軽量化効果の出る
利点を有する。
【図面の簡単な説明】
第1図乃至第3図はそれぞれ従来の半導体装置につかわ
れる容器ベースを示し1%に1)1図(a)。 第2図ta)および第3図は平面図、第1図(b)およ
び第2図(b)はA−A’線に沿った断面図である。第
4図(a)、 (b)は本発明の一実施例を示す平面図
および断面図で、第5図tag、 (b)は他の実施例
を示す平面図および断面図である。 l・・・・・・肉厚差部、2・・・・・・ベース、3・
・・・・・カン。 4・・・−・・基板位置決め凹部、5・・・・・・リー
ド線、6・・・・・・ガラス、7・・・・・・基板位置
決め凸部、8・・・・・・基板位置決めケガキ線、10
・・・・・・基板カン位置決め凸部、15・・・・・・
プロジェクション% 11・・・・・・バーリング拳出
翔(− 串4021 ? 茅、tvU

Claims (1)

    【特許請求の範囲】
  1. 半導体素子又は素子が接着された回路基板の位置決めを
    内側面で、密閉用カンの位置決めを外側面でそれぞれ行
    なう為の突出部がベースに設けられていることを特徴と
    する半導体装置。
JP18541883A 1983-10-04 1983-10-04 半導体装置 Pending JPS6077444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18541883A JPS6077444A (ja) 1983-10-04 1983-10-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18541883A JPS6077444A (ja) 1983-10-04 1983-10-04 半導体装置

Publications (1)

Publication Number Publication Date
JPS6077444A true JPS6077444A (ja) 1985-05-02

Family

ID=16170437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18541883A Pending JPS6077444A (ja) 1983-10-04 1983-10-04 半導体装置

Country Status (1)

Country Link
JP (1) JPS6077444A (ja)

Similar Documents

Publication Publication Date Title
US3524249A (en) Method of manufacturing a semiconductor container
JPS6077444A (ja) 半導体装置
JPH1028024A (ja) 電子部品とそれを用いた電子機器
US3196325A (en) Electrode connection to mesa type semiconductor device
US4090102A (en) Cover glass structure of flat type indicator tube
JP4426202B2 (ja) 加速度センサとその製造方法
JP2604102Y2 (ja) 気密端子
JPS63226948A (ja) 混成集積装置
JPS63147339A (ja) 半導体装置
JP2726523B2 (ja) リードフレーム及びそれを用いた半導体装置
JPH0638432Y2 (ja) 半導体気密封止パッケージ
JPS6339732Y2 (ja)
JPH036027Y2 (ja)
JPH0414861Y2 (ja)
JPS6118884B2 (ja)
JPH03227041A (ja) 樹脂封止型半導体装置
JPS623898Y2 (ja)
JP2580276Y2 (ja) 高圧用可変抵抗器
JPS5994447A (ja) ガラスシ−ル型半導体装置
JPH01268156A (ja) 封止型半導体装置とその製造方法
JPH039321Y2 (ja)
JPS59150451A (ja) ガラス封止型半導体装置
JPH05299556A (ja) 電子部品用パッケージ
JPH0556605B2 (ja)
JPH06129925A (ja) 半導体圧力スイッチ