JPS6262360U - - Google Patents
Info
- Publication number
- JPS6262360U JPS6262360U JP15266985U JP15266985U JPS6262360U JP S6262360 U JPS6262360 U JP S6262360U JP 15266985 U JP15266985 U JP 15266985U JP 15266985 U JP15266985 U JP 15266985U JP S6262360 U JPS6262360 U JP S6262360U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- parity
- element group
- memory element
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
第１図は本考案の一実施例のブロツク図、第２
図は第１図のメモリ書込み時のタイムチヤート、
第３図は従来のメモリ装置の一例のブロツク図で
ある。 １……データビツト記憶用メモリ素子群、２…
…パリテイビツト記憶用メモリ素子群、３……パ
リテイ信号発生器、４……パリテイエラー検出回
路、５……デコーダ、６……分配回路、７……ゲ
ート回路、８……ラツチ回路、９……選択回路、
１０……アドレスラツチ回路、１１……タイミン
グ発生回路、Ａ……データビツト書き込みおよび
読み出し用アドレス信号、Ｂ……データ信号、Ｃ
……パリテイビツト書き込みおよび読み出し用ア
ドレス信号、Ｄ……パリテイビツト分配用アドレ
ス信号、Ｅ……パリテイビツト分配制御信号、Ｆ
……パリテイ信号、Ｇ……該当アドレスのパリテ
イビツト、Ｇ′……該当アドレスを除く他のパリ
テイビツト、Ｈ……パリテイデータ群、Ｉ……該
当アドレスの読み出しパリテイビツト、Ｊ……デ
ータビツト書き込み制御信号、Ｋ……ラツチ制御
信号、Ｌ……出力許可制御信号、Ｍ……パリテイ
データ書き込み制御信号、Ｐ……パリテイエラー
検出信号。
図は第１図のメモリ書込み時のタイムチヤート、
第３図は従来のメモリ装置の一例のブロツク図で
ある。 １……データビツト記憶用メモリ素子群、２…
…パリテイビツト記憶用メモリ素子群、３……パ
リテイ信号発生器、４……パリテイエラー検出回
路、５……デコーダ、６……分配回路、７……ゲ
ート回路、８……ラツチ回路、９……選択回路、
１０……アドレスラツチ回路、１１……タイミン
グ発生回路、Ａ……データビツト書き込みおよび
読み出し用アドレス信号、Ｂ……データ信号、Ｃ
……パリテイビツト書き込みおよび読み出し用ア
ドレス信号、Ｄ……パリテイビツト分配用アドレ
ス信号、Ｅ……パリテイビツト分配制御信号、Ｆ
……パリテイ信号、Ｇ……該当アドレスのパリテ
イビツト、Ｇ′……該当アドレスを除く他のパリ
テイビツト、Ｈ……パリテイデータ群、Ｉ……該
当アドレスの読み出しパリテイビツト、Ｊ……デ
ータビツト書き込み制御信号、Ｋ……ラツチ制御
信号、Ｌ……出力許可制御信号、Ｍ……パリテイ
データ書き込み制御信号、Ｐ……パリテイエラー
検出信号。
Claims (1)
- １アドレス当り複数ビツトからなるデータビツ
トを記憶する第１のメモリ素子群と、前記データ
ビツトの複数アドレス分のパリテイビツトを記憶
し前記第１のメモリ素子群のアドレス信号を行指
定信号と列指定信号とに分けこの行指定信号をア
ドレス信号とする第２のメモリ素子群と、これら
メモリ素子群の書込み制御信号からラツチ制御信
号、書込制御信号を発生するタイミング発生回路
と、前記第１のメモリ素子群への書込みデータか
らパリテイ情報を形成するパリテイ信号発生回路
と、前記パリテイ情報を前記列指定信号に従つて
前記第２のメモリ素子群のデービツトに分配する
分配手段と、前記第２のメモリ素子群から前記行
指定信号により前記パリテイ情報を読出す読出し
手段と、この読出された複数ビツトのパリテイ情
報のうち前記列信号によつて指定されなかつた情
報を出力するゲート手段と、このゲート手段の出
力と前記分配手段の出力とを前記ラツチ制御信号
によりラツチするラツチ手段と、このラツチ手段
の出力を前記書込み制御信号により前記第２のメ
モリ素子群へ書込む書込み手段と、前記第２のメ
モリ素子群より読出された複数ビツトのパリテイ
情報のうち前記列指定信号によつていずれかを選
択する選択手段と、この選択回路により選択され
たパリテイ信号および前記パリテイ発生器からの
パリテイ信号とを比較してパリテイエラーを検出
するエラー検出手段とを含むメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15266985U JPS6262360U (ja) | 1985-10-04 | 1985-10-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15266985U JPS6262360U (ja) | 1985-10-04 | 1985-10-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6262360U true JPS6262360U (ja) | 1987-04-17 |
Family
ID=31070854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15266985U Pending JPS6262360U (ja) | 1985-10-04 | 1985-10-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6262360U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02234517A (ja) * | 1989-01-27 | 1990-09-17 | Siemens Ag | 伝送中にデイジタル減衰および／または符号変換の実施される、パリテイチエツク可能な２進符号語の処理法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS551658A (en) * | 1978-06-20 | 1980-01-08 | Komatsu Ltd | Parity inspection unit |
| JPS57117198A (en) * | 1981-01-13 | 1982-07-21 | Omron Tateisi Electronics Co | Memory system with parity |
-
1985
- 1985-10-04 JP JP15266985U patent/JPS6262360U/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS551658A (en) * | 1978-06-20 | 1980-01-08 | Komatsu Ltd | Parity inspection unit |
| JPS57117198A (en) * | 1981-01-13 | 1982-07-21 | Omron Tateisi Electronics Co | Memory system with parity |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02234517A (ja) * | 1989-01-27 | 1990-09-17 | Siemens Ag | 伝送中にデイジタル減衰および／または符号変換の実施される、パリテイチエツク可能な２進符号語の処理法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850008023A (ko) | 반도체 기억장치 | |
| TW374178B (en) | A semiconductor memory device, and a data reading method and a data writing method therefor | |
| KR850007159A (ko) | 비트 에러 검출기능을 갖는 반도체 메모리장치 | |
| JPH0589663A (ja) | 半導体記憶装置およびその出力制御方法 | |
| JPS6262360U (ja) | ||
| JPS63124298A (ja) | メモリ装置 | |
| JPS55125597A (en) | Semiconductor memory circuit | |
| JPS57100581A (en) | Print control system | |
| JP2507103B2 (ja) | メモリシステム | |
| JPH0782751B2 (ja) | 半導体記憶装置 | |
| JPS6226120B2 (ja) | ||
| JPH05120897A (ja) | メモリ装置 | |
| SU1319078A1 (ru) | Запоминающее устройство | |
| JPH0197498U (ja) | ||
| SU1053161A1 (ru) | Устройство управлени дл доменной пам ти | |
| EP0150523A3 (en) | Data processing system with improved memory system | |
| RU1793475C (ru) | Ассоциативное запоминающее устройство | |
| KR950012934B1 (ko) | 반도체 기억 장치 | |
| JPS63282998A (ja) | ブロックアクセスメモリのリフレッシュ制御装置 | |
| JPH0214149U (ja) | ||
| JPS6160352U (ja) | ||
| JPS6222798U (ja) | ||
| JPS6448800U (ja) | ||
| JPS6423488A (en) | Memory | |
| JPS5918745B2 (ja) | メモリ共有アクセス方式 |