JPS6261129A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS6261129A
JPS6261129A JP60201175A JP20117585A JPS6261129A JP S6261129 A JPS6261129 A JP S6261129A JP 60201175 A JP60201175 A JP 60201175A JP 20117585 A JP20117585 A JP 20117585A JP S6261129 A JPS6261129 A JP S6261129A
Authority
JP
Japan
Prior art keywords
clock
test
oscillator
signal
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60201175A
Other languages
English (en)
Inventor
Kiyoshi Shimura
清 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60201175A priority Critical patent/JPS6261129A/ja
Publication of JPS6261129A publication Critical patent/JPS6261129A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置のクロ、・り発生回路に関する。
特に情報処理装置の自己診断手段に関する。
〔概要〕
本発明は、クロックマージン試験に用いられる診断プロ
グラムを実行する試験手段を有する1’r目u処理装置
において、 クロック発生回路にクロックマージン試験に適合した周
34)のクロックを発生ずる手段および自装置の初期化
手段を具備することにより、容易に自装置のクロックマ
ージン試験を行うことができるようにしたものである。
〔従来の技術〕
情報処理装置には自装置の試験診断および故障個所の摘
出を行う診断プログラムが用意され、故障時および予防
保守のツールとして使用される。
しかし、この診断プログラムによる試験は装置の定常的
故障に対しては極めて有効であるが、HH7を構成する
集積回路などの素子の劣化、特性不良あるいは構成素子
の特性の考慮を欠いた設計によって発生する間欠的故障
に対しては有効な手段ではなかった。この問題を解決す
る手段の一つとして、クロックマージン試験すなわち情
報処理装置を制御するクロック信号の周ルjを速めて不
良素子などによる故障を加速して診断プログラム試験を
行うことが従来から行われ効果を上げてきた。
〔発明が解決しようとする問題点〕
しかし、従来例情報処理装置でこの試験を行うには、種
々の測定器の用意が必要であったり、保守員の手動によ
る操作が必要であったりして日常の保守手段として手軽
に行い難い欠点があった。
本発明はこのような欠点を除去するもので、情報処理装
置のクロック発生回路に複数の発振器を設け、マイクロ
プログラムなどによって必要なりロック手段を選択でき
るようにして容易にクロックマージン試験が行える情報
処理装置を提供することを目的とする。
〔問題点を解決するための手段] 本発明は、自装置を制御する第一のクロック信号の周期
より短いl’Fi1期の第二のクロック信号で診断プロ
グラムを実行する試験手段を備えた情報処Fl 装W 
ニおいて、上記第二のクロック信号を発生するクロック
信号発生手段と、自装置を初期化状!唄に設定する初期
化信号を生成する初期化信号発生手段と、初期化状態の
自装置に対し有効である上記試験手段に第二のクロック
信号を供給する選択制御手段とを備えたことを特徴とす
る。
〔作用〕
自装置のハードウェア特性の劣化およびばらつきに起因
する間欠的故障の診断として、クロックマージン試験は
効果的であることは知られる。この試験実行に伴う自装
置の初期化は初期化信号発生手段の出力に基づき実行さ
れる。この初期化された状態で、クロックマージン試験
に適合した周期を有する第二のクロック信号が選択制御
手段により試験手段に供給され、このクロック信号の下
で診断プログラムが実行される。一方、電源投入時など
では、選択制御手段で自装置の標準クロック信号が選択
され、このクロック信号の下で処理プログラムが実行さ
れる。
〔実施例〕
以下、本発明実施例装置を図面を参照して説明する。
第1図は本発明実施例装置の構成を示すブロック構成図
である。この実施例回路は、発振周波数の異なる発振器
1および2と、発振器lおよび2の出力のいずれかを選
択してクロック信号線20を介して情報処理装置の他の
回路にクロック信号を供給する選択回路3と、図示され
ていない情報処理装置の制御部からデータ線10および
制御線1)を介して選択情報が書込まれまたは読出され
、選択回路3にこの選択情報を出力するレジスタ4と、
前記情報処理装置の制御部からデータ線10および制御
線12を介して情報の書込みおよび読出しが行われるレ
ジスタ7と、制御線1)を介してレジスタ4に書込み指
示があったときに情報処理装置の初期化信号を発生する
初期化信号発生回路5と、′電源投入時などに初期化信
号を発生する初1υj化信号発生回路6と、初期化信号
発生回路5および6の出力を論理和して情報処理装置の
初期化信号線21に出力するオア回路8とから構成され
る。ここで、レジスタ4および8は初2g1化信号発生
回路6に接続され、初期化信号発生回路5からの初期化
信号では初期化されない構成になっている。また発振器
lの発振周波数は情報処理装置の標準クロック信号周波
数に設定され、発振器2の発振周波数は発振器1よりも
高く情報処理装置の動作限界に近い適当な値に設定され
、レジスタ4およびレジスタ7が初期化信号発生回路6
からの初期化信号によ゛り初期化された場合に、選択回
路3により発振1からの信号が選択されクロ・ツク信号
線20に出力する構成になっている。
第2図および第3図は本発明実施例回路の動作を説明す
るフローチャートである。情報処理装置の診断プログラ
ムによる通常の試験が正常に終了したときおよびあるい
は操作員が指示したときに、クロックマージン試験の開
始準備が行われる。ずなわち、判断101でクロックマ
ージン試験が行われるか否かが判断され、試験が行われ
ないときには結合子104により他の処理ルーチンへ移
行し、試験が行われるときには処理102でまずレジス
タ7に試験開始情報が書込まれ、次に処理103でレジ
スタ4に発振器2が選択される選択情報が書込まれる。
レジスタ4に選択情報が書込まれると、選択回路3は発
振器2からの信号を選択してクロック信号とするととも
に初期化信号発生回路5が起動され、レジスタ4および
7を除く情報処理装置の全ハードウェアが初期化されて
情報処理装置のマイクロプログラムが再起動される。マ
イクロプログラムが起動されると端子201から処理が
開始され、処理202でレジスタ7が読出され、レジス
タ7は初期化から除外されているので試験開始情報が残
っており、判断203により結合子204の方向へ処理
が進む。結合子204は診断プログラム起動へと続いて
おり、発振器2によるクロック信号下で診断プログラム
が起動される。一方、電源投入などによるマイクロプロ
グラム起動の場合はレジスタ4およびレジスタ7も初期
化されるので判断203で結合子205の方向へ処理が
進み、発振器1による標準クロック信号下で処理が続け
られる。この実施例回路では、クロック信号切換の後に
、初期化信号によって次のマイクロプログラムを起動す
るので切換時のノイズによる動作不良を引起す恐れがな
い。
なお、この実施例装置では、診断プログラムによるクロ
ックマージン試験の起動を示したが、電源投入時に先ず
クロックマージン試験を行い、試験正常終了後に通常の
マイクロプログラムを起動しても本発明を実施すること
ができる。
〔発明の効果〕
本発明は以上説明したように、クロックマージン試験が
診断プログラム実行の一環として行えるので特別な知識
が無くても容易に操作できる効果がある。
また、このクロックマージン試験が日常的な保守で行え
るので、集積回路などの素子の劣化なども重大な故障に
なる以前に発見することができ、予防保守を行う上で大
きな効果がある。
【図面の簡単な説明】
第1図は本発明の実施例回路の構成を示すブロック構成
図。 第2図および第3図は本発明実施例回路の動作を示すフ
ローチャート。 1.2・・・発振器、3・・・選択回路、4.7・・・
レジスタ、5.6・・・初期化信号発生回路、8・・・
オア回路、10・・・データ線、1).12・・・制御
線、20・・・クロック信号線、21・・・初期化信号
線。

Claims (1)

    【特許請求の範囲】
  1. (1)自装置を制御する第一のクロック信号の周期より
    短い周期の第二のクロック信号で診断プログラムを実行
    する試験手段と、 を備えた情報処理装置において、 上記第二のクロック信号を発生するクロック信号発生手
    段と、 自装置を初期化状態に設定する初期化信号を生成する初
    期化信号発生手段と、 初期化状態の自装置に対し有効である上記試験手段に第
    二のクロック信号を供給する選択制御手段と を備えたことを特徴とする情報処理装置。
JP60201175A 1985-09-10 1985-09-10 情報処理装置 Pending JPS6261129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60201175A JPS6261129A (ja) 1985-09-10 1985-09-10 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60201175A JPS6261129A (ja) 1985-09-10 1985-09-10 情報処理装置

Publications (1)

Publication Number Publication Date
JPS6261129A true JPS6261129A (ja) 1987-03-17

Family

ID=16436600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60201175A Pending JPS6261129A (ja) 1985-09-10 1985-09-10 情報処理装置

Country Status (1)

Country Link
JP (1) JPS6261129A (ja)

Similar Documents

Publication Publication Date Title
US4433413A (en) Built-in apparatus and method for testing a microprocessor system
US4622668A (en) Process and apparatus for testing a microprocessor and dynamic ram
US4551837A (en) High speed operational recurring signature evaluator for digital equipment tester
EP0488281B1 (en) Test mode setting arrangement for use in microcomputer
JPS6261129A (ja) 情報処理装置
JPH04238279A (ja) Lsiテスト方法
JPS6261128A (ja) 情報処理装置
JP4226108B2 (ja) ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法
US5293572A (en) Testing system of computer by generation of an asynchronous pseudo-fault
JP3151834B2 (ja) マイクロコンピュータ
KR100557918B1 (ko) 조인트 테스트 액세스 그룹을 이용한 오류수정장치
JPH10320080A (ja) 情報処理装置のリセット回路およびリセット方法
SU1594544A1 (ru) Система дл контрол и диагностики цифровых узлов
JPH0441376Y2 (ja)
SU1483457A1 (ru) Устройство дл отладки микроЭВМ
US4488221A (en) Data processing system
JPS6014351A (ja) 自動試験方式
JP2599795B2 (ja) マイクロプロセッサ搭載回路の試験方法
SU934478A1 (ru) Устройство дл обнаружени ошибок в отладочных программах
JPS6028985Y2 (ja) 故障診断表示装置
JPH0756505B2 (ja) テストシステム自己診断装置
JPH02110743A (ja) 故障診断処理方式
JPS60138646A (ja) 信頼度認定試験装置
JPS59148955A (ja) タイミング診断装置
JPH04369044A (ja) コンピュータ用テスト装置