JPS6260042A - アタツチメントプログラムのロ−デイング方式 - Google Patents
アタツチメントプログラムのロ−デイング方式Info
- Publication number
- JPS6260042A JPS6260042A JP20029985A JP20029985A JPS6260042A JP S6260042 A JPS6260042 A JP S6260042A JP 20029985 A JP20029985 A JP 20029985A JP 20029985 A JP20029985 A JP 20029985A JP S6260042 A JPS6260042 A JP S6260042A
- Authority
- JP
- Japan
- Prior art keywords
- attachment
- program
- memory
- area
- ipl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
1つのシステムにおけるそれぞれのCPUにアタッチメ
ント用メモリとメイン用メモリとを有し、さらにアタッ
チメント側からメイン側メモリを参照可能とするウィン
ドウ機能を備えることによって、アタッチメント用のプ
ログラムをアタッチメント側メモリにロードし、大量の
プログラムであっても、1回のIPL動作でロード可能
とし、かつIPL用のROMを不必要とする。
ント用メモリとメイン用メモリとを有し、さらにアタッ
チメント側からメイン側メモリを参照可能とするウィン
ドウ機能を備えることによって、アタッチメント用のプ
ログラムをアタッチメント側メモリにロードし、大量の
プログラムであっても、1回のIPL動作でロード可能
とし、かつIPL用のROMを不必要とする。
本発明は、情報処理システム、特に1つのシステムにお
いて複数のCPUを有し、それぞれのCPUにおいてR
AMから成るメイン側メモリやアタッチメントメモリを
有するシステムにおけるアタッチメントプログラムのロ
ーディング方式に関する。
いて複数のCPUを有し、それぞれのCPUにおいてR
AMから成るメイン側メモリやアタッチメントメモリを
有するシステムにおけるアタッチメントプログラムのロ
ーディング方式に関する。
1つのシステムにおいて、それぞれのCPtJにメイン
側メモリとアタッチメント側メモリを装備しているもの
で、アタッチメントプログラムをアタッチメントメモリ
ヘローディングする場合に、普通一般にはアタッチメン
ト側およびメイン側にそれぞれIPL用のROMを設け
、アタッチメントプログラム、メイン側プログラムをそ
れぞれ磁気ディスク装置等からローディングしてくる方
式が考えられる。ところがこの方式では、アタッチメン
ト側、メイン側のIPL用ROMが必要となるうえに、
磁気ディスクを共用する場合においても制御が面倒にな
り、かつハードウェア面からみても幾種かの追加を要し
、コストの削減が計れないという問題が生じる。
側メモリとアタッチメント側メモリを装備しているもの
で、アタッチメントプログラムをアタッチメントメモリ
ヘローディングする場合に、普通一般にはアタッチメン
ト側およびメイン側にそれぞれIPL用のROMを設け
、アタッチメントプログラム、メイン側プログラムをそ
れぞれ磁気ディスク装置等からローディングしてくる方
式が考えられる。ところがこの方式では、アタッチメン
ト側、メイン側のIPL用ROMが必要となるうえに、
磁気ディスクを共用する場合においても制御が面倒にな
り、かつハードウェア面からみても幾種かの追加を要し
、コストの削減が計れないという問題が生じる。
そこで次に考えられるのが、ハードウェア面の追加を最
少限に抑えてのローディング方式であり、第4図にその
一例を示す。第4図はバッファ参照゛拡張レジスタを用
いない従来のアタッチメントプログラムのローディング
方式を示す概念図である。
少限に抑えてのローディング方式であり、第4図にその
一例を示す。第4図はバッファ参照゛拡張レジスタを用
いない従来のアタッチメントプログラムのローディング
方式を示す概念図である。
本システムで述べているシステムには、共通領域といっ
て、固定なある一定領域2.3があり、この領域はアタ
ッチメント側からもメイン側からも共に書込み、読み込
みが自由にできる空間がある。
て、固定なある一定領域2.3があり、この領域はアタ
ッチメント側からもメイン側からも共に書込み、読み込
みが自由にできる空間がある。
この領域に、アタッチメントプログラムを磁気ディスク
等からロードして来た後、アタッチメントメモリAの所
定のアドレス4へ移動しようというものである。しかし
この場合、移動するアタッチメントプログラムの大きさ
が共通領域2.3を越える場合等には、複数回にわたっ
ての移動処理が必要となると共に、アタッチメント側用
のROMも必要となる等の問題が発生する。
等からロードして来た後、アタッチメントメモリAの所
定のアドレス4へ移動しようというものである。しかし
この場合、移動するアタッチメントプログラムの大きさ
が共通領域2.3を越える場合等には、複数回にわたっ
ての移動処理が必要となると共に、アタッチメント側用
のROMも必要となる等の問題が発生する。
次にこのアタッチメントプログラムのローディング方式
を詳述する。1つのシステムにおいて、それぞれのCP
Uにメイン側メモリMとアタッチメント側メモリAが装
備されている。メイン側メモIJ Mは、磁気ディスク
装置などから随時書込めるように大容量のRAMからな
っており、アタッチメント側メモリAは、やはりRAM
からなっているが、容量は小さい。アタッチメント側メ
モリAは、直接に磁気ディスク装置などからロードする
ことも可能ではあるが、それにはアタッチメント側に対
応するROMや磁気ディスク等が必要となってくる。
を詳述する。1つのシステムにおいて、それぞれのCP
Uにメイン側メモリMとアタッチメント側メモリAが装
備されている。メイン側メモIJ Mは、磁気ディスク
装置などから随時書込めるように大容量のRAMからな
っており、アタッチメント側メモリAは、やはりRAM
からなっているが、容量は小さい。アタッチメント側メ
モリAは、直接に磁気ディスク装置などからロードする
ことも可能ではあるが、それにはアタッチメント側に対
応するROMや磁気ディスク等が必要となってくる。
そこで実際には、アタッチメント側からメイン側メモリ
Mの番地をtV識可能とすることで、メイン側メモリM
からアタッチメント側メモリAにロード可能としている
。すなわち一旦大容量のメイン側メモリMに磁気ディス
ク装置からアタッチメントプログラムをロードし、8亥
メイン側メモリMから、小容量のアタッチメント側メモ
リAにロードする。第5図はこのロード動作を示すフロ
ーチャートである。
Mの番地をtV識可能とすることで、メイン側メモリM
からアタッチメント側メモリAにロード可能としている
。すなわち一旦大容量のメイン側メモリMに磁気ディス
ク装置からアタッチメントプログラムをロードし、8亥
メイン側メモリMから、小容量のアタッチメント側メモ
リAにロードする。第5図はこのロード動作を示すフロ
ーチャートである。
このフローチャートを参照して、動作を説明すると、ま
ずステップS1において、磁気ディスク装置などからメ
イン側メモリMのアタッチメントプログラム領域Xにア
タッチメントプログラムが予めロードされている。そし
てステップS2でIPL用のROMIが起動されると、
ステップS3で、メイン側メモリMのアクッチメントブ
ログラム令頁域Xから共通領域2に、該共通領域2の容
量の範囲内のアタッチメントプログラムがロードされる
。次にステップS4で、アタッチメント側メモリAのア
タッチメントプログラム領域4に転送される。こうして
ロード動作の後、ステップS5において、アタッチメン
トプログラム領域X中のアタッチメントプログラムが全
部ローディングされたか判定され、全部ローディングさ
れておれば、ローディング動作は終了となる。ローディ
ングすべきアタッチメントプログラムが未だ領域Xに残
っておれば、再度最初のステップS2に戻って、再びI
PL用のROM1を起動して、再度ローディング動作が
行なわれる。そしてステップS5において、全部転送終
了し、アタッチメントプログラム領域Xに残りが存在し
ないという判定が出るまでローディング動作が繰り返さ
れる。
ずステップS1において、磁気ディスク装置などからメ
イン側メモリMのアタッチメントプログラム領域Xにア
タッチメントプログラムが予めロードされている。そし
てステップS2でIPL用のROMIが起動されると、
ステップS3で、メイン側メモリMのアクッチメントブ
ログラム令頁域Xから共通領域2に、該共通領域2の容
量の範囲内のアタッチメントプログラムがロードされる
。次にステップS4で、アタッチメント側メモリAのア
タッチメントプログラム領域4に転送される。こうして
ロード動作の後、ステップS5において、アタッチメン
トプログラム領域X中のアタッチメントプログラムが全
部ローディングされたか判定され、全部ローディングさ
れておれば、ローディング動作は終了となる。ローディ
ングすべきアタッチメントプログラムが未だ領域Xに残
っておれば、再度最初のステップS2に戻って、再びI
PL用のROM1を起動して、再度ローディング動作が
行なわれる。そしてステップS5において、全部転送終
了し、アタッチメントプログラム領域Xに残りが存在し
ないという判定が出るまでローディング動作が繰り返さ
れる。
このように従来のアタッチメントプログラムのローディ
ング方式では、アタッチメントのプログラムをメイン側
メモリMからアタッチメント側メモ9人にロードするた
めに、メイン側メモリMの共通領域2に、一旦アタッチ
メンドブログラムを格納し、共通領域2と3間で、IP
L用のROMを用いてローディングしている。
ング方式では、アタッチメントのプログラムをメイン側
メモリMからアタッチメント側メモ9人にロードするた
めに、メイン側メモリMの共通領域2に、一旦アタッチ
メンドブログラムを格納し、共通領域2と3間で、IP
L用のROMを用いてローディングしている。
このためアタッチメントのプログラムが共通領域2.3
の容量を越えるような大きさの場合は、何度かに分けて
ローディングしてくる必要があった。またアタッチメン
トのプログラムをロードするためには、IPL用のRO
Mを必要とする。
の容量を越えるような大きさの場合は、何度かに分けて
ローディングしてくる必要があった。またアタッチメン
トのプログラムをロードするためには、IPL用のRO
Mを必要とする。
本発明の技術的課題は、アタッチメントプログラムをメ
イン側メモリMの任意の領域からアタッチメント側メモ
リAにロードする際に、アタッチメントプログラムの大
きさのいかんに係わらず、1回の動作で、しかもIPL
用のROMを用いることなくロード可能とするものであ
る。
イン側メモリMの任意の領域からアタッチメント側メモ
リAにロードする際に、アタッチメントプログラムの大
きさのいかんに係わらず、1回の動作で、しかもIPL
用のROMを用いることなくロード可能とするものであ
る。
第1図は本発明によるアタッチメントプログラムのロー
ディング方式の基本原理を説明するブロック図である。
ディング方式の基本原理を説明するブロック図である。
1つのシステムにおいて、それぞれのCPUにメイン側
メモリMとアタッチメント側メモリAを有しており、か
つそれぞれのメモリM、Aの共通領域2.3に、IPL
用のプログラムが格納される。アタッチメント側メモリ
Aに、メモリウィンドウ機能領域5を備え、該アタッチ
メント側からメイン側メモリMを参照可能とするバッフ
ァ参照拡張レジスタ6を備えている。
メモリMとアタッチメント側メモリAを有しており、か
つそれぞれのメモリM、Aの共通領域2.3に、IPL
用のプログラムが格納される。アタッチメント側メモリ
Aに、メモリウィンドウ機能領域5を備え、該アタッチ
メント側からメイン側メモリMを参照可能とするバッフ
ァ参照拡張レジスタ6を備えている。
アタッチメント用のプログラムをメイン側メモリMから
アタッチメント側メモリAにローディングする際は、前
記のウィンドウ機能を用いて、バッファ参照拡張レジス
タ6により、メイン側メモリMのアタッチメントプログ
ラム領域Xからアタッチメント側メモリAのアタッチメ
ントプログラム領域4に直接、所定のバイトずつ転送す
る。
アタッチメント側メモリAにローディングする際は、前
記のウィンドウ機能を用いて、バッファ参照拡張レジス
タ6により、メイン側メモリMのアタッチメントプログ
ラム領域Xからアタッチメント側メモリAのアタッチメ
ントプログラム領域4に直接、所定のバイトずつ転送す
る。
メイン側メモリMのアタッチメントプログラム領域Xに
は、磁気ディスク装置などのDASDから、アタッチメ
ントプログラムが予めロードされている。アタッチメン
トプログラムのローディング動作に際して、メイン側メ
モリMおよびアタッチメント側メモリAの共通領域2.
3には、磁気ディスク装置などのDASDから、アタッ
チメンHPL用のプログラムがローディングされる。そ
して共通領域2.3におけるIPL用プログラムが起動
すると、バッファ参照拡張レジスタ6に、メイン側メモ
リMにおけるアタッチメントプログラム領域Xのアドレ
スがセットされ、該領域から、アタッチメント側メモリ
のアタッチメンI・プログラム領域4に、アタッチメン
トプログラムのローディングが開始する。そしてアタッ
チメントプログラム領域Xにおける最後のアドレスまで
ローディングされることで、ローディング動作が終了す
る。
は、磁気ディスク装置などのDASDから、アタッチメ
ントプログラムが予めロードされている。アタッチメン
トプログラムのローディング動作に際して、メイン側メ
モリMおよびアタッチメント側メモリAの共通領域2.
3には、磁気ディスク装置などのDASDから、アタッ
チメンHPL用のプログラムがローディングされる。そ
して共通領域2.3におけるIPL用プログラムが起動
すると、バッファ参照拡張レジスタ6に、メイン側メモ
リMにおけるアタッチメントプログラム領域Xのアドレ
スがセットされ、該領域から、アタッチメント側メモリ
のアタッチメンI・プログラム領域4に、アタッチメン
トプログラムのローディングが開始する。そしてアタッ
チメントプログラム領域Xにおける最後のアドレスまで
ローディングされることで、ローディング動作が終了す
る。
〔実施例〕
次に本発明によるアタッチメントプログラムのローディ
ング方式が実際上どのように具体化されるかを実施例で
説明する。第2図は同実施例を示すブロック図である。
ング方式が実際上どのように具体化されるかを実施例で
説明する。第2図は同実施例を示すブロック図である。
1つのシステムに、メイン側メモリMとアタッチメント
側メモリAとがあり、アタッチメント側メモリAには、
メモリウィンドウ領域5と共通領域3が存在し、さらに
アタッチメント側メモリAからメイン側メモリMを参照
可能とするためのバッファ拡張レジスタ6を備えている
。またメイン側メモリMの任意の領域Xには、予め磁気
ディスク装置からアタッチメントのプログラムが格納さ
れている。両メモリの共通領域2.3には、アタッチメ
ントプログラムをロードするためのIPL用プログラム
が、磁気ディスク装置から格納されており、メイン側の
領域Xとメモリウィンドウの対応がとれるようになって
いる。アタッチメント側では、バッファ参照拡張レジス
タ6によるメモリウィンドウ機能を用いることにより、
メイン側の領域Xにあるアタッチメントプログラムがい
かにも自分の領域にあるように見ることができる。
側メモリAとがあり、アタッチメント側メモリAには、
メモリウィンドウ領域5と共通領域3が存在し、さらに
アタッチメント側メモリAからメイン側メモリMを参照
可能とするためのバッファ拡張レジスタ6を備えている
。またメイン側メモリMの任意の領域Xには、予め磁気
ディスク装置からアタッチメントのプログラムが格納さ
れている。両メモリの共通領域2.3には、アタッチメ
ントプログラムをロードするためのIPL用プログラム
が、磁気ディスク装置から格納されており、メイン側の
領域Xとメモリウィンドウの対応がとれるようになって
いる。アタッチメント側では、バッファ参照拡張レジス
タ6によるメモリウィンドウ機能を用いることにより、
メイン側の領域Xにあるアタッチメントプログラムがい
かにも自分の領域にあるように見ることができる。
次にメイン側メモリMからアタッチメント側メモリAへ
のアタッチメントプログラムのローディング動作を第3
図のフローチャートに従って具体的に説明する。まずス
テップS1において、磁気ディスク装置等から、メイン
側メモリMの任意の領域Xに、アタッチメントプログラ
ムがロードされている。またステップS2において、両
メモリM1Aの共通領域2.3に、磁気ディスク装置等
からIPL用プログラムがロードされる。ステップS3
において、前記共通領域2.3に格納されているH’L
プログラムが起動する。次にステップS4で、バッファ
参照拡張レジスタ6に、共通領域のIPLプログラムに
従って、メイン側メモリMにおけるアタッチメントプロ
グラム格納域Xの、最初と最後のアドレスがセットされ
る。すなわち、メインメモリウィンドウ領域5に見えて
いるアタッチメントプログラムを、プログラムアドレス
のオフセット値を考慮してアタッチメントプログラム領
域に移動するのである。ステップS5において、ローデ
ィング動作が始動し、格納域Xの最初のアドレスから1
バイトずつ順次ローディングされ、その都度カウンタ等
でアドレスがカウントされ、ステップS6において、格
納域Xの最後のアドレスに達したことが検出されると、
ローディング動作が終了する。TPL動作の完了以後、
アタッチメントプログラムの初期情報に従って、アタッ
チメントプログラムに制御が移る。
のアタッチメントプログラムのローディング動作を第3
図のフローチャートに従って具体的に説明する。まずス
テップS1において、磁気ディスク装置等から、メイン
側メモリMの任意の領域Xに、アタッチメントプログラ
ムがロードされている。またステップS2において、両
メモリM1Aの共通領域2.3に、磁気ディスク装置等
からIPL用プログラムがロードされる。ステップS3
において、前記共通領域2.3に格納されているH’L
プログラムが起動する。次にステップS4で、バッファ
参照拡張レジスタ6に、共通領域のIPLプログラムに
従って、メイン側メモリMにおけるアタッチメントプロ
グラム格納域Xの、最初と最後のアドレスがセットされ
る。すなわち、メインメモリウィンドウ領域5に見えて
いるアタッチメントプログラムを、プログラムアドレス
のオフセット値を考慮してアタッチメントプログラム領
域に移動するのである。ステップS5において、ローデ
ィング動作が始動し、格納域Xの最初のアドレスから1
バイトずつ順次ローディングされ、その都度カウンタ等
でアドレスがカウントされ、ステップS6において、格
納域Xの最後のアドレスに達したことが検出されると、
ローディング動作が終了する。TPL動作の完了以後、
アタッチメントプログラムの初期情報に従って、アタッ
チメントプログラムに制御が移る。
以上のように本発明によれば、メイン側メモリMとアタ
ッチメント側メモリAの共通領域2.3に、アタッチメ
ント側IPL用のプログラムを予め割り当て、さらにバ
ッファ参照拡張レジスタ6によるウィンドウ機能を利用
することにより、1回のIPL動作によって、メインメ
モリウィンドウ5の範囲内において、大量のアタッチメ
ントプログラムをローディングできる。実際には共通領
域2.3の容量は4にバイトであり、メインメモリウィ
ンドウ5の容量は32にバイトであるから、8倍ものプ
ログラムを一度にロードでき、効率良くなり、かつIP
L用のROMを必要としないので、ハードウェアの削減
にもつながる。
ッチメント側メモリAの共通領域2.3に、アタッチメ
ント側IPL用のプログラムを予め割り当て、さらにバ
ッファ参照拡張レジスタ6によるウィンドウ機能を利用
することにより、1回のIPL動作によって、メインメ
モリウィンドウ5の範囲内において、大量のアタッチメ
ントプログラムをローディングできる。実際には共通領
域2.3の容量は4にバイトであり、メインメモリウィ
ンドウ5の容量は32にバイトであるから、8倍ものプ
ログラムを一度にロードでき、効率良くなり、かつIP
L用のROMを必要としないので、ハードウェアの削減
にもつながる。
その他、共通領域しか持たない場合には、アタッチメン
ト側からは、共通領域以外のメインメモリ内容のアクセ
スはできなかったが、バッファ参照拡張レジスタとメイ
ンメモリウィンドウを設けることにより、メインメモリ
の全空間を参照可能となる。
ト側からは、共通領域以外のメインメモリ内容のアクセ
スはできなかったが、バッファ参照拡張レジスタとメイ
ンメモリウィンドウを設けることにより、メインメモリ
の全空間を参照可能となる。
第1図は本発明によるアタッチメントプログラムのロー
ディング方式の基本原理を説明する図、第2図は同ロー
ディング方向の実施例を示すブロック図、第3図は実施
例の方式の動作を示すフローチャート、第4図はバッフ
ァ参照拡張レジスタを用いない従来のアタッチメントプ
ログラムのローディング方式を示す図、第5図は同ロー
ディング方式の動作を示すフローチャートである。 図において、Aはアタッチメント側メモリ、Mはメイン
側メモリ、■はI20M、2.3は共通領域、4はアタ
ッチメントプログラム領域、5はメモリウィンドウ領域
、6はバッファ参照拡張レジスタ、Xはアタッチメント
プログラムの格納領域をそれぞれ示す。 特許出願人 富士通株式会社 代理人 弁理士 青 柳 稔 第1図 第2図 火施例fj犬の動作 第3図 従来の了タッチメントブロクラムのロープ1シ労力人第
4図 従来力人の動イ乍 第5図
ディング方式の基本原理を説明する図、第2図は同ロー
ディング方向の実施例を示すブロック図、第3図は実施
例の方式の動作を示すフローチャート、第4図はバッフ
ァ参照拡張レジスタを用いない従来のアタッチメントプ
ログラムのローディング方式を示す図、第5図は同ロー
ディング方式の動作を示すフローチャートである。 図において、Aはアタッチメント側メモリ、Mはメイン
側メモリ、■はI20M、2.3は共通領域、4はアタ
ッチメントプログラム領域、5はメモリウィンドウ領域
、6はバッファ参照拡張レジスタ、Xはアタッチメント
プログラムの格納領域をそれぞれ示す。 特許出願人 富士通株式会社 代理人 弁理士 青 柳 稔 第1図 第2図 火施例fj犬の動作 第3図 従来の了タッチメントブロクラムのロープ1シ労力人第
4図 従来力人の動イ乍 第5図
Claims (1)
- 【特許請求の範囲】 1つのシステムにおいて、それぞれのCPUにメイン側
メモリ(M)とアタッチメント側メモリ(A)を有して
いること、 アタッチメント側からメイン側メモリ(M)の内部を参
照可能とするバッファ参照拡張レジスタ(6)を備える
ことでウィンドウ機能を装備し、 アタッチメント用のプログラムをメイン側メモリからア
タッチメント側メモリにローディングする際に、 前記のウィンドウ機能を用いて、バッファ参照拡張レジ
スタ(6)により、メイン側メモリからアタッチメント
側メモリのアタッチメントプログラム領域(4)に直接
、所定のバイトずつ格納することを特徴とするアタッチ
メントプログラムのローディング方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20029985A JPS6260042A (ja) | 1985-09-10 | 1985-09-10 | アタツチメントプログラムのロ−デイング方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20029985A JPS6260042A (ja) | 1985-09-10 | 1985-09-10 | アタツチメントプログラムのロ−デイング方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6260042A true JPS6260042A (ja) | 1987-03-16 |
Family
ID=16422005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20029985A Pending JPS6260042A (ja) | 1985-09-10 | 1985-09-10 | アタツチメントプログラムのロ−デイング方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6260042A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0335812A2 (en) * | 1988-03-28 | 1989-10-04 | International Business Machines Corporation | Secondary processor initialization scheme |
-
1985
- 1985-09-10 JP JP20029985A patent/JPS6260042A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0335812A2 (en) * | 1988-03-28 | 1989-10-04 | International Business Machines Corporation | Secondary processor initialization scheme |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6219725B1 (en) | Method and apparatus for performing direct memory access transfers involving non-sequentially-addressable memory locations | |
JPS6027964A (ja) | メモリアクセス制御回路 | |
JPS63188247A (ja) | メモリ・アクセス装置 | |
US4945499A (en) | Graphic display system | |
JP2774862B2 (ja) | Dma制御装置および情報処理装置 | |
US4949247A (en) | System for transferring multiple vector data elements to and from vector memory in a single operation | |
JPS6257044A (ja) | データ処理装置 | |
JPS629456A (ja) | デ−タ転送装置 | |
EP0430500B1 (en) | System and method for atomic access to an input/output device with direct memory access | |
JPS6260042A (ja) | アタツチメントプログラムのロ−デイング方式 | |
JPH01125644A (ja) | データ転送装置 | |
JPS63244152A (ja) | 拡張記憶装置アクセス制御装置 | |
US5933856A (en) | System and method for processing of memory data and communication system comprising such system | |
JPH03194641A (ja) | アプリケーションプログラム共用方式 | |
JP2507399B2 (ja) | デ―タベ―ス装置 | |
JP2845746B2 (ja) | マイクロプログラム制御装置 | |
JPH0685154B2 (ja) | 中間バッファ制御方式 | |
JPS60158483A (ja) | マイクロコンピユ−タシステム | |
JPS59136830A (ja) | ダイレクトメモリアクセス制御装置 | |
JPH02257282A (ja) | 作表処理装置 | |
JPS62284443A (ja) | 空き領域検索制御方式 | |
JPS6339054A (ja) | フアイルの拡張管理方式 | |
JPH01311342A (ja) | メモリシステム | |
JPH03260870A (ja) | データベースアシストにおけるプロジェクション方式 | |
JPS6320552A (ja) | 記憶制御方式 |