JPS6320552A - 記憶制御方式 - Google Patents

記憶制御方式

Info

Publication number
JPS6320552A
JPS6320552A JP61165271A JP16527186A JPS6320552A JP S6320552 A JPS6320552 A JP S6320552A JP 61165271 A JP61165271 A JP 61165271A JP 16527186 A JP16527186 A JP 16527186A JP S6320552 A JPS6320552 A JP S6320552A
Authority
JP
Japan
Prior art keywords
storage device
frame
main storage
main
capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61165271A
Other languages
English (en)
Inventor
Katsushi Asami
可津志 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61165271A priority Critical patent/JPS6320552A/ja
Publication of JPS6320552A publication Critical patent/JPS6320552A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、仮想記憶制御を行う計算機システムにおけ
る記憶制御方式に関するものである。
〔従来の技術〕
第4図に従来の記憶制御方式のブロック図を示す。図に
おいて、1は一般的な計算機システムにおいて採用され
ている仮想記憶制御により実現され、仮想的な記憶空間
を提供する仮想記憶装置で、この仮想記憶装置1は同一
サイズのフレーム1aに分割され、同じくフレームに分
割された主記憶装置2の各フレーム2aに図示しないア
ドレス変換機構によって対応づけられる。上記主記憶装
置2は読み書き可能なRAMにより構成され、制御プロ
グラムO8に基づきシステム全体を制御する中央処理装
置3.入出力制御装置4から実アドレスを指定するとに
より特定の位置が参照可能である。上記入出力制御装置
4は主記憶装置2と磁気ディスク装置等の外部記憶装置
5間のデータ転送を制御するものである。
次に動作について説明する。仮想記憶装置1の容量は通
常、主記憶装置2の容量より大きく、仮想記憶装置1の
フレーム1aに対する主記憶装置2のフレーム2aの割
り当ては、中央処理装置3の制御プログラムが管理して
いる。制御プログラムは仮想記憶装置1のフレームに対
する主記憶装置2のフレームの割り当て要求が生じると
、主記憶装置2の空いているフレームを割り当てる。主
記憶装置2のフレームに空きがない場合は、既に割り当
てられている主記憶装置2のフレームの中から一定のア
ルゴリズムに従って、参照頻度が少ないと判断されるフ
レームを選択し、その内容を入出力制御装置4を介して
外部記憶装置5に書き出して保存する。保存された後の
主記憶装置2のフレームは再び空きフレームとして割り
当て可能になる。
一方、外部記憶装置5に保存さているもとの内容を取り
戻す必要が生じた場合は、仮想記憶装置1のフレームに
主記憶装置2のフレームを割り当て、外部記憶装置5か
らもとの内容を読み出して取り戻す。
〔発明が解決しようとする問題点〕
ところで、この種の計算機システムにおいては、上記の
ような仮想記憶制御に基づき主記憶装置と外部記憶装置
間で記憶内、容を転送し合うことで、主記憶装置の記憶
容量よりも大きな記憶空間が実現されるが、上記主記憶
装置と外部記憶装置間のデータ転送は内部転送に比して
極めて効率が悪いため、主記憶装置の容量を大きくして
転送頻度を少な(することが望ましい。しかしなから、
上記従来の記憶制御方式においては、主記憶装置の容量
が増加した場合に、制御プログラムが管理しなければな
らない主記憶装置のフレームの数が増大し、主記憶装置
のフレームの参照頻度を判断するためのアルゴリズムの
実行にも時間がかかるようになる。また、主記憶装置の
容量の増加に伴い中央処理装置及び入出力制御装置が指
定する主記憶装置のアドレス範囲を拡張する必要が生じ
る等の問題点があった。
この発明は上記のような問題点を解消するためのになさ
れたもので、主記憶装置の容量を増やすことなく計算機
システムの実質的な記憶容量を増加させることを目的と
する。
〔問題点を解決するための手段〕
この発明に係る記憶制御方式は、主記憶装置と(D I
、ITニア8.X指¥9)午よ。。わ1.イヶヶ、やの
番号を指定してデータ転送可能な拡張記憶装置を備える
とともに、この拡張記憶装置の空き容量が常に一定量以
上あるように上記主記憶装置の特定領域を介して拡張記
憶装置と外部記憶装置間のデータ転送を行うようにした
ものである。
〔作用〕
この発明における拡張記憶装置は、主記憶装置との間で
アドレス指定による直接位置参照を行うことなくデータ
転送が可能であり、また主記憶装置の特定領域を介する
ことにより、外部記憶装置との間でデータ転送を行う。
従って、主記憶装置の容量を増やすことなく効率のよい
データ転送が行われ、実質的な記憶容量を増加させるこ
とができる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図は本方式の構成を示すブロック図であり、図において
、1は仮想記憶装置、1aは当該仮想記憶装置1のフレ
ーム、2は主記憶装置、2aは当該主記憶装置2のフレ
ームである。3は本方式に基づく制御プログラムを実行
する中央処理装置、4は入出力制御装置、5は外部記憶
装置である。6は本願により設けられた拡張記憶装置で
あり、舒苺イズのフレーム6aに分割されて成り、フレ
ーム番号を指定するとこにより主記憶袋W2との間及び
主記憶装置2の特定領域2bを介して外部記憶装置5と
の間でのデータ転送が可能となっている。
次に、実施例の動作について第2図にフローチャートを
示して説明する。仮想記憶装置1のフレーム1aに対す
る主記憶装置2のフレーム2aの割り当てについては従
来の動作と同様である(ステップ1O−11)。仮想記
憶装置1のフレームの割り当て要求に対して、主記憶装
置2にフレームの空きがない場合は、拡張記憶装置6の
空きフレーム6aを求め、既に割り当てられている主記
憶1のフレームの割り当て要求に用いる(ステップ10
→12→13→11)。
ここで、拡張記憶装置6のフレーム6aと主記憶装置2
のフレーム2a間のデータ転送は互(1のフレーム番号
を指定して行う。フレーム番号は主記憶装置2及び拡張
記憶装置6のそれぞれの全てのフレーム2a、6aにつ
いてゼロから順に割り振ったもので、各フレームを一意
に指定できるものとする。なお、拡張記憶装置6に空き
フレームがない場合は、従来と同様に主記憶装置2のフ
レムの内容を外部記憶装置5に書き出して保存し、空き
フレーム参を得る(ステップ14)。
一方、拡張記憶装置6の空きフレーム量は次の制御を行
うことにより常に一定量以上に保つ。拡張記憶装置6の
フレーム6aが、主記憶装置2のフレーム2aの内容を
転送するために割り当てられた際に、拡張記憶装置6の
空きフレーム量が一定量以下の場合は、割り当て済の拡
張記憶装置6のフレームの中から一定のアルゴリズムの
もとに複数のフレームを選択し、その内容をあらかじめ
確保しである主記憶装置の特定領域2bに転送し、その
後、この領域の内容を外部記憶装置5に書き出して保存
する(ステップ15−16)。その結果、内容が保存さ
れた拡張記憶装置6のフレームは空きフレームとして再
び利用可能となる。
次に、仮想記憶装置1′のフレームの内容を取り戻す必
要が生じた場合の動作について第3図にフローチャート
を示して説明する。まず、仮想記憶装置1のフレーム1
aに主記憶装置2のフレーム2aを割り当てる(ステッ
プ20)。次に、仮想記憶装置1のもとの内容が拡張記
憶装置6に存在するか、外部記憶装置5に存在するかを
判断する(ステップ21)。内容が拡張記憶装置6のフ
レーム6aに存在する場合は、拡張記憶装置6と主記憶
装置2間のデータ転送で取り戻す(ステップ22)。内
容が外部記憶装置5に存在する場合は、割り当てられた
主記憶装置2のフレーム2aに外部記憶装置5からデー
タを読み出し、取り戻す(ステップ23)。
以上のようにすることによりアドレス指定が必要な主記
憶装置2の記憶容量を増やすことなく、この種計算シス
テムの実質的な記憶容量を拡張記憶装置6の記憶容量分
増加させたことになり、従来例で述べた問題点を生しる
ことなく極めて効率の良い計算機システムが可能となる
なお、上記実施例では、仮想記憶装置1が単一の場合を
示したが、これが複数であってもよい。
〔発明の効果〕
以上のように、この発明によれば、拡張記憶装置を設け
ることにより計算機システムの実質的な記憶容量を増加
させることができ、主記憶装置の容量を増加させること
によって生じる問題点を避けることができる。
【図面の簡単な説明】 第1図はこの発明の一実施例を示すブロック図、第2図
及び第3図は実施例の動作を示すフローチャート、第4
図は従来の記憶制御方式を示すブロック図である。 1・・・仮想記憶装置、2・・・主記憶装置、3・・・
中央処理装置、4・・・入出力制御装置、5・・・外部
記憶装置、6・・・拡張記憶装置、la、2a、6a・
・・フレーム(記憶単位)2b・・・特定領域。 なお、図中、同一符号は同−又は相当部分を示す。 代理人  大  岩  増  雄(ほか2名)1i、 
 2ia、 6a  二 7r−、ど−、シ、2b:銹
更碓べ 〉29 0姓D 手続補正書(自治 昭和  年  月  日

Claims (1)

    【特許請求の範囲】
  1. 中央処理装置及び入出力制御装置からアドレス指定可能
    な主記憶装置と上記入出力制御装置を介して接続される
    外部記憶装置とを備え、仮想記憶制御を行う計算機シス
    テムにおいて、上記主記憶装置との間で所定の記憶単位
    毎にその番号を指定してデータ転送可能な拡張記憶装置
    を備えるとともに、この拡張記憶装置の空き容量が常に
    一定量以上あるように上記主記憶装置の特定領域を介し
    て拡張記憶装置と外部記憶装置間のデータ転送を行うよ
    うにしたことを特徴とする記憶制御方式。
JP61165271A 1986-07-14 1986-07-14 記憶制御方式 Pending JPS6320552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61165271A JPS6320552A (ja) 1986-07-14 1986-07-14 記憶制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61165271A JPS6320552A (ja) 1986-07-14 1986-07-14 記憶制御方式

Publications (1)

Publication Number Publication Date
JPS6320552A true JPS6320552A (ja) 1988-01-28

Family

ID=15809160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61165271A Pending JPS6320552A (ja) 1986-07-14 1986-07-14 記憶制御方式

Country Status (1)

Country Link
JP (1) JPS6320552A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579507A (en) * 1992-08-10 1996-11-26 Hitachi, Ltd. Data transfer control of virtual storage supported by three-level hierarchical storage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579507A (en) * 1992-08-10 1996-11-26 Hitachi, Ltd. Data transfer control of virtual storage supported by three-level hierarchical storage

Similar Documents

Publication Publication Date Title
US4435752A (en) Allocation of rotating memory device storage locations
US3647348A (en) Hardware-oriented paging control system
JPH0330897B2 (ja)
US5640597A (en) Method and apparatus for servicing simultaneously a plurality of requests for data streams
JPS6320552A (ja) 記憶制御方式
JPH0490034A (ja) 外部記憶装置のデータセット割当方法
JP2833814B2 (ja) 入出力バッファ割当て方式
JPH026094B2 (ja)
JPH04350738A (ja) ディスクスペース管理方式
JPS58155466A (ja) 高効率仮想入出力方式
JP2994917B2 (ja) 記憶システム
JPH0337748A (ja) 主記憶を利用した外部記憶アクセス方式
JPS63168761A (ja) 並列処理系構成方式
JPS62160545A (ja) 直接アクセス記憶装置の未使用領域管理方式
JPH04145554A (ja) 実メモリ割り当て方式
JPS62259153A (ja) 主記憶管理方式
JPH02299037A (ja) ファイル割り当て処理方式
JPS58118081A (ja) 仮想空間共用によるオ−バレイ制御方式
JPS6162152A (ja) 記憶装置の空き領域管理方式
JPH0216651A (ja) ディスクキャッシュ制御方式
JPH0484251A (ja) 記録方法
JPH0325645A (ja) 仮想空間のスワッピング方式
JPH02115958A (ja) データ転送制御方式
JPS61125671A (ja) デ−タ転送制御方式
JPH03273348A (ja) ロードモジュールファイルのアクセス方式