JPS6258778A - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JPS6258778A JPS6258778A JP60197612A JP19761285A JPS6258778A JP S6258778 A JPS6258778 A JP S6258778A JP 60197612 A JP60197612 A JP 60197612A JP 19761285 A JP19761285 A JP 19761285A JP S6258778 A JPS6258778 A JP S6258778A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- picture
- read
- image
- peak hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、ファクシミリ装置等に使用される画像読取装
置に関する。
置に関する。
［従来技術］
ファクシミリ装置等において、画情報を読み取るために
、密着型スキャナとしてＣＣＤラインセンサ等の光電変
換素子アレイ（以下、受光素子アレイという）を使用す
る場合は、製造上の問題から長尺の受光素子アレイが得
られず、複数の受光素子アレイを並べてスキャナを構成
している。
、密着型スキャナとしてＣＣＤラインセンサ等の光電変
換素子アレイ（以下、受光素子アレイという）を使用す
る場合は、製造上の問題から長尺の受光素子アレイが得
られず、複数の受光素子アレイを並べてスキャナを構成
している。
第４図は３個の受光素子アレイによって画情報を読み取
る画像読取装置の従来例を示したものである。同図に示
すように、原稿の紙幅の各１／３が読み取り範囲である
受光素子アレイ１，２．３が検知した各画信号は、増幅
回路４，５．６により各々増幅され＋ Ａ／Ｄ変換回路
７，８．９に各々入力される。同時に、これらの画信号
は、ピークホールド回路１０，１１．１２に各々入力さ
れ、各両信号は地肌レベルが検出される。これらの値は
シェーディング補正回路１３゜１４．１５により、光源
の照度等のむらによる影響をなくす補正が行なわれ、基
準信号としてＡ／Ｄ変換回路７，８．９に各々入力され
る。Ａ／Ｄ変換回路７，８．９では、入力された画信号
が上記基準信号に基づいて設定されるスレッショルドレ
ベルにより各々判定されてデジタル信号に変換され、メ
モリ回路１６に各々入力される。メモリ回路１６に入力
された画信号はメモリに一時格納され、シリアルデータ
として外部に送出される。なお、上記の処理方式として
は、受光素子アレイ１，２．３に対する各回路を順次動
作させ、各画信号を順次デジタル化してゆくシリアル方
式と、高速処理のために上記各回路を同時に動作させ、
並列してデジタル化してゆくパラレル方式とがある。
る画像読取装置の従来例を示したものである。同図に示
すように、原稿の紙幅の各１／３が読み取り範囲である
受光素子アレイ１，２．３が検知した各画信号は、増幅
回路４，５．６により各々増幅され＋ Ａ／Ｄ変換回路
７，８．９に各々入力される。同時に、これらの画信号
は、ピークホールド回路１０，１１．１２に各々入力さ
れ、各両信号は地肌レベルが検出される。これらの値は
シェーディング補正回路１３゜１４．１５により、光源
の照度等のむらによる影響をなくす補正が行なわれ、基
準信号としてＡ／Ｄ変換回路７，８．９に各々入力され
る。Ａ／Ｄ変換回路７，８．９では、入力された画信号
が上記基準信号に基づいて設定されるスレッショルドレ
ベルにより各々判定されてデジタル信号に変換され、メ
モリ回路１６に各々入力される。メモリ回路１６に入力
された画信号はメモリに一時格納され、シリアルデータ
として外部に送出される。なお、上記の処理方式として
は、受光素子アレイ１，２．３に対する各回路を順次動
作させ、各画信号を順次デジタル化してゆくシリアル方
式と、高速処理のために上記各回路を同時に動作させ、
並列してデジタル化してゆくパラレル方式とがある。
第５図は、上記シリアル方式における各部の波形の一例
を示す図である。例えば、白紙の原稿を読み取る場合、
同図（ａ）に示すように、受光素子アレイ１，２．３ご
との画信号（１７）のレベルの相異は小さいため、ピー
クホールド値（１８）に基づいてスレッショルドレベル
（１９）を設定することにより。
を示す図である。例えば、白紙の原稿を読み取る場合、
同図（ａ）に示すように、受光素子アレイ１，２．３ご
との画信号（１７）のレベルの相異は小さいため、ピー
クホールド値（１８）に基づいてスレッショルドレベル
（１９）を設定することにより。
ここでは連続ｒｚ １ ｒ＋となり、正しいデジタル信
号（２０）が得られる。ところが、例えば地肌濃度が中
央部において濃い原稿を読み取る場合、同図（ｂ）に示
すように、画信号（２１）が受光素子アレイ２の部分に
おいてレベルが低下し、ピークホールド信号（２２）に
より設定されるスレッショルドレベル（２３）も低下す
る。この結果、受光素子アレイ２の画信号は、受光素子
アレイ１，３の画信号の地肌レベルと比べて低いにも拘
わらず、デジタル化した信号はｕ Ｉ ＩＩとなる。
号（２０）が得られる。ところが、例えば地肌濃度が中
央部において濃い原稿を読み取る場合、同図（ｂ）に示
すように、画信号（２１）が受光素子アレイ２の部分に
おいてレベルが低下し、ピークホールド信号（２２）に
より設定されるスレッショルドレベル（２３）も低下す
る。この結果、受光素子アレイ２の画信号は、受光素子
アレイ１，３の画信号の地肌レベルと比べて低いにも拘
わらず、デジタル化した信号はｕ Ｉ ＩＩとなる。
このように、原稿の一部に１個の受光素子アレイの長さ
以上にわたって地肌濃度の濃い″黒い″部分があるとき
、画信号をデジタル信号に変換すると、゛′白″になる
という不具合があった。これは前記のパラレル方式によ
る処理でも同様である。
以上にわたって地肌濃度の濃い″黒い″部分があるとき
、画信号をデジタル信号に変換すると、゛′白″になる
という不具合があった。これは前記のパラレル方式によ
る処理でも同様である。
［目的］
本発明は、上記の不具合をなくし、原稿の表面に一部黒
い部分が存在しても、正確な画情報の読み取りが行なえ
る画像読取装置を提供することを目的とする。
い部分が存在しても、正確な画情報の読み取りが行なえ
る画像読取装置を提供することを目的とする。
［構成コ
このため本発明は、複数の受光素子アレイから得られる
各画信号を共通のピークホールド回路に入力し、これに
より検出されるピーク値に基づいてスレッショルドレベ
ルを各受光素子アレイ共通に設定することにより、原稿
の濃度レベルを正しく読み取ることができるようにした
ものである。
各画信号を共通のピークホールド回路に入力し、これに
より検出されるピーク値に基づいてスレッショルドレベ
ルを各受光素子アレイ共通に設定することにより、原稿
の濃度レベルを正しく読み取ることができるようにした
ものである。
以下、本発明の一実施例を図面を参照しながら説明する
。
。
第１図は本発明の一実施例である画像読取装置のブロッ
ク構成図であり、第４図の従来例のブロック構成図と同
一符号は同一部分を示す。同図において、第４図の従来
例と異なる点は、増幅回路４，５゜６により増幅された
各画信号が共にこのピークホールド回路２５に人力され
、３つの画信号の中からピーク値が検出され、シェーデ
ィング補正回路１３．１４’。
ク構成図であり、第４図の従来例のブロック構成図と同
一符号は同一部分を示す。同図において、第４図の従来
例と異なる点は、増幅回路４，５゜６により増幅された
各画信号が共にこのピークホールド回路２５に人力され
、３つの画信号の中からピーク値が検出され、シェーデ
ィング補正回路１３．１４’。
１５により補正が行なわれて、＾／Ｄ変換回路７，８．
９へ基準信号として入力されている点である。
９へ基準信号として入力されている点である。
この第１図の構成で、地肌濃度が中央部において濃い原
稿を読み取る場合は、第２図に示すように、画信号（２
６）の受光素子アレイ２の部分のレベルが低下しても、
ピークホールド信号（２７）は、受光素子アレイ１，２
．３全体の中から検出され、その値を基にスレッショル
ド信号（２８）が設定されるため、正しいデジタル信号
（２９）が得られる。
稿を読み取る場合は、第２図に示すように、画信号（２
６）の受光素子アレイ２の部分のレベルが低下しても、
ピークホールド信号（２７）は、受光素子アレイ１，２
．３全体の中から検出され、その値を基にスレッショル
ド信号（２８）が設定されるため、正しいデジタル信号
（２９）が得られる。
このように、１ライン分の画信号の中から検出したピー
ク値を基に、スレッショルドレベルを設定し、デジタル
化するので、同一ライン上において一部に黒い部分が存
在しても、その濃度を正しく読み取ることが可能となる
。
ク値を基に、スレッショルドレベルを設定し、デジタル
化するので、同一ライン上において一部に黒い部分が存
在しても、その濃度を正しく読み取ることが可能となる
。
ここで、ピークホールド回路２５をより詳しいブロック
構成図に示すと、第３図（ａ）のようになるが、具体的
な回路として１よ、第３図（ｂ）のように構成できる。
構成図に示すと、第３図（ａ）のようになるが、具体的
な回路として１よ、第３図（ｂ）のように構成できる。
即ち、第３図（ａ）において、ピークホールド回路３０
，３１．３２は各画信号のピーク値を各々検出し、コン
パレータ３３がその中の最大のものを判定し。
，３１．３２は各画信号のピーク値を各々検出し、コン
パレータ３３がその中の最大のものを判定し。
アナログスイッチ３４がその信号を選択して出力するも
のである。第３図（ｂ）において、３５，３６，３７．
３８はダイオード、３９は演算増幅器、４０はコンデン
サ、４１は抵抗であり、この回路はダイオード３５〜３
７における電圧降下分を図示せぬ回路において補償して
使用する。
のである。第３図（ｂ）において、３５，３６，３７．
３８はダイオード、３９は演算増幅器、４０はコンデン
サ、４１は抵抗であり、この回路はダイオード３５〜３
７における電圧降下分を図示せぬ回路において補償して
使用する。
また、上記実施例では、受光素子アレイ１，２．３に対
する３つの回路を順次動作させるシリアル方式を例にと
ったが、３つの回路を同時に動作させるパラレル方式に
おいても、同様の効果が得られる。
する３つの回路を順次動作させるシリアル方式を例にと
ったが、３つの回路を同時に動作させるパラレル方式に
おいても、同様の効果が得られる。
更に、密着型スキャナを構成する受光素子アレイの数は
何個であっても本発明が適用しうろことは言う迄もない
。
何個であっても本発明が適用しうろことは言う迄もない
。
［効果］
以上説明したように、本発明によれば、全受光素子アレ
イが読み取った画信号の中のピーク値を基に、スレッシ
ョルドレベルを設定して、画信号をデジタル変換するよ
うにしたので、同一ライン上において地肌濃度が変化し
たり黒に塗りつぶされた大きな図形があった場合でも、
その画情報を正しく２値化して読み取ることができる。
イが読み取った画信号の中のピーク値を基に、スレッシ
ョルドレベルを設定して、画信号をデジタル変換するよ
うにしたので、同一ライン上において地肌濃度が変化し
たり黒に塗りつぶされた大きな図形があった場合でも、
その画情報を正しく２値化して読み取ることができる。
第１図は本発明の一実施例に係る画像読取装置のブロッ
ク構成図、第２図は第１図におｔづる原稿の読取波形の
一例を示す図、第３（ａ）はピークホールド回路のブロ
ック構成図、第３図（ｂ）はピークホールド回路の一例
を示す回路図、第４図は従来の画像読取装置の一例を示
すブロック構成図、第５図（ａ） 、 （ｂ）は第４図
における画像読取波形の一例を示す図である。 １．２，３・・・受光素子アレイ、４，５．６・・・増
幅回路、７．８．９・・・Ａ／Ｄ変換回路、１．３，１
４．１５・・・シェーディング補正回路、２５・・・
ピークホールド回路。 β゛５、 第１図 第２図 （２８）スし・、シａｔＬ、−ド侶号 −［−一一一
一一一一一］−第３図 （ａ） （ｂ） 第４図 （ａ） ５図
ク構成図、第２図は第１図におｔづる原稿の読取波形の
一例を示す図、第３（ａ）はピークホールド回路のブロ
ック構成図、第３図（ｂ）はピークホールド回路の一例
を示す回路図、第４図は従来の画像読取装置の一例を示
すブロック構成図、第５図（ａ） 、 （ｂ）は第４図
における画像読取波形の一例を示す図である。 １．２，３・・・受光素子アレイ、４，５．６・・・増
幅回路、７．８．９・・・Ａ／Ｄ変換回路、１．３，１
４．１５・・・シェーディング補正回路、２５・・・
ピークホールド回路。 β゛５、 第１図 第２図 （２８）スし・、シａｔＬ、−ド侶号 −［−一一一
一一一一一］−第３図 （ａ） （ｂ） 第４図 （ａ） ５図
Claims (1)
- 複数の光電変換素子アレイを用いて原稿を走査し、画信
号を読み取る画像読取装置において、上記複数の光電変
換素子アレイが読み取る各画信号を各々独立に増幅する
各増幅回路と、これら各増幅回路で増幅した画信号をデ
ジタル信号に変換する各アナログ・デジタル変換回路と
、上記独立に増幅した各画信号の中から最大値を検出す
る１個のピークホールド回路とを備え、そのピークホー
ルド回路によって検出された画信号の最大値に基づいて
全てのアナログ・デジタル変換回路における２値化判定
のためのスレッショルドレベルを設定することを特徴と
した画像読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60197612A JPS6258778A (ja) | 1985-09-09 | 1985-09-09 | 画像読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60197612A JPS6258778A (ja) | 1985-09-09 | 1985-09-09 | 画像読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6258778A true JPS6258778A (ja) | 1987-03-14 |
Family
ID=16377367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60197612A Pending JPS6258778A (ja) | 1985-09-09 | 1985-09-09 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6258778A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5105286A (en) * | 1989-03-14 | 1992-04-14 | Tetsuo Sakurai | Image reading apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5787678A (en) * | 1980-11-20 | 1982-06-01 | Matsushita Graphic Commun Syst Inc | Video signal processing system |
| JPS5927674A (ja) * | 1982-08-05 | 1984-02-14 | Canon Inc | 画信号処理回路 |
-
1985
- 1985-09-09 JP JP60197612A patent/JPS6258778A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5787678A (en) * | 1980-11-20 | 1982-06-01 | Matsushita Graphic Commun Syst Inc | Video signal processing system |
| JPS5927674A (ja) * | 1982-08-05 | 1984-02-14 | Canon Inc | 画信号処理回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5105286A (en) * | 1989-03-14 | 1992-04-14 | Tetsuo Sakurai | Image reading apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554583A (en) | Shading correction device | |
| JPS6340071B2 (ja) | ||
| JP2918041B2 (ja) | 画像読取り装置 | |
| US6304826B1 (en) | Self-calibration method and circuit architecture of image sensor | |
| JPS6258778A (ja) | 画像読取装置 | |
| US6690420B1 (en) | Integrated circuit architecture of contact image sensor for generating binary images | |
| JPS6156673B2 (ja) | ||
| JPS6053915B2 (ja) | 図形入力装置 | |
| JPS6339141B2 (ja) | ||
| JPS62157470A (ja) | 情報読取装置 | |
| JPH07121685A (ja) | 照明光量異常検出回路 | |
| JP2849311B2 (ja) | 光学的読取装置 | |
| JP2675079B2 (ja) | ２値化処理回路 | |
| JPH0468768A (ja) | デジタル原稿読取装置 | |
| JPS58202662A (ja) | 画像読取装置 | |
| JP3209395B2 (ja) | 画像情報処理装置 | |
| JPH0738999Y2 (ja) | データ読取装置 | |
| JPH0666885B2 (ja) | 画像読取装置 | |
| JPH0417586B2 (ja) | ||
| JPS5957572A (ja) | ２値化方式 | |
| JP2506643B2 (ja) | 前歴補正読取装置 | |
| JPS63186387A (ja) | ２値化回路 | |
| JPS6160475B2 (ja) | ||
| JPS60157376A (ja) | 映像信号処理回路 | |
| JPH0199370A (ja) | 読取部汚れ検出回路 |