JPS6258658A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6258658A JPS6258658A JP19832385A JP19832385A JPS6258658A JP S6258658 A JPS6258658 A JP S6258658A JP 19832385 A JP19832385 A JP 19832385A JP 19832385 A JP19832385 A JP 19832385A JP S6258658 A JPS6258658 A JP S6258658A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- semiconductor substrate
- region
- substrate
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係り、特にチャンネルストップの
存在に伴なって派生する製造工程の複雑化、集積度の低
下等の問題を解消することができる半導体装置に関する
。
存在に伴なって派生する製造工程の複雑化、集積度の低
下等の問題を解消することができる半導体装置に関する
。
本発明は、素子間分離領域を導電性物質で形成し、該導
電性物質に電圧を印加することによって、れにより、溝
型の素子量分Ｈ’ｐＨ域を有した従来の半導体装置が、
チャンネルストップを必須としていたために集積度の低
下、その他種々の不都合を生じていたのを、解決したも
のである。
電性物質に電圧を印加することによって、れにより、溝
型の素子量分Ｈ’ｐＨ域を有した従来の半導体装置が、
チャンネルストップを必須としていたために集積度の低
下、その他種々の不都合を生じていたのを、解決したも
のである。
従来の半導体装置、例えば５ｉＬＳＩの製造においては
Ｂ ＯＸ （Ｂｕｒｉｅｄ ０ｘｉｄｅ ｌ５ｏｌａｔ
ｉｏｎ）法によって素子間を微細分刈することが一般に
行われている。すなわち、第３図（イ）（ロ）は従来の
ＢＯＸ法によって形成された溝型の素子間分離領域を示
し、この素子間分離領域はＳｉＯ２等をマスクとしてエ
ツチングを行うことによってＳｉ基板１上に形成された
溝２と、この溝２の内壁面上全体に渡って形成された薄
いＳ ｉ Ｏｚ膜等からなる酸化膜３と、溝２内にＣＶ
Ｄ法等によって充填される５ｉｎ２等の絶縁物、或いは
ポ’ＪＳｉ等の導電性物質からなる充填物質４とから成
る。この充填物質４の表面の不要な部分は、ｔＥ法によ
り工。
Ｂ ＯＸ （Ｂｕｒｉｅｄ ０ｘｉｄｅ ｌ５ｏｌａｔ
ｉｏｎ）法によって素子間を微細分刈することが一般に
行われている。すなわち、第３図（イ）（ロ）は従来の
ＢＯＸ法によって形成された溝型の素子間分離領域を示
し、この素子間分離領域はＳｉＯ２等をマスクとしてエ
ツチングを行うことによってＳｉ基板１上に形成された
溝２と、この溝２の内壁面上全体に渡って形成された薄
いＳ ｉ Ｏｚ膜等からなる酸化膜３と、溝２内にＣＶ
Ｄ法等によって充填される５ｉｎ２等の絶縁物、或いは
ポ’ＪＳｉ等の導電性物質からなる充填物質４とから成
る。この充填物質４の表面の不要な部分は、ｔＥ法によ
り工。
チハソクして除去される。
また、充填物質４の内部や、充填物質４と酸化膜３との
界面に電荷が発生することによって基板１に反転層が形
成されると、トランジスタ等の素子を形成した場合にリ
ーク電流が増大する虞れがあるため、通常は、溝の底面
部及び側面部に基板と同一導電型の不純物をイオン注入
することによってチャンネルストップ拡散領域５を形成
している。即ち、第３図（イ）のように溝２の側壁が垂
直であると、チャンネルストップ５ば底面部だけに形成
されるため、第３図（ロ）に示すように溝２の側壁をテ
ーパー状に傾斜させて側壁にもチャンネルストップが形
成されるようにしている。しかしながら、溝２の側壁を
テーパー状にすると、素子間分離領域の平面方向サイス
が大きくなって集積度を低下させたり、製造工程を複雑
化させる等の問題が起こる。また、チャンヱルストソブ
領域が存在すると、後の熱処理工程でチャンネルストッ
プ領域がさらに拡散されて、活性領域が狭められる虞れ
がある。
界面に電荷が発生することによって基板１に反転層が形
成されると、トランジスタ等の素子を形成した場合にリ
ーク電流が増大する虞れがあるため、通常は、溝の底面
部及び側面部に基板と同一導電型の不純物をイオン注入
することによってチャンネルストップ拡散領域５を形成
している。即ち、第３図（イ）のように溝２の側壁が垂
直であると、チャンネルストップ５ば底面部だけに形成
されるため、第３図（ロ）に示すように溝２の側壁をテ
ーパー状に傾斜させて側壁にもチャンネルストップが形
成されるようにしている。しかしながら、溝２の側壁を
テーパー状にすると、素子間分離領域の平面方向サイス
が大きくなって集積度を低下させたり、製造工程を複雑
化させる等の問題が起こる。また、チャンヱルストソブ
領域が存在すると、後の熱処理工程でチャンネルストッ
プ領域がさらに拡散されて、活性領域が狭められる虞れ
がある。
上述したように、従来技術にはチャンネルストップが存
在することによる集積度の低下、工程のｍ雑化という問
題がある。
在することによる集積度の低下、工程のｍ雑化という問
題がある。
本発明の目的はこの問題を解決して、チャンネルストッ
プを形成しないでリーク電流の増大を阻止すことができ
る半導体装置を提供するものである。
プを形成しないでリーク電流の増大を阻止すことができ
る半導体装置を提供するものである。
本発明の半導体基板の選択酸化方法は、半導体素子形成
領域を分離する素子間分離領域を存する半導体装置にお
いて、該素子間分離領域は、半導体基板に形成した溝と
、該溝内に絶縁層を介して充填された導電性ｖＡ質とか
ら成り、該半導体基板の多数キャリアが該溝周辺に蓄積
されるように該導電性物質に電位を与えたことによって
上記目的を達成する。
領域を分離する素子間分離領域を存する半導体装置にお
いて、該素子間分離領域は、半導体基板に形成した溝と
、該溝内に絶縁層を介して充填された導電性ｖＡ質とか
ら成り、該半導体基板の多数キャリアが該溝周辺に蓄積
されるように該導電性物質に電位を与えたことによって
上記目的を達成する。
（発明の作用〕
すなわち本発明によれば、半導体基板上に形成された素
子間分離用の溝内に導電性物質を充填し、この導電性物
質に所定の電圧を印加して所定の電位を保持させること
によって該導電性物質と近接する半導体基板１上に反対
電位のキャリアを蓄積（アキュミレイト）させるように
したため、チャンネルストップが無くてもリーク電流の
発生を防止することができるとともに、製造工程の面潔
化、集積度の向上を図ることができる。
子間分離用の溝内に導電性物質を充填し、この導電性物
質に所定の電圧を印加して所定の電位を保持させること
によって該導電性物質と近接する半導体基板１上に反対
電位のキャリアを蓄積（アキュミレイト）させるように
したため、チャンネルストップが無くてもリーク電流の
発生を防止することができるとともに、製造工程の面潔
化、集積度の向上を図ることができる。
以下、本発明の半導体装置について実施例により詳細に
説明する。
説明する。
第１図は本発明の一実施例であり、半導体基板１上には
ソース１１、ドレイン１２、ゲート１３からなるトラン
ジスタ等の素子形成領域１０と、素子形成領域１０の外
周辺部に形成された溝型の素子間分離領域１５と、Ａ１
等から成る配線１６とが配設されている。半導体基板１
としては、ｐ型、ｎ型の何れも使用可能である。
ソース１１、ドレイン１２、ゲート１３からなるトラン
ジスタ等の素子形成領域１０と、素子形成領域１０の外
周辺部に形成された溝型の素子間分離領域１５と、Ａ１
等から成る配線１６とが配設されている。半導体基板１
としては、ｐ型、ｎ型の何れも使用可能である。
素子間分離領域１５は、半導体基板１上に形成された垂
直な側壁を有する溝１７の内壁（側壁、底壁を含む）全
体にＳ ｉ Ｏｚ等の絶縁層１８を被覆形成してから該
溝１７内にポリＳｉ等の導電性物質から成る充填物質１
９を充填することによって形成される。
直な側壁を有する溝１７の内壁（側壁、底壁を含む）全
体にＳ ｉ Ｏｚ等の絶縁層１８を被覆形成してから該
溝１７内にポリＳｉ等の導電性物質から成る充填物質１
９を充填することによって形成される。
導電性物質（充填物質）１９としては、ポリＳｉの他に
も、高融点金属や、シリサイド等を用いることができる
。
も、高融点金属や、シリサイド等を用いることができる
。
この素子間分離領域１５に対しては、図示のように電気
的コンタクトをとることにより所定の電圧が印加される
。この電圧印加によって半導体基板１の多数のキャリア
（充填物質とは逆の電位を有する）を溝１７の周辺に蓄
積させることができ、イオン注入した場合と同じ効果を
得ることができる。半導体基板がｐ型基板である場合は
基板の電位よりもマイナスの電圧を、ｎ型の基板の場合
は基板の電位よりもプラスの電圧をそれぞれ印加する。
的コンタクトをとることにより所定の電圧が印加される
。この電圧印加によって半導体基板１の多数のキャリア
（充填物質とは逆の電位を有する）を溝１７の周辺に蓄
積させることができ、イオン注入した場合と同じ効果を
得ることができる。半導体基板がｐ型基板である場合は
基板の電位よりもマイナスの電圧を、ｎ型の基板の場合
は基板の電位よりもプラスの電圧をそれぞれ印加する。
第２図は本発明の他の実施例であり、絶縁層１８と充填
物質１９との間に金属等の導電性物質２０を介在させて
、この導電性物質２０に対して電圧を印加するようにし
たものである。この場合、充填物質１９は非導電性物質
であっても良い。
物質１９との間に金属等の導電性物質２０を介在させて
、この導電性物質２０に対して電圧を印加するようにし
たものである。この場合、充填物質１９は非導電性物質
であっても良い。
以上の構成の素子間分離領域を有する半導体装置にあっ
ては、外部からプラスまたはマイナスの電荷が侵入して
きた場合、充填物質１９の電位（プラスまたはマイナス
）によって該電荷は反発されて退けられるか、或は吸引
されて捕獲されてしまうため、素子形成領域１０に対す
る悪影響を防くこ１８によってシールドされるため、基
板１に対する影響を排除することができる。このため、
チャンネルストップを形成する必要を全く無くすること
ができ、チャンネルストップの形成に伴う種々の不都合
を無くすることができる。このことは、第２図に示した
実施例においても同様である。
ては、外部からプラスまたはマイナスの電荷が侵入して
きた場合、充填物質１９の電位（プラスまたはマイナス
）によって該電荷は反発されて退けられるか、或は吸引
されて捕獲されてしまうため、素子形成領域１０に対す
る悪影響を防くこ１８によってシールドされるため、基
板１に対する影響を排除することができる。このため、
チャンネルストップを形成する必要を全く無くすること
ができ、チャンネルストップの形成に伴う種々の不都合
を無くすることができる。このことは、第２図に示した
実施例においても同様である。
）よじトＡら明（ま、１匙棗ひ士ヤネ１しλド・・・ン
°ヒイをＤ士〆一て；ｅＪ−、、。
°ヒイをＤ士〆一て；ｅＪ−、、。
上述の如く本発明の半導体装置にあっては、チャンネル
ストップの形成に伴なって生しる工程の複雑化、集積度
の低下、活性領域の拡散等の問題を解消することができ
る。
ストップの形成に伴なって生しる工程の複雑化、集積度
の低下、活性領域の拡散等の問題を解消することができ
る。
第１図は本発明の１つの実施例の構成説明図、第２図は
本発明の他の実施例の＋１４成説明図、第３図（イ）（
ロ）は従来の素子間分離領域の構成説明図である。 １・・・半導体基板、１０・・・素子形成領域、１１・
・・ソース、１２・・・ドレイン、１３・・・ゲート、
１５・・・素子間分離領域、１６・・・配線、１７・・
・溝、１８・・・絶縁層、１９・・・充填物質、２０・
・・導電性物質。
本発明の他の実施例の＋１４成説明図、第３図（イ）（
ロ）は従来の素子間分離領域の構成説明図である。 １・・・半導体基板、１０・・・素子形成領域、１１・
・・ソース、１２・・・ドレイン、１３・・・ゲート、
１５・・・素子間分離領域、１６・・・配線、１７・・
・溝、１８・・・絶縁層、１９・・・充填物質、２０・
・・導電性物質。
Claims (1)
- 半導体素子形成領域を分離する素子間分離領域を有する
半導体装置において、該素子間分離領域は、半導体基板
に形成した溝と、該溝内に絶縁層を介して充填された導
電性物質とから成り、該半導体基板の多数キャリアが該
溝周辺に蓄積されるように該導電性物質に電位を与えた
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19832385A JPS6258658A (ja) | 1985-09-07 | 1985-09-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19832385A JPS6258658A (ja) | 1985-09-07 | 1985-09-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6258658A true JPS6258658A (ja) | 1987-03-14 |
Family
ID=16389198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19832385A Pending JPS6258658A (ja) | 1985-09-07 | 1985-09-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6258658A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5859466A (en) * | 1995-06-07 | 1999-01-12 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure and method for making thereof |
| US7301207B2 (en) * | 2004-06-21 | 2007-11-27 | Hynix Semiconductor Inc. | Semiconductor device capable of threshold voltage adjustment by applying an external voltage |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154743A (en) * | 1979-05-22 | 1980-12-02 | Fujitsu Ltd | Semiconductor device and method of fabricating the same |
| JPS60250645A (ja) * | 1984-05-25 | 1985-12-11 | Nec Corp | 半導体装置 |
-
1985
- 1985-09-07 JP JP19832385A patent/JPS6258658A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154743A (en) * | 1979-05-22 | 1980-12-02 | Fujitsu Ltd | Semiconductor device and method of fabricating the same |
| JPS60250645A (ja) * | 1984-05-25 | 1985-12-11 | Nec Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5859466A (en) * | 1995-06-07 | 1999-01-12 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure and method for making thereof |
| US6274919B1 (en) | 1995-06-07 | 2001-08-14 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure |
| US7301207B2 (en) * | 2004-06-21 | 2007-11-27 | Hynix Semiconductor Inc. | Semiconductor device capable of threshold voltage adjustment by applying an external voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5668391A (en) | Vertical thin film transistor | |
| US4523213A (en) | MOS Semiconductor device and method of manufacturing the same | |
| JPS63296278A (ja) | Ｍｏｓ半導体装置 | |
| US5879995A (en) | High-voltage transistor and manufacturing method therefor | |
| JPH1012847A (ja) | 半導体デバイスの製造方法 | |
| JP2733909B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH098321A (ja) | 半導体素子のトランジスター構造及びその製造方法 | |
| KR100422412B1 (ko) | 수직 실리콘-온-인슐레이터 구조의 원통형 트랜지스터 및그 제조 방법 | |
| JPS6258658A (ja) | 半導体装置 | |
| KR950034667A (ko) | 반도체 소자 및 그 제조방법 | |
| US4288910A (en) | Method of manufacturing a semiconductor device | |
| JP2710843B2 (ja) | 半導体装置の製造方法 | |
| KR0161737B1 (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| JPS63211762A (ja) | 絶縁ゲ−ト型半導体装置とその製法 | |
| JPH0974190A (ja) | 半導体装置 | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JPH04294585A (ja) | 縦型ｍｏｓ半導体装置の製造方法 | |
| JPH04192368A (ja) | 縦チャンネルｆｅｔ | |
| KR100252767B1 (ko) | 반도체장치 및 그제조방법 | |
| KR100271805B1 (ko) | 트랜지스터및 그 제조 방법 | |
| KR940009365B1 (ko) | 트랜치를 이용한 cmos 제조방법 | |
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| JPH025436A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03241870A (ja) | 半導体装置 | |
| JP2765142B2 (ja) | 半導体装置の製造方法 |