JPS6255709B2 - - Google Patents
Info
- Publication number
- JPS6255709B2 JPS6255709B2 JP53165821A JP16582178A JPS6255709B2 JP S6255709 B2 JPS6255709 B2 JP S6255709B2 JP 53165821 A JP53165821 A JP 53165821A JP 16582178 A JP16582178 A JP 16582178A JP S6255709 B2 JPS6255709 B2 JP S6255709B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- insulating film
- contact window
- region
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、バイポーラ・トランジスタのエミツ
タ領域をセルフ・アラインメント方式で形成する
ことができる半導体装置の製造方法に関する。
タ領域をセルフ・アラインメント方式で形成する
ことができる半導体装置の製造方法に関する。
従来、バイポーラ・トランジスタのエミツタ領
域はベース領域内に在るように作られている。
域はベース領域内に在るように作られている。
第1図は通常のバイポーラ・トランジスタの要
部平面図であり、1はフイールドの厚い絶縁膜、
2はベース領域、3はエミツタ・コンタクト窓、
4はベース・コンタクト窓を示している。
部平面図であり、1はフイールドの厚い絶縁膜、
2はベース領域、3はエミツタ・コンタクト窓、
4はベース・コンタクト窓を示している。
このような半導体装置に於いて、エミツタ面積
を必要なだけ確保しながら高集積化しようとする
と、エミツタ領域をセルフ・アラインメント方式
で形成することが考えられる。
を必要なだけ確保しながら高集積化しようとする
と、エミツタ領域をセルフ・アラインメント方式
で形成することが考えられる。
第2図はエミツタ領域をセルフ・アラインメン
ト方式で形成したバイポーラ・トランジスタの要
部平面図であり、5はフイールドの厚い絶縁膜、
6はベース領域、7はエミツタ・コンタクト窓、
8はベース・コンタクト窓をそれぞれ示してい
る。
ト方式で形成したバイポーラ・トランジスタの要
部平面図であり、5はフイールドの厚い絶縁膜、
6はベース領域、7はエミツタ・コンタクト窓、
8はベース・コンタクト窓をそれぞれ示してい
る。
ところが、エミツタ領域のセルフ・アラインメ
ント方式に依る形成は然程簡単ではない。特に、
近年のバイポーラ半導体装置では、フイールドに
厚い絶縁膜を形成し、ベース領域が形成される部
分に薄い絶縁膜を形成する構造を採ることが多い
ので問題を生じる。このような形式の半導体装置
としては、例えば、エピタキシヤル成長半導体層
から半導体基板に達するV字溝を形成し、その内
側に絶縁膜を形成してから多結晶シリコンで埋め
多結晶シリコン層の表面に厚い絶縁膜を形成した
構成に依つて素子間分離を行なうもの、エピタキ
シヤル成長半導体層から半導体基板に達する埋込
み絶縁層で素子間分離を行なう所謂アイソプレー
ナ型と呼ばれるもの、厚い絶縁膜をエピタキシヤ
ル成長半導体層に埋込み、その下側に半導体基板
に達する高濃度不純物領域を形成した構成に依つ
て素子間分離を行なうもの、などがそれである。
ント方式に依る形成は然程簡単ではない。特に、
近年のバイポーラ半導体装置では、フイールドに
厚い絶縁膜を形成し、ベース領域が形成される部
分に薄い絶縁膜を形成する構造を採ることが多い
ので問題を生じる。このような形式の半導体装置
としては、例えば、エピタキシヤル成長半導体層
から半導体基板に達するV字溝を形成し、その内
側に絶縁膜を形成してから多結晶シリコンで埋め
多結晶シリコン層の表面に厚い絶縁膜を形成した
構成に依つて素子間分離を行なうもの、エピタキ
シヤル成長半導体層から半導体基板に達する埋込
み絶縁層で素子間分離を行なう所謂アイソプレー
ナ型と呼ばれるもの、厚い絶縁膜をエピタキシヤ
ル成長半導体層に埋込み、その下側に半導体基板
に達する高濃度不純物領域を形成した構成に依つ
て素子間分離を行なうもの、などがそれである。
さて、前記のように厚いフイールド絶縁膜と薄
いベース領域形成部分上絶縁膜とを形成するとエ
ミツタ領域をセルフ・アラインメント方式で形成
することが困難である理由を第3図及び第4図を
参照して説明しよう。
いベース領域形成部分上絶縁膜とを形成するとエ
ミツタ領域をセルフ・アラインメント方式で形成
することが困難である理由を第3図及び第4図を
参照して説明しよう。
第3図及び第4図は第2図の線P―Qで切断し
て矢印方向に見る場合と同様方向に見た半導体装
置の要部側面図であるとする。
て矢印方向に見る場合と同様方向に見た半導体装
置の要部側面図であるとする。
図示のように、フイールドに厚い絶縁膜5を形
成し、また、ベース領域形成部分上に薄い絶縁膜
5′を通常の技法で形成した後、第3図に見られ
るように、イオン注入法を適用してベース領域6
を形成する。このベース領域6はエツジ部分で皿
状に浅くなつている。その理由は、厚い絶縁膜5
と薄い絶縁膜5′との境界近傍に所謂バード・ビ
ークが形成されるからであることが知られてい
る。そこで、第4図に見られるように、薄い絶縁
膜5′をウオシユ・アウト法で除去するとエツジ
部分でコレクタである半導体層の表面が露出し、
前回同様イオン注入法でエミツタ領域7′を形成
すると、エミツタ領域7′の一部はコレクタ領域
に入り込み、矢印で指示した部分でコレクタ・エ
ミツタ短絡を生ずることになる。
成し、また、ベース領域形成部分上に薄い絶縁膜
5′を通常の技法で形成した後、第3図に見られ
るように、イオン注入法を適用してベース領域6
を形成する。このベース領域6はエツジ部分で皿
状に浅くなつている。その理由は、厚い絶縁膜5
と薄い絶縁膜5′との境界近傍に所謂バード・ビ
ークが形成されるからであることが知られてい
る。そこで、第4図に見られるように、薄い絶縁
膜5′をウオシユ・アウト法で除去するとエツジ
部分でコレクタである半導体層の表面が露出し、
前回同様イオン注入法でエミツタ領域7′を形成
すると、エミツタ領域7′の一部はコレクタ領域
に入り込み、矢印で指示した部分でコレクタ・エ
ミツタ短絡を生ずることになる。
本発明は、エミツタ領域をセルフ・アライメン
ト方式で形成してもコレクタ・エミツタ短絡が発
生しないように、また、それに加えてエミツタ・
コンタクト窓とベース・コンタクト窓とを同時に
セルフ・アライメント方式で形成できるように
し、位置合わせ余裕分の縮小を可能にして半導体
装置の集積度を向上し且つ信頼性を高めようとす
るものであり、以下これを詳細に説明する。
ト方式で形成してもコレクタ・エミツタ短絡が発
生しないように、また、それに加えてエミツタ・
コンタクト窓とベース・コンタクト窓とを同時に
セルフ・アライメント方式で形成できるように
し、位置合わせ余裕分の縮小を可能にして半導体
装置の集積度を向上し且つ信頼性を高めようとす
るものであり、以下これを詳細に説明する。
次に説明する本発明一実施例では第5図に見ら
れる半導体装置を製造する場合であり、第5図の
11はフイールドの厚い絶縁膜、12はベース領
域、13はエミツタ・コンタクト窓、14はベー
ス・コンタクト窓、15はコレクタ・コンタクト
窓をそれぞれ示している。また、工程説明図であ
る第6図乃至第9図は第5図の線A―A′に於い
て切断した側断面図であり、第10図は同じく線
B―B′に於いて切断した側断面図である。次に、
これ等第6図乃至第10図を参照しつつ、本発明
一実施例の工程を説明する。
れる半導体装置を製造する場合であり、第5図の
11はフイールドの厚い絶縁膜、12はベース領
域、13はエミツタ・コンタクト窓、14はベー
ス・コンタクト窓、15はコレクタ・コンタクト
窓をそれぞれ示している。また、工程説明図であ
る第6図乃至第9図は第5図の線A―A′に於い
て切断した側断面図であり、第10図は同じく線
B―B′に於いて切断した側断面図である。次に、
これ等第6図乃至第10図を参照しつつ、本発明
一実施例の工程を説明する。
第6図参照
(1) n型半導体層10のフイールド部分に厚い絶
縁膜11を、また、その他の部分には薄い絶縁
膜11′を形成した半導体ウエハを用意する。
縁膜11を、また、その他の部分には薄い絶縁
膜11′を形成した半導体ウエハを用意する。
第7図参照
(2) 通常の技法に依り、フオト・レジスト膜の形
成、パターン露光、現像を行ない、エミツタ領
域形成用兼エミツタ・コンタクト窓を形成すべ
き部分、ベース・コンタクト窓を形成すべき部
分、コレクタ・コンタクト窓を形成すべき部分
を覆うマスク膜16を形成する。
成、パターン露光、現像を行ない、エミツタ領
域形成用兼エミツタ・コンタクト窓を形成すべ
き部分、ベース・コンタクト窓を形成すべき部
分、コレクタ・コンタクト窓を形成すべき部分
を覆うマスク膜16を形成する。
(3) イオン注入法を適用して硼素イオンを注入し
てp型ベース領域の一部121を形成する。
尚、エミツタ・コンタクト窓及びベース・コン
タクト窓を形成する為のパターンはベース領域
を形成する為のパターンと重なりを持つても一
向に差支えないから、その位置合せ余裕は極め
て大きい。
てp型ベース領域の一部121を形成する。
尚、エミツタ・コンタクト窓及びベース・コン
タクト窓を形成する為のパターンはベース領域
を形成する為のパターンと重なりを持つても一
向に差支えないから、その位置合せ余裕は極め
て大きい。
第8図参照
(4) 所謂ドライ・オツクス技術を適用して弗酸ガ
ス雰囲気中にて高周波放電に曝し、マスク膜1
6の下に在る薄い絶縁膜11′をエツチング
し、エミツタ・コンタクト窓13、ベース・コ
ンタクト窓14、コレクタ・コンタクト窓15
を形成する。
ス雰囲気中にて高周波放電に曝し、マスク膜1
6の下に在る薄い絶縁膜11′をエツチング
し、エミツタ・コンタクト窓13、ベース・コ
ンタクト窓14、コレクタ・コンタクト窓15
を形成する。
第9図参照
(5) コレクタ・コンタクト窓15の部分を例えば
フオト・レジスト膜で覆つてから、再びイオン
注入法を適用して硼素イオンを注入してp型ベ
ース領域の一部122を形成する。尚、ベース
領域の一部121及び122に依りベース領域
12が形成される。
フオト・レジスト膜で覆つてから、再びイオン
注入法を適用して硼素イオンを注入してp型ベ
ース領域の一部122を形成する。尚、ベース
領域の一部121及び122に依りベース領域
12が形成される。
(6) コレクタ・コンタクト窓15を覆うフオト・
レジスト膜を除去し、新たにベース・コンタク
ト窓14をフオト・レジスト膜で覆つてから、
更にまたイオン注入法を適用してエミツタ領域
17及びコレクタ・コンタクト補償領域18を
形成する。
レジスト膜を除去し、新たにベース・コンタク
ト窓14をフオト・レジスト膜で覆つてから、
更にまたイオン注入法を適用してエミツタ領域
17及びコレクタ・コンタクト補償領域18を
形成する。
このような工程を経た後、常法に従つて電極・
配線を形成して完成する。尚、エミツタ領域17
並びにコレクタ・コンタクト補償領域18の形成
は、前記工程(5)の後にコレクタ・コンタクト窓1
5を覆うフオト・レジスト膜を除去し、燐硅酸ガ
ラス膜を形成し、ベース・コンタクト窓上に在る
もののみを除去してから熱処理を行なつて所謂固
相・固相拡散法で行なうことができ、また、要す
れば、ベース領域の一部122も固相・固相拡散
法で形成しても良い。
配線を形成して完成する。尚、エミツタ領域17
並びにコレクタ・コンタクト補償領域18の形成
は、前記工程(5)の後にコレクタ・コンタクト窓1
5を覆うフオト・レジスト膜を除去し、燐硅酸ガ
ラス膜を形成し、ベース・コンタクト窓上に在る
もののみを除去してから熱処理を行なつて所謂固
相・固相拡散法で行なうことができ、また、要す
れば、ベース領域の一部122も固相・固相拡散
法で形成しても良い。
前記のようにして形成したエミツタ領域17は
第10図に見られるように、そのエツジに於いて
もベース領域12の下側に出てしまうことはない
から、エミツタ・コレクタ短絡は生じない。
第10図に見られるように、そのエツジに於いて
もベース領域12の下側に出てしまうことはない
から、エミツタ・コレクタ短絡は生じない。
以上の説明で判るように、本発明に依れば、半
導体基板上に厚いフイールド用絶縁膜及び少なく
ともベース領域を形成すべき部分を覆う薄い絶縁
膜を形成し、次に、前記薄い絶縁膜上に諸コンタ
クト窓を形成すべき部分を覆うマスク膜を形成し
てからイオン注入を行つてベース領域の一部を形
成し、次に、前記マスク膜を介しその下に在る前
記薄い絶縁膜のみをプラズマ・エツチングして除
去することに依り該マスク膜をも除去し少なくと
もエミツタ・コンタクト窓及びベース・コンタク
ト窓を開口してからそれ等窓を介して不純物導入
を行つて残りのベース領域の一部を形成してベー
ス領域を完成させ、次に、エミツタ・コンタクト
窓から不純物を導入してエミツタ領域をセルフ・
アライメントで形成するようにしている。
導体基板上に厚いフイールド用絶縁膜及び少なく
ともベース領域を形成すべき部分を覆う薄い絶縁
膜を形成し、次に、前記薄い絶縁膜上に諸コンタ
クト窓を形成すべき部分を覆うマスク膜を形成し
てからイオン注入を行つてベース領域の一部を形
成し、次に、前記マスク膜を介しその下に在る前
記薄い絶縁膜のみをプラズマ・エツチングして除
去することに依り該マスク膜をも除去し少なくと
もエミツタ・コンタクト窓及びベース・コンタク
ト窓を開口してからそれ等窓を介して不純物導入
を行つて残りのベース領域の一部を形成してベー
ス領域を完成させ、次に、エミツタ・コンタクト
窓から不純物を導入してエミツタ領域をセルフ・
アライメントで形成するようにしている。
この構成に依つて得られた半導体装置では、ベ
ース領域及びエミツタ領域のエツジの部分で深さ
が逆転してエミツタ・コレクタ間が短絡するよう
なことはなく、また、エミツタ・コンタクト窓と
ベース・コンタクト窓はドライ・オツクス技術を
用いセルフ・アライメント方式で同時に開口され
るので、それ等の位置合わせ余裕の縮小が可能と
なり、半導体装置の信頼性向上及び集積度向上に
有効である。
ース領域及びエミツタ領域のエツジの部分で深さ
が逆転してエミツタ・コレクタ間が短絡するよう
なことはなく、また、エミツタ・コンタクト窓と
ベース・コンタクト窓はドライ・オツクス技術を
用いセルフ・アライメント方式で同時に開口され
るので、それ等の位置合わせ余裕の縮小が可能と
なり、半導体装置の信頼性向上及び集積度向上に
有効である。
第1図は従来技術で作られた半導体装置の要部
平面説明図、第2図乃至第4図はエミツタ領域を
セルフ・アラインメント方式で形成する場合の説
明図、第5図乃至第10図は本発明一実施例を説
明する為の工程説明図である。 図に於いて、10は半導体基板、12はベース
領域、13はエミツタ・コンタクト窓、14はベ
ース・コンタクト窓、15はコレクタ・コンタク
ト窓、16はフオト・レジスト膜、17はエミツ
タ領域、18はコレクタ・コンタクト補償領域で
ある。
平面説明図、第2図乃至第4図はエミツタ領域を
セルフ・アラインメント方式で形成する場合の説
明図、第5図乃至第10図は本発明一実施例を説
明する為の工程説明図である。 図に於いて、10は半導体基板、12はベース
領域、13はエミツタ・コンタクト窓、14はベ
ース・コンタクト窓、15はコレクタ・コンタク
ト窓、16はフオト・レジスト膜、17はエミツ
タ領域、18はコレクタ・コンタクト補償領域で
ある。
Claims (1)
- 【特許請求の範囲】 1 半導体基板上に厚いフイールド用絶縁膜及び
少なくともベース領域を形成すべき部分を覆う薄
い絶縁膜を形成し、 次に、前記薄い絶縁膜上に諸コンタクト窓を形
成すべき部分を覆うマスク膜を形成してからイオ
ン注入を行つてベース領域の一部を形成し、 次に、前記マスク膜を介しその下に在る前記薄
い絶縁膜のみをプラズマ・エツチングして除去す
ることに依り該マスク膜をも除去し少なくともエ
ミツタ・コンタクト窓及びベース・コンタクト窓
を開口してからそれ等窓を介して不純物導入を行
つて残りのベース領域の一部を形成してベース領
域を完成させ、 次に、エミツタ・コンタクト窓から不純物を導
入してエミツタ領域をセルフ・アライメントで形
成する工程が含まれることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16582178A JPS5593258A (en) | 1978-12-30 | 1978-12-30 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16582178A JPS5593258A (en) | 1978-12-30 | 1978-12-30 | Manufacture of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5593258A JPS5593258A (en) | 1980-07-15 |
JPS6255709B2 true JPS6255709B2 (ja) | 1987-11-20 |
Family
ID=15819627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16582178A Granted JPS5593258A (en) | 1978-12-30 | 1978-12-30 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5593258A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0587324U (ja) * | 1991-05-31 | 1993-11-26 | エヌエスケー・トリントン株式会社 | ラジアル軸受の軸とブラケットの組み付け構造 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5850773A (ja) * | 1981-09-19 | 1983-03-25 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPS5871654A (ja) * | 1981-10-23 | 1983-04-28 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS59161067A (ja) * | 1983-03-04 | 1984-09-11 | Hitachi Micro Comput Eng Ltd | バイポ−ラ型半導体装置の製造方法 |
US5117271A (en) * | 1990-12-07 | 1992-05-26 | International Business Machines Corporation | Low capacitance bipolar junction transistor and fabrication process therfor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53129985A (en) * | 1977-04-20 | 1978-11-13 | Hitachi Ltd | Production of semiconductor device |
JPS5571836A (en) * | 1978-11-17 | 1980-05-30 | Toray Industries | Special extensible yarn |
-
1978
- 1978-12-30 JP JP16582178A patent/JPS5593258A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53129985A (en) * | 1977-04-20 | 1978-11-13 | Hitachi Ltd | Production of semiconductor device |
JPS5571836A (en) * | 1978-11-17 | 1980-05-30 | Toray Industries | Special extensible yarn |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0587324U (ja) * | 1991-05-31 | 1993-11-26 | エヌエスケー・トリントン株式会社 | ラジアル軸受の軸とブラケットの組み付け構造 |
Also Published As
Publication number | Publication date |
---|---|
JPS5593258A (en) | 1980-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2886494B2 (ja) | 集積回路チップの製造方法 | |
US4002511A (en) | Method for forming masks comprising silicon nitride and novel mask structures produced thereby | |
JPH0322695B2 (ja) | ||
US4473941A (en) | Method of fabricating zener diodes | |
JPS58107630A (ja) | 半導体装置の自己整合方法 | |
US5480816A (en) | Method of fabricating a bipolar transistor having a link base | |
JPH06318634A (ja) | 半導体装置の素子分離方法 | |
JPS6255709B2 (ja) | ||
JPH0828424B2 (ja) | 半導体装置およびその製造方法 | |
US4465528A (en) | Method of producing a walled emitter semiconductor device | |
US5763316A (en) | Substrate isolation process to minimize junction leakage | |
JPS6252950B2 (ja) | ||
JPS58200554A (ja) | 半導体装置の製造方法 | |
KR910008978B1 (ko) | 반도체 장치의 제조방법 | |
JP2658027B2 (ja) | 半導体装置の製造方法 | |
JPS6161268B2 (ja) | ||
JPH0239091B2 (ja) | ||
JPH0126184B2 (ja) | ||
JP2550302B2 (ja) | 半導体装置の製造方法 | |
JP3106487B2 (ja) | 半導体装置の製造方法 | |
JPH0389532A (ja) | 半導体装置の製造方法 | |
KR0183971B1 (ko) | 반도체소자 분리방법 | |
KR910005404B1 (ko) | 고성능 바이폴라 트랜지스터의 제조방법 | |
GB2115609A (en) | Semiconductor structure manufacturing method | |
JPS59155961A (ja) | 半導体装置の製造方法 |