JPS6255704B2 - - Google Patents
Info
- Publication number
- JPS6255704B2 JPS6255704B2 JP55044704A JP4470480A JPS6255704B2 JP S6255704 B2 JPS6255704 B2 JP S6255704B2 JP 55044704 A JP55044704 A JP 55044704A JP 4470480 A JP4470480 A JP 4470480A JP S6255704 B2 JPS6255704 B2 JP S6255704B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- metal layer
- wettability
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 136
- 230000008018 melting Effects 0.000 claims abstract description 36
- 238000002844 melting Methods 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 17
- 238000003466 welding Methods 0.000 claims description 9
- 238000012360 testing method Methods 0.000 abstract description 46
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 229910001128 Sn alloy Inorganic materials 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010949 copper Substances 0.000 description 14
- 239000011651 chromium Substances 0.000 description 13
- 230000004927 fusion Effects 0.000 description 13
- 239000010408 film Substances 0.000 description 9
- 239000010931 gold Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000010936 titanium Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は、フリツプチツプ等におけるハンダ溶
融接続による電子部品の搭載方法に関するもので
ある。
融接続による電子部品の搭載方法に関するもので
ある。
フリツプチツプ等における一般的なハンダ溶融
接続端子（ソルダーバンプとも称する）は３ない
し４層の導電体金属層（例えば、Al―Cr―Cu，
Al―Ti―Ni―Au）とこの上に載せたハンダから
なる。このようなハンダ溶融接続端子の一例を第
１図の概略断面に示す。第１図におけるハンダ溶
融接続端子１は４層の導電体金属層、すなわち、
アルミニウム（Al）層２，チタン（Ti）層３，
ニツケル（Ni）層４および金（Au）層５とハン
ダ６とからなり、保護膜（例えば二酸化ケイ素
（SiO2）膜）７を有する半導体基板８の上に設け
られている。
接続端子（ソルダーバンプとも称する）は３ない
し４層の導電体金属層（例えば、Al―Cr―Cu，
Al―Ti―Ni―Au）とこの上に載せたハンダから
なる。このようなハンダ溶融接続端子の一例を第
１図の概略断面に示す。第１図におけるハンダ溶
融接続端子１は４層の導電体金属層、すなわち、
アルミニウム（Al）層２，チタン（Ti）層３，
ニツケル（Ni）層４および金（Au）層５とハン
ダ６とからなり、保護膜（例えば二酸化ケイ素
（SiO2）膜）７を有する半導体基板８の上に設け
られている。
このようなハンダ溶融接続端子を有するチツプ
を製作したところで通常チツプテストを行なう。
このチツプテストには大別して(イ)ハンダ溶融接続
端子にテストプローバの探針（プローブ）を接触
させる方法と(ロ)ハンダ溶融接続端子のハンダをリ
フローしてテスト基板にボンデイングしてからこ
のテスト基板の所定パツドにテストプローバの探
針を接触させる方法とがある。前者のテスト方法
では探針がハンダ溶融接続端子に接触する際かか
る荷重によつてその接続端の下方にある絶縁層な
いし導電層にクラツク、断線などの欠陥が生じる
ことがある。一方、後者のテスト方法ではハンダ
溶融接続端子には荷重はかからないが、テスト後
にテスト基板から接続端子を切離す際にハンダが
テスト基板側に残ることがありその残り量も個々
さまざまであり、全体としてハンダ溶融接続端子
側にあるハンダ量にはバラツキがある。このよう
なバラツキがあるために、次の工程つまり配線基
板（パツケージ等）との実装（ボンデイング）時
に接続不良つまりopen等が生じる端子が多発す
る。
を製作したところで通常チツプテストを行なう。
このチツプテストには大別して(イ)ハンダ溶融接続
端子にテストプローバの探針（プローブ）を接触
させる方法と(ロ)ハンダ溶融接続端子のハンダをリ
フローしてテスト基板にボンデイングしてからこ
のテスト基板の所定パツドにテストプローバの探
針を接触させる方法とがある。前者のテスト方法
では探針がハンダ溶融接続端子に接触する際かか
る荷重によつてその接続端の下方にある絶縁層な
いし導電層にクラツク、断線などの欠陥が生じる
ことがある。一方、後者のテスト方法ではハンダ
溶融接続端子には荷重はかからないが、テスト後
にテスト基板から接続端子を切離す際にハンダが
テスト基板側に残ることがありその残り量も個々
さまざまであり、全体としてハンダ溶融接続端子
側にあるハンダ量にはバラツキがある。このよう
なバラツキがあるために、次の工程つまり配線基
板（パツケージ等）との実装（ボンデイング）時
に接続不良つまりopen等が生じる端子が多発す
る。
本発明は上述の欠点を除去するもので、多層導
電膜上にハンダを形成した接続端子を備える電子
部品であつて、該ハンダにより外部の端子と溶着
した後、該外部の端子から該接続端子を取外す工
程が含まれてなる電子部品の搭載方法において、
該多層導電膜の最上金属層上にハンダとぬれ性の
悪い第１の金属層を、その上にはハンダとぬれ性
の良い第２の金属層を、更にその上には第１のハ
ンダを形成する工程と、該第１のハンダと該外部
の端子とを溶着する工程と合金化した該第１のハ
ンダと該第２の金属層とを該外部の端子側に残
し、該第１の金属層が表出するように該外部の端
子から取外す工程と、該第２の金属層を除去した
後、露出した前記最上金属層上に新たに第２のハ
ンダを形成する工程と、が含まれてなることを特
徴とする電子部品の搭載方法を提供するものであ
る。
電膜上にハンダを形成した接続端子を備える電子
部品であつて、該ハンダにより外部の端子と溶着
した後、該外部の端子から該接続端子を取外す工
程が含まれてなる電子部品の搭載方法において、
該多層導電膜の最上金属層上にハンダとぬれ性の
悪い第１の金属層を、その上にはハンダとぬれ性
の良い第２の金属層を、更にその上には第１のハ
ンダを形成する工程と、該第１のハンダと該外部
の端子とを溶着する工程と合金化した該第１のハ
ンダと該第２の金属層とを該外部の端子側に残
し、該第１の金属層が表出するように該外部の端
子から取外す工程と、該第２の金属層を除去した
後、露出した前記最上金属層上に新たに第２のハ
ンダを形成する工程と、が含まれてなることを特
徴とする電子部品の搭載方法を提供するものであ
る。
すなわち、この電子部品搭載方法とは、途中で
テスト基板を利用したチツプテストができるよう
に多層導電体金属とハンダとの間でハンダの下に
ハンダとのぬれ性の良い金属層そしてその下にハ
ンダとのぬれ性の悪い金属層を追加形成し、この
ハンダ溶融接続端子をテスト基板に接続するため
のハンダ溶融熱処理および前記テスト基板から切
離すためのハンダ溶融熱処理によつてハンダとの
ぬれ性の良い金属層をハンダと合金化してテスト
基板からの切離しの際にハンダをテスト基板に残
し、次にハンダとのぬれ性の悪い金属層をエツチ
ング除去し、再度ハンダを多層導電体金属上に載
せるものである。
テスト基板を利用したチツプテストができるよう
に多層導電体金属とハンダとの間でハンダの下に
ハンダとのぬれ性の良い金属層そしてその下にハ
ンダとのぬれ性の悪い金属層を追加形成し、この
ハンダ溶融接続端子をテスト基板に接続するため
のハンダ溶融熱処理および前記テスト基板から切
離すためのハンダ溶融熱処理によつてハンダとの
ぬれ性の良い金属層をハンダと合金化してテスト
基板からの切離しの際にハンダをテスト基板に残
し、次にハンダとのぬれ性の悪い金属層をエツチ
ング除去し、再度ハンダを多層導電体金属上に載
せるものである。
さらに、次のような方法でも前述の目的を達成
することができる。この方法とは、多層導電膜上
にハンダを形成した接続端子を備える電子部品で
あつて、該ハンダにより外部の端子と溶着した
後、該外部の端子から該接続端子を取外す工程が
含まれてなる電子部品の搭載方法において、該多
層導電膜の最上金属層上に第１のハンダを、その
上にはハンダとぬれ性の悪い第１の金属層を、そ
の上にはハンダとぬれ性の良い第２の金属層を、
更にその上には該第１のハンダよりも融点の低い
第２のハンダを形成する工程と、該第２のハンダ
と該外部の端子とを溶着する工程と、合金化した
該第２のハンダと該第２の金属層とを該外部の端
子側に残し、該第１の金属層が表出するように該
外部の端子から取外す工程と、該第１の金属層を
除去して該第１のハンダを表面に露出させる工程
と、が含まれてなることを特徴とする電子部品の
搭載方法である。すなわち、多層導電体金属上の
ハンダの上にハンダとのぬれ性の悪い金属層次に
ハンダとのぬれ性の良い金属層を追加形成し、さ
らにその上にこのハンダよりも融点の低い別のハ
ンダを載せ、このハンダ溶融接続端子をチツプテ
スト用テスト基板に接続するための低融点ハンダ
の溶融熱処理およびテスト基板から切離すための
低融点ハンダの溶融熱処理によつてハンダとのぬ
れ性の良い金属層をこの低融点ハンダと合金化し
てテスト基板からの切離しの際に低融点ハンダを
前記テスト基板に残し、次にハンダとのぬれ性の
悪い金属層をエツチング除去するものである。結
果として、第１図に示したような構造のハンダ溶
融接続端子が得られることになる。
することができる。この方法とは、多層導電膜上
にハンダを形成した接続端子を備える電子部品で
あつて、該ハンダにより外部の端子と溶着した
後、該外部の端子から該接続端子を取外す工程が
含まれてなる電子部品の搭載方法において、該多
層導電膜の最上金属層上に第１のハンダを、その
上にはハンダとぬれ性の悪い第１の金属層を、そ
の上にはハンダとぬれ性の良い第２の金属層を、
更にその上には該第１のハンダよりも融点の低い
第２のハンダを形成する工程と、該第２のハンダ
と該外部の端子とを溶着する工程と、合金化した
該第２のハンダと該第２の金属層とを該外部の端
子側に残し、該第１の金属層が表出するように該
外部の端子から取外す工程と、該第１の金属層を
除去して該第１のハンダを表面に露出させる工程
と、が含まれてなることを特徴とする電子部品の
搭載方法である。すなわち、多層導電体金属上の
ハンダの上にハンダとのぬれ性の悪い金属層次に
ハンダとのぬれ性の良い金属層を追加形成し、さ
らにその上にこのハンダよりも融点の低い別のハ
ンダを載せ、このハンダ溶融接続端子をチツプテ
スト用テスト基板に接続するための低融点ハンダ
の溶融熱処理およびテスト基板から切離すための
低融点ハンダの溶融熱処理によつてハンダとのぬ
れ性の良い金属層をこの低融点ハンダと合金化し
てテスト基板からの切離しの際に低融点ハンダを
前記テスト基板に残し、次にハンダとのぬれ性の
悪い金属層をエツチング除去するものである。結
果として、第１図に示したような構造のハンダ溶
融接続端子が得られることになる。
また、追加形成する前述のハンダとのぬれ性の
良い金属層が銅で、そして、前述のハンダとのぬ
れ性の悪い金属層がクロム（Cr）で作られてい
ることは好都合である。
良い金属層が銅で、そして、前述のハンダとのぬ
れ性の悪い金属層がクロム（Cr）で作られてい
ることは好都合である。
以下、添付図面を参照しつつ本発明の実施態様
で本発明を詳細に説明する。
で本発明を詳細に説明する。
第２図の概略断面図に示したハンダ溶融接続端
子９は、従来のハンダ溶融接続端子１（第１図）
と比べてAu層５とハンダ６′との間にクロム
（Cr）層１０および銅（Cu）層１１が設けられて
いることが異なる。
子９は、従来のハンダ溶融接続端子１（第１図）
と比べてAu層５とハンダ６′との間にクロム
（Cr）層１０および銅（Cu）層１１が設けられて
いることが異なる。
保護膜かつ絶縁膜であるSiO2膜７を有する半
導体基板８上に通常のアルミニウム配線を形成す
る。このアルミニウム配線がAl層２である。こ
のAl層２上に真空蒸着法，電子ビーム，スパツ
タ法などによつてTi層３，Ni層４，Au層５，Cr
層１０およびCu層１１を順次形成して多層薄膜
構造とする。これら多層の導体層を所定形状にす
るには、一般的なフオトプロセス、つまりレジス
ト塗布，露光，現像，エツチング等で形成する。
さらに、これら導体層のそれぞれの厚さは、例え
ば、Ti層３が2000Å，Ni層４が5000Å，Au層５
が2000Å，Cr層１０が2000ÅそしてCu層１１が
2000Åである。次に、Cu層１１の上にハンダ
６′（鉛―錫合金）を蒸着して載せて第２図のハ
ンダ溶融接続端子９となる。
導体基板８上に通常のアルミニウム配線を形成す
る。このアルミニウム配線がAl層２である。こ
のAl層２上に真空蒸着法，電子ビーム，スパツ
タ法などによつてTi層３，Ni層４，Au層５，Cr
層１０およびCu層１１を順次形成して多層薄膜
構造とする。これら多層の導体層を所定形状にす
るには、一般的なフオトプロセス、つまりレジス
ト塗布，露光，現像，エツチング等で形成する。
さらに、これら導体層のそれぞれの厚さは、例え
ば、Ti層３が2000Å，Ni層４が5000Å，Au層５
が2000Å，Cr層１０が2000ÅそしてCu層１１が
2000Åである。次に、Cu層１１の上にハンダ
６′（鉛―錫合金）を蒸着して載せて第２図のハ
ンダ溶融接続端子９となる。
この接続端子９をハンダの融点以上に加熱処理
してからチツプテスト装置のテスト基板にボンデ
イングする。例えば、鉛37％―錫63％のハンダな
らば250℃の熱処理でよい。チツプテスト終了後
に再び接続端子９を融点以上に加熱処理してテス
ト基板から切離す。なお、切離す際にハンダ６′
がテスト基板側に残つてチツプ側には残つていな
い。このことは、上述の加熱処理によつてハンダ
６の下にあるCu層１１がハンダと合金化して、
Cr層１０とのぬれ性が悪いハンダとなつている
ためであり、２回にわたる加熱処理時間を適切に
規定すべきである。例えば、上述の例では、テス
ト基板にボンデイングする際に250℃で約５分
間、そして、テスト基板から切離す際に250℃で
約５分間加熱すればよい。
してからチツプテスト装置のテスト基板にボンデ
イングする。例えば、鉛37％―錫63％のハンダな
らば250℃の熱処理でよい。チツプテスト終了後
に再び接続端子９を融点以上に加熱処理してテス
ト基板から切離す。なお、切離す際にハンダ６′
がテスト基板側に残つてチツプ側には残つていな
い。このことは、上述の加熱処理によつてハンダ
６の下にあるCu層１１がハンダと合金化して、
Cr層１０とのぬれ性が悪いハンダとなつている
ためであり、２回にわたる加熱処理時間を適切に
規定すべきである。例えば、上述の例では、テス
ト基板にボンデイングする際に250℃で約５分
間、そして、テスト基板から切離す際に250℃で
約５分間加熱すればよい。
次に、Cr層１０をエツチング除去して再びハ
ンダ６を今度はAu層５の上に載せることによつ
て第１図に示した従来のハンダ溶融接続端子１に
なる。そして、このようにして製造したハンダ溶
融接続端子１をハンダ６の融点以上に加熱処理し
て所定の配線基板に接続（フリツプチツプボンデ
イング）すれば半導体装置が搭載できる。
ンダ６を今度はAu層５の上に載せることによつ
て第１図に示した従来のハンダ溶融接続端子１に
なる。そして、このようにして製造したハンダ溶
融接続端子１をハンダ６の融点以上に加熱処理し
て所定の配線基板に接続（フリツプチツプボンデ
イング）すれば半導体装置が搭載できる。
さらに、第３図の概略断面図に示したハンダ溶
融接続端子１２は第１図の従来のハンダ溶融接続
端子１の上にさらにCr層１０，Cu層１１および
ハンダ６″を形成したものである。
融接続端子１２は第１図の従来のハンダ溶融接続
端子１の上にさらにCr層１０，Cu層１１および
ハンダ６″を形成したものである。
従来のハンダ溶融接続端子１のハンダ６の上に
真空蒸着，電子ビーム，スパツタなどによつて
Cr層１０およびCu層１１を形成する。Cr層およ
びCu層の厚さは前述の場合と同一とする。次に
ハンダ６″（第３図）をCu層１１の上に載せるわ
けであるが、ハンダ６″は下方にあるハンダ６の
融点よりも低い融点のものを使用する。例えば、
ハンダ６″を鉛37％―錫63％合金（融点183℃）と
し、下方にあるハンダ６を鉛10％―錫90％合金
（融点301℃）とするのが望ましい。このように融
点温度に差があるので、ハンダ溶融接続端子１２
をテスト基板に加熱処理（250℃）してボンデイ
ングし、またテスト基板から加熱処理（250℃）
して切離してもハンダ６″は溶解しない。チツプ
テストのためにテスト基板へのボンデイングおよ
びテスト基板からの切離しの際に、前述したよう
にCu層１１がハンダ６″と合金化するので、ハン
ダ６″はテスト基板側に残る。そして、Cr層１０
をエツチング除去することによつて第１図に示し
た構造のハンダ溶融接続端子が製造できる。
真空蒸着，電子ビーム，スパツタなどによつて
Cr層１０およびCu層１１を形成する。Cr層およ
びCu層の厚さは前述の場合と同一とする。次に
ハンダ６″（第３図）をCu層１１の上に載せるわ
けであるが、ハンダ６″は下方にあるハンダ６の
融点よりも低い融点のものを使用する。例えば、
ハンダ６″を鉛37％―錫63％合金（融点183℃）と
し、下方にあるハンダ６を鉛10％―錫90％合金
（融点301℃）とするのが望ましい。このように融
点温度に差があるので、ハンダ溶融接続端子１２
をテスト基板に加熱処理（250℃）してボンデイ
ングし、またテスト基板から加熱処理（250℃）
して切離してもハンダ６″は溶解しない。チツプ
テストのためにテスト基板へのボンデイングおよ
びテスト基板からの切離しの際に、前述したよう
にCu層１１がハンダ６″と合金化するので、ハン
ダ６″はテスト基板側に残る。そして、Cr層１０
をエツチング除去することによつて第１図に示し
た構造のハンダ溶融接続端子が製造できる。
本発明に係るハンダ溶融接続による電子部品の
搭載方法によれば、チツプテストをテスト基板に
この接続端子を溶融接合してから行なうので、い
わゆる無荷重チツプテストが出来、さらにテスト
基板から切離す際に溶融接合したハンダがテスト
基板側に残るので残留するハンダ量のバラツキと
いう問題は生じない。したがつて、製品とするた
めに配線基板に搭載（実装）したときに、ハンダ
溶融接続端子が接続不良となることはない。
搭載方法によれば、チツプテストをテスト基板に
この接続端子を溶融接合してから行なうので、い
わゆる無荷重チツプテストが出来、さらにテスト
基板から切離す際に溶融接合したハンダがテスト
基板側に残るので残留するハンダ量のバラツキと
いう問題は生じない。したがつて、製品とするた
めに配線基板に搭載（実装）したときに、ハンダ
溶融接続端子が接続不良となることはない。
第１図は、従来例のハンダ溶融接続端子の概略
断面図であり、第２図は、本発明に係るチツプテ
スト前のハンダ溶融接続端子の概略断面図であ
り、および第３図は、本発明に係るチツプテスト
前のハンダ溶融接続端子の概略断面図である。 ２……Al層、３……Ti層、４……Ni層、５…
…Au層、６，６′，６″……ハンダ、８……半導
体基板、１０……Cr層、１１……Cu層。
断面図であり、第２図は、本発明に係るチツプテ
スト前のハンダ溶融接続端子の概略断面図であ
り、および第３図は、本発明に係るチツプテスト
前のハンダ溶融接続端子の概略断面図である。 ２……Al層、３……Ti層、４……Ni層、５…
…Au層、６，６′，６″……ハンダ、８……半導
体基板、１０……Cr層、１１……Cu層。
Claims (1)
- 【特許請求の範囲】 １ 多層導電膜上にハンダを形成した接続端子を
備える電子部品であつて、該ハンダにより外部の
端子と溶着した後、該外部の端子から該接続端子
を取外す工程が含まれてなる電子部品の搭載方法
において、 該多層導電膜の最上金属層上にハンダとぬれ性
の悪い第１の金属層を、その上にはハンダとぬれ
性の良い第２の金属層を、更にその上には第１の
ハンダを形成する工程と、該第１のハンダと該外
部の端子とを溶着する工程と 合金化した該第１のハンダと該第２の金属層と
を該外部の端子側に残し、該第１の金属層が表出
するように該外部の端子から取外す工程と、 該第２の金属層を除去した後、露出した前記最
上金属層上に新たに第２のハンダを形成する工程
と、が含まれてなることを特徴とする電子部品の
搭載方法。 ２ 多層導電膜上にハンダを形成した接続端子を
備える電子部品であつて、該ハンダにより外部の
端子と溶着した後、該外部の端子から該接続端子
を取外す工程が含まれてなる電子部品の搭載方法
において、 該多層導電膜の最上金属層上に第１のハンダ
を、その上にはハンダとぬれ性の悪い第１の金属
層を、その上にはハンダとぬれ性の良い第２の金
属層を、更にその上には該第１のハンダよりも融
点の低い第２のハンダを形成する工程と、 該第２のハンダと該外部の端子とを溶着する工
程と、 合金化した該第２のハンダと該第２の金属層と
を該外部の端子側に残し、該第１の金属層が表出
するように該外部の端子から取外す工程と、 該第１の金属層を除去して該第１のハンダを表
面に露出させる工程と、が含まれてなることを特
徴とする電子部品の搭載方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4470480A JPS56142655A (en) | 1980-04-07 | 1980-04-07 | Method of carrying electronic parts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4470480A JPS56142655A (en) | 1980-04-07 | 1980-04-07 | Method of carrying electronic parts |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56142655A JPS56142655A (en) | 1981-11-07 |
| JPS6255704B2 true JPS6255704B2 (ja) | 1987-11-20 |
Family
ID=12698797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4470480A Granted JPS56142655A (en) | 1980-04-07 | 1980-04-07 | Method of carrying electronic parts |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56142655A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4869471A (ja) * | 1971-12-22 | 1973-09-20 | ||
| JPS50120568A (ja) * | 1974-03-06 | 1975-09-20 | ||
| JPS5245876A (en) * | 1975-10-08 | 1977-04-11 | Fujitsu Ltd | Test board remover |
-
1980
- 1980-04-07 JP JP4470480A patent/JPS56142655A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4869471A (ja) * | 1971-12-22 | 1973-09-20 | ||
| JPS50120568A (ja) * | 1974-03-06 | 1975-09-20 | ||
| JPS5245876A (en) * | 1975-10-08 | 1977-04-11 | Fujitsu Ltd | Test board remover |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56142655A (en) | 1981-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| US3952404A (en) | Beam lead formation method | |
| JP4998073B2 (ja) | 半導体チップおよびその製造方法 | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| JPH0689919A (ja) | ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法 | |
| KR0135739B1 (ko) | 반도체 칩에 전기적 상호접속을 제공하기 위한 구조물 및 그의 제조방법 | |
| JP2007317979A (ja) | 半導体装置の製造方法 | |
| JP5064632B2 (ja) | 相互接続構造を形成するための方法及び装置 | |
| JP3382340B2 (ja) | 半導体素子のバンプ形成方法 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JP2928484B2 (ja) | Ｉｃチップの試験のための方法および装置 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| WO2001056081A1 (en) | Flip-chip bonding arrangement | |
| JPH11145174A (ja) | 半導体装置およびその製造方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JPS6255704B2 (ja) | ||
| JP3014020B2 (ja) | 半導体装置の製造方法 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| KR19980041830A (ko) | 제어된 붕괴형 칩 접속을 위한 박막 야금물 및 구조물 | |
| JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 | |
| JP3201431B2 (ja) | Ｉｃ半導体装置の製造方法 | |
| JPH10294318A (ja) | 電子部品 | |
| JPH05507814A (ja) | 半導体回路装置の製造方法 |