JPS6254455A - 電子デバイス用パツケ−ジ - Google Patents
電子デバイス用パツケ−ジInfo
- Publication number
- JPS6254455A JPS6254455A JP60194507A JP19450785A JPS6254455A JP S6254455 A JPS6254455 A JP S6254455A JP 60194507 A JP60194507 A JP 60194507A JP 19450785 A JP19450785 A JP 19450785A JP S6254455 A JPS6254455 A JP S6254455A
- Authority
- JP
- Japan
- Prior art keywords
- glass layer
- wiring pattern
- substrate
- package
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔１既要〕
絶縁性基板上にメタライズした配線層と、デバイスを形
成したチップをのせる導電性ステージのピール（Ｐｅｅ
ｌ、剥離）強度を大きくし、かつチップより基板への熱
伝導をよくするために、導電性ステージの周辺を覆って
該絶縁性基板上に高融点の第１のガラス層を被着し、こ
の上に配線パターンを形成する構造を有するパッケージ
を提起する。
成したチップをのせる導電性ステージのピール（Ｐｅｅ
ｌ、剥離）強度を大きくし、かつチップより基板への熱
伝導をよくするために、導電性ステージの周辺を覆って
該絶縁性基板上に高融点の第１のガラス層を被着し、こ
の上に配線パターンを形成する構造を有するパッケージ
を提起する。
本発明は高電力用デバイスのパンケージの構造に関する
。
。
セラミックパッケージは従来アルミナ系の基板が多用さ
れてきたが、最近高電力用デバイスのパッケージ基板に
熱伝導率の低い炭化珪素（ＳｉＣ）が用いられるように
なった。
れてきたが、最近高電力用デバイスのパッケージ基板に
熱伝導率の低い炭化珪素（ＳｉＣ）が用いられるように
なった。
ＳｉＣパッケージは、この上に直にメタライズするとビ
ール強度が弱く、メタライズ配線Ｎ（またはステージ）
にリード、あるいはピン付けができない。
ール強度が弱く、メタライズ配線Ｎ（またはステージ）
にリード、あるいはピン付けができない。
ビール強度を改善するため硝子層を介在させると、熱伝
導が悪くなり高電力用デバイスのパンケージとしては不
適である。
導が悪くなり高電力用デバイスのパンケージとしては不
適である。
従って、配線層のビール強度を上げ、かつ熱伝導のよい
パッケージが要望されている。
パッケージが要望されている。
第３図は従来例によるパッケージの構造を説明する断面
図である。
図である。
図において、１は絶縁性基板でＳｉＣ基板、２は金（Ａ
ｕ）、または銅（Ｃｕ）ペーストにより形成されたステ
ージ、４はメタルスクリーン法により形成された配線パ
ターン、５は低融点ペーストにより形成された封止用ガ
ラス、６はＳＩＣ％またはムライトよりなる蓋、７は配
線パターン４に接続される外リードである。
ｕ）、または銅（Ｃｕ）ペーストにより形成されたステ
ージ、４はメタルスクリーン法により形成された配線パ
ターン、５は低融点ペーストにより形成された封止用ガ
ラス、６はＳＩＣ％またはムライトよりなる蓋、７は配
線パターン４に接続される外リードである。
デバイスを形成したチップ９はステージ２上に金珪素（
＾ｕＳｉ）、金ｇ（ＡｕＳｎ）、半田等のソルダを用い
てろう付けされる。１０はチップ９と配線パターン４を
接続するボンディングワイヤである。
＾ｕＳｉ）、金ｇ（ＡｕＳｎ）、半田等のソルダを用い
てろう付けされる。１０はチップ９と配線パターン４を
接続するボンディングワイヤである。
この構造のパッケージにおいては、チップ９より基板１
への熱伝導はよいが、ステージ２、および配線パターン
４のビール強度は弱く、デバイスの信頼性の上から問題
となる。
への熱伝導はよいが、ステージ２、および配線パターン
４のビール強度は弱く、デバイスの信頼性の上から問題
となる。
第４図は他の従来例によるパッケージの構造を説明する
断面図である。
断面図である。
図において、■は絶縁性基板でＳｉＣ基板、２はＡｕｓ
またはＣｕペーストにより形成されたステージ、３′は
グレーズ（ガラス）Ｎ１４はメタルスクリーン法により
形成された配線パターン、５は低融点ペーストにより形
成された封止用ガラス、６はＳｉＣ、またはムライトよ
りなる蓋、７は配線パターン４に接続される外リードで
ある。
またはＣｕペーストにより形成されたステージ、３′は
グレーズ（ガラス）Ｎ１４はメタルスクリーン法により
形成された配線パターン、５は低融点ペーストにより形
成された封止用ガラス、６はＳｉＣ、またはムライトよ
りなる蓋、７は配線パターン４に接続される外リードで
ある。
デバイスを形成したチップ９はステージ２上に＾ｕＳｉ
、 ＡｕＳｎ、半田等のソルダを用いてろう付けされる
。１０はチップ９と配線パターン４を接続するボンディ
ングワイヤである。
、 ＡｕＳｎ、半田等のソルダを用いてろう付けされる
。１０はチップ９と配線パターン４を接続するボンディ
ングワイヤである。
この構造のパッケージにおいては、ステージ２、および
配線パターン４のビール強度は強くなるが、チップ９よ
り基板１への熱伝導は悪くなるという欠点を有する。
配線パターン４のビール強度は強くなるが、チップ９よ
り基板１への熱伝導は悪くなるという欠点を有する。
従来例によるパッケージにおいては、ステージ、および
配線パターンのビール強度が弱いか、あるいはチップよ
り基板への熱伝導が悪くなるという欠点があった。
配線パターンのビール強度が弱いか、あるいはチップよ
り基板への熱伝導が悪くなるという欠点があった。
上記問題点の解決は、絶縁性基板（１）上に導電性ステ
ージ（２）を形成し、該導電性ステージ（２）の周辺を
覆って該絶縁性基板（１）上に第１のガラス層（３）を
被着し、該第１のガラス層（３）上に配線パターン（４
）を形成し、該第１のガラスＮ（３）より融点の低い第
２のガラス層（５）により該第１のガラス層（３）、ま
たは該配線パターン（４）と蓋（６）との間を溶着して
封止する構造を有する電子デバイス用パッケージにより
達成される。
ージ（２）を形成し、該導電性ステージ（２）の周辺を
覆って該絶縁性基板（１）上に第１のガラス層（３）を
被着し、該第１のガラス層（３）上に配線パターン（４
）を形成し、該第１のガラスＮ（３）より融点の低い第
２のガラス層（５）により該第１のガラス層（３）、ま
たは該配線パターン（４）と蓋（６）との間を溶着して
封止する構造を有する電子デバイス用パッケージにより
達成される。
高融点誘電ペーストによりステージの周辺部を覆ってガ
ラスコートし、その上に配線パターンを形成することに
より、ステージは基板に直接メタライズされているため
チップより基板への熱伝導がよく、また基板の周辺部に
コートされたガラス層上に配線パターンを形成す゛るた
め配線層は剥離し難く、かつステージは周辺が硝子層で
覆われているため剥離し難い。
ラスコートし、その上に配線パターンを形成することに
より、ステージは基板に直接メタライズされているため
チップより基板への熱伝導がよく、また基板の周辺部に
コートされたガラス層上に配線パターンを形成す゛るた
め配線層は剥離し難く、かつステージは周辺が硝子層で
覆われているため剥離し難い。
第１図は本発明の第１の実施例によるパッケージの構造
を説明する断面図である。
を説明する断面図である。
この実施例はフラットパッケージと呼ばれる、外リード
がパッケージの四方に平坦な形で形成されたタイプのパ
ッケージに適用した例である。
がパッケージの四方に平坦な形で形成されたタイプのパ
ッケージに適用した例である。
図において、ｌは絶縁性基板でＳｉＣ基板、２はＡｕ、
またはＣｕペーストを約９００℃で焼成して形成された
ステージ、３は高融点誘電ペースト、例えば市販のシリ
カ系ガラスペーストにより、ステージ２の周辺部を覆っ
て基板１上に形成（形成温度 ゛約９００℃）された第
１のガラス層、４はメタルスクリーン法により形成（形
成温度約９００℃）された配線パターン、５は低融点ペ
ースト、例えば鉛硼酸ガラス系のペーストにより形成さ
れた封止用（封止温度約４５０℃）の第２のガラス層、
６はＳｉＣ、またはムライトよりなる蓋、７は配線パタ
−ン４に接続される外リードである。
またはＣｕペーストを約９００℃で焼成して形成された
ステージ、３は高融点誘電ペースト、例えば市販のシリ
カ系ガラスペーストにより、ステージ２の周辺部を覆っ
て基板１上に形成（形成温度 ゛約９００℃）された第
１のガラス層、４はメタルスクリーン法により形成（形
成温度約９００℃）された配線パターン、５は低融点ペ
ースト、例えば鉛硼酸ガラス系のペーストにより形成さ
れた封止用（封止温度約４５０℃）の第２のガラス層、
６はＳｉＣ、またはムライトよりなる蓋、７は配線パタ
−ン４に接続される外リードである。
デバイスを形成したチップ９はステージ２上にＡｕＳｉ
、へｕｓｎｓ半田等のソルダを用いて約３５０°Ｃでろ
う付けされる。１０はチップ９と配線パターン４を接続
するボンディングワイヤである。
、へｕｓｎｓ半田等のソルダを用いて約３５０°Ｃでろ
う付けされる。１０はチップ９と配線パターン４を接続
するボンディングワイヤである。
この構造のパッケージにおいては、ステージ２、および
配線パターン４のビール強度は強くなり、かつチップ９
より基板１への熱伝導の低下はなくなる。
配線パターン４のビール強度は強くなり、かつチップ９
より基板１への熱伝導の低下はなくなる。
また、信号線は第１のガラス層３上に形成されているた
め基板の大きな誘電率（ＳｉＣで４０以上）による影響
はなくなる。
め基板の大きな誘電率（ＳｉＣで４０以上）による影響
はなくなる。
さらに、第１のガラス層３の存在により封止性がよくな
る。
る。
第２図は本発明の第２の実施例によるパッケージの構造
を説明する断面図である。
を説明する断面図である。
この実施例はピングリソドパソケージと呼ばれる、パッ
ケージ基板の周辺部の四方にビン（通常、断面が円形）
が埋め込まれたタイプのパンケージに適用した例である
。
ケージ基板の周辺部の四方にビン（通常、断面が円形）
が埋め込まれたタイプのパンケージに適用した例である
。
図において、１は絶縁性基板でＳｉＣ基板、２はステー
ジ、３は第１のガラス層、４は配線パターン、５は第２
のガラス層、６は蓋である。
ジ、３は第１のガラス層、４は配線パターン、５は第２
のガラス層、６は蓋である。
以上までは第１図の第１の実施例と同様であるが、この
例の特徴は外リード７の代わりに、配線パターン４に接
続されるビン８が用いられている点である。
例の特徴は外リード７の代わりに、配線パターン４に接
続されるビン８が用いられている点である。
この構造のパッケージにおいても、第１図の実施例と同
様に、ステージ２、および配線パターン４のビール強度
は強くなり、かつチップ９より基板１への熱伝導の低下
はなくなる。
様に、ステージ２、および配線パターン４のビール強度
は強くなり、かつチップ９より基板１への熱伝導の低下
はなくなる。
以上詳細に説明したように本発明によるバ・７ケージに
おいては、ステージ、および配線パターンのビール強度
が強く、勝つチップより基板への熱伝導がよい。
おいては、ステージ、および配線パターンのビール強度
が強く、勝つチップより基板への熱伝導がよい。
さらに、基板の誘電率による影響を除外してデバイスの
高速性を低下させることな゛く、かつパッケージの封止
性を向上する。
高速性を低下させることな゛く、かつパッケージの封止
性を向上する。
第１図は本発明の第１の実施例によるパッケージの構造
を説明する断面図、 第２図は本発明の第２の実施例によるパンケージの構造
を説明する断面図、 第３図は従来例によるパッケージの構造を説明する断面
図、 第４図は他の従来例によるパンケージの構造を説明する
断面図である。 図において、 ｌは絶縁性基板でＳｉＣ基板、 ２はステージ・ ３は第１のガラス層、 ４は配線パターン、 ５は第２のガラス層、 ６は蓋、 ７は外リード、 ８はビン 、」トごプと日月ｎノ＼°１ノケー万ＩＴ面図 （１）
第１ 図 木全明ｎパッケージ、１７１歯り狛図 （２）茅 ２
図
を説明する断面図、 第２図は本発明の第２の実施例によるパンケージの構造
を説明する断面図、 第３図は従来例によるパッケージの構造を説明する断面
図、 第４図は他の従来例によるパンケージの構造を説明する
断面図である。 図において、 ｌは絶縁性基板でＳｉＣ基板、 ２はステージ・ ３は第１のガラス層、 ４は配線パターン、 ５は第２のガラス層、 ６は蓋、 ７は外リード、 ８はビン 、」トごプと日月ｎノ＼°１ノケー万ＩＴ面図 （１）
第１ 図 木全明ｎパッケージ、１７１歯り狛図 （２）茅 ２
図
Claims (1)
- 絶縁性基板（１）上に導電性ステージ（２）を形成し
、該導電性ステージ（２）の周辺を覆って該絶縁性基板
（１）上に第１のガラス層（３）を被着し、該第１のガ
ラス層（３）上に配線パターン（４）を形成し、該第１
のガラス層（３）より融点の低い第２のガラス層（５）
により該第１のガラス層（３）、または該配線パターン
（４）と蓋（６）との間を溶着して封止する構造を有す
ることを特徴とする電子デバイス用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60194507A JPS6254455A (ja) | 1985-09-03 | 1985-09-03 | 電子デバイス用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60194507A JPS6254455A (ja) | 1985-09-03 | 1985-09-03 | 電子デバイス用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6254455A true JPS6254455A (ja) | 1987-03-10 |
Family
ID=16325672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60194507A Pending JPS6254455A (ja) | 1985-09-03 | 1985-09-03 | 電子デバイス用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6254455A (ja) |
-
1985
- 1985-09-03 JP JP60194507A patent/JPS6254455A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040027110A (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
| JPH03248541A (ja) | 半導体パッケージ | |
| US5063435A (en) | Semiconductor device | |
| JPS6254455A (ja) | 電子デバイス用パツケ−ジ | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH0638458B2 (ja) | チツプキヤリアとその製造方法 | |
| JPS62291129A (ja) | 半導体装置 | |
| JPS5961054A (ja) | 半導体装置 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2685945B2 (ja) | 半導体装置の製造方法 | |
| JPH03248449A (ja) | ヒートシンク搭載型半導体装置 | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JPS62183133A (ja) | 半導体装置 | |
| JP2514911Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS6236385B2 (ja) | ||
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JPH01217948A (ja) | 気密封止型半導体装置 | |
| JPS60195952A (ja) | 半導体装置 | |
| JPS63276258A (ja) | 半導体集積回路装置 | |
| JPH0414833A (ja) | 半導体装置 | |
| JPS60171747A (ja) | 半導体装置 | |
| JPS639749B2 (ja) | ||
| JPH0629419A (ja) | 半導体装置 |