JPS625343B2 - - Google Patents
Info
- Publication number
- JPS625343B2 JPS625343B2 JP54030227A JP3022779A JPS625343B2 JP S625343 B2 JPS625343 B2 JP S625343B2 JP 54030227 A JP54030227 A JP 54030227A JP 3022779 A JP3022779 A JP 3022779A JP S625343 B2 JPS625343 B2 JP S625343B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- output terminal
- signal
- logic
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
Landscapes
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はワンチツプコンピユータ或いは周辺用
LSI等の集積回路、特に外部回路に接続されるべ
き出力端子を有する集積回路の出力端子の論理値
のイニシヤライズ方法に関するものである。
LSI等の集積回路、特に外部回路に接続されるべ
き出力端子を有する集積回路の出力端子の論理値
のイニシヤライズ方法に関するものである。
一般に、外部回路接続の為に集積回路（以下
ICと記す）には入力信号用の入力端子及び出力
信号用の出力端子が設けられ、これらの端子のう
ち出力端子は何等かの方法により、たとえば出力
端子は全て論理“０”又は“１”にイニシヤライ
ズされる。そしてそのイニシヤライズをしない場
合には、データを出力するまでは端子の出力デー
タが不定か、又は前の状態を保持している。
ICと記す）には入力信号用の入力端子及び出力
信号用の出力端子が設けられ、これらの端子のう
ち出力端子は何等かの方法により、たとえば出力
端子は全て論理“０”又は“１”にイニシヤライ
ズされる。そしてそのイニシヤライズをしない場
合には、データを出力するまでは端子の出力デー
タが不定か、又は前の状態を保持している。
ところで、外部装置を駆動するには、ICの駆
動能力が不充分であることが多く、この場合外部
装置駆動用の増幅器がIC出力端子に接続されて
いる。この為、ICを使用した従来の装置におい
ては、前述の如くイニシヤライズ用のリセツト信
号等によりIC出力端子の論理値が、通常ある特
定のたとえばオール“１”に保持されるので、外
付の駆動用増幅器が同時に動作し、それにより外
部装置がリセツト期間中であるにもかかわらず動
作するという欠点があつた。
動能力が不充分であることが多く、この場合外部
装置駆動用の増幅器がIC出力端子に接続されて
いる。この為、ICを使用した従来の装置におい
ては、前述の如くイニシヤライズ用のリセツト信
号等によりIC出力端子の論理値が、通常ある特
定のたとえばオール“１”に保持されるので、外
付の駆動用増幅器が同時に動作し、それにより外
部装置がリセツト期間中であるにもかかわらず動
作するという欠点があつた。
本発明はかかる点に鑑み、前記従来の欠点を除
去すること、即ちICのリセツト期間中に、その
ICの出力端子により駆動される外部回路が望ま
しくない動作をしないようなICを提供すること
を目的としており、この目的は本発明において、
外部回路に接続されるべき出力端子を有するIC
において、出力端子の前段にフリツプフロツプを
設けICのイニシヤライズ時の前記フリツプフロ
ツプの論理値をマスクコンタクトの選択により所
定の論理値に設定するICにより達せられる。
去すること、即ちICのリセツト期間中に、その
ICの出力端子により駆動される外部回路が望ま
しくない動作をしないようなICを提供すること
を目的としており、この目的は本発明において、
外部回路に接続されるべき出力端子を有するIC
において、出力端子の前段にフリツプフロツプを
設けICのイニシヤライズ時の前記フリツプフロ
ツプの論理値をマスクコンタクトの選択により所
定の論理値に設定するICにより達せられる。
以下、本発明を図面に従つて説明する。
第１図は、従来のICの入出力端子部の構成図
であり、１はIC、２はICの出力信号、３はICの
入力信号、４はICの電源線、５は接地線、６は
ICのイニシヤライズ用リセツト信号、７はリレ
ー、８はリレー駆動用トランジスタ、９はキース
イツチである。
であり、１はIC、２はICの出力信号、３はICの
入力信号、４はICの電源線、５は接地線、６は
ICのイニシヤライズ用リセツト信号、７はリレ
ー、８はリレー駆動用トランジスタ、９はキース
イツチである。
図において、ICはリセツト信号６の論理
“０”又はパワーオンリセツトでICの各部を強制
的にイニシヤライズすると共に、出力端子の論理
値を強制的に“１”にする。図示の出力信号２の
P0はリレー７を駆動する為に、外付のトランジス
タ８を必要とし、また出力信号２のP1〜P3はキー
スイツチ９の一方に接続されて入力信号３のK0
〜K3に接続される。ここでリレーは通常オフ状
態であり出力信号P0の論理“１”によつてトラン
ジスタ８がオンしてリレー７を動作させるものと
する。ところがリセツト信号６が論理“０”の期
間には、出力信号２がイニシヤライズされるの
で、これによりリレー７が動作してしまい望まし
くない。この場合、出力信号２のP0は論理値
“１”ではなく“０”であるようにすればよい。
“０”又はパワーオンリセツトでICの各部を強制
的にイニシヤライズすると共に、出力端子の論理
値を強制的に“１”にする。図示の出力信号２の
P0はリレー７を駆動する為に、外付のトランジス
タ８を必要とし、また出力信号２のP1〜P3はキー
スイツチ９の一方に接続されて入力信号３のK0
〜K3に接続される。ここでリレーは通常オフ状
態であり出力信号P0の論理“１”によつてトラン
ジスタ８がオンしてリレー７を動作させるものと
する。ところがリセツト信号６が論理“０”の期
間には、出力信号２がイニシヤライズされるの
で、これによりリレー７が動作してしまい望まし
くない。この場合、出力信号２のP0は論理値
“１”ではなく“０”であるようにすればよい。
一方、キースイツチ９の読取りの為には、出力
信号２のP1〜P3は論理値“１”の方が都合がよい
と仮定する。というのは入力信号３のK0〜K3は
論理“０”にプルダウンされているとするとキー
スイツチが押されていないことの判定のためには
通常P1〜P3に“１”が現われている方が都合がよ
いからである。つまり、出力信号の論理値はイニ
シヤライズの際にICのメーカー側の一方的条件
で決められれるのでなく、使用者側の要求や用途
によつて自由に選択できるようにすることが必要
である。
信号２のP1〜P3は論理値“１”の方が都合がよい
と仮定する。というのは入力信号３のK0〜K3は
論理“０”にプルダウンされているとするとキー
スイツチが押されていないことの判定のためには
通常P1〜P3に“１”が現われている方が都合がよ
いからである。つまり、出力信号の論理値はイニ
シヤライズの際にICのメーカー側の一方的条件
で決められれるのでなく、使用者側の要求や用途
によつて自由に選択できるようにすることが必要
である。
第２図は本発明の一実施例の、IC出力回路構
成図であり、１０はICの内部データで第１図の
出力信号２として出力すべきデータ信号、１１は
フリツプフロツプで出力すべきデータをラツチす
るフリツプフロツプ、１２はボード出力信号でフ
リツプフロツプへ内部データ１０をラツチする為
のタイミング信号、１３はマスクコンタクトでフ
リツプフロツプのイニシヤライズ時の論理値を決
めるスイツチ、１４はIC出力端子で第１図のP0
〜P3の１つに相当し、１５はフリツプフロツプと
出力端子を分離するバツフアーである。
成図であり、１０はICの内部データで第１図の
出力信号２として出力すべきデータ信号、１１は
フリツプフロツプで出力すべきデータをラツチす
るフリツプフロツプ、１２はボード出力信号でフ
リツプフロツプへ内部データ１０をラツチする為
のタイミング信号、１３はマスクコンタクトでフ
リツプフロツプのイニシヤライズ時の論理値を決
めるスイツチ、１４はIC出力端子で第１図のP0
〜P3の１つに相当し、１５はフリツプフロツプと
出力端子を分離するバツフアーである。
第１図と同一部分には同一符号を付している。
ここでマスクコンタクト１３のＡ側が選択され
ていると、リセツト信号６の論理“０”により、
ICの出力端子１４は論理“１”にセツトされ、
又Ｂ側が選択されていると論理“０”にセツトさ
れる。このマスクコンタクトのスイツチをICの
出力回路に各々用意し選択することにより、イニ
シヤライズ時及びイニシヤライズ後内部データ送
出までの期間のIC出力の論理値が任意に選択で
きる。このスイツチはIC製造時のコンタクトマ
スク工程のマスク選択と、拡散又は蒸着による結
線によつてなされるもので、いわゆるスイツチを
指すものではない。とくにワンチツプコンピユー
タ等はユーザに応じて、IC製造時マスクが変更
されるので出力回路の論理値の選択にマスクコン
タクトを採用することは差し支えない。
ていると、リセツト信号６の論理“０”により、
ICの出力端子１４は論理“１”にセツトされ、
又Ｂ側が選択されていると論理“０”にセツトさ
れる。このマスクコンタクトのスイツチをICの
出力回路に各々用意し選択することにより、イニ
シヤライズ時及びイニシヤライズ後内部データ送
出までの期間のIC出力の論理値が任意に選択で
きる。このスイツチはIC製造時のコンタクトマ
スク工程のマスク選択と、拡散又は蒸着による結
線によつてなされるもので、いわゆるスイツチを
指すものではない。とくにワンチツプコンピユー
タ等はユーザに応じて、IC製造時マスクが変更
されるので出力回路の論理値の選択にマスクコン
タクトを採用することは差し支えない。
なお、ICのイニシヤライズはリセツト信号の
みでなく、電源投入をIC内部で検出して、これ
をリセツト信号として使用しても同様である。
みでなく、電源投入をIC内部で検出して、これ
をリセツト信号として使用しても同様である。
さらにバツフアー１５は必ずしも必要でなく、
場合によつて省略できる。
場合によつて省略できる。
又、ICはワンチツプコンピユータに限らず、
周辺用LSI等でも同様である。
周辺用LSI等でも同様である。
本発明によれば、ICのイニシヤライズ時の出
力端子の論理値が外部回路の条件から制約されて
も、ICの製造時に簡単に対応することが可能で
あるため、各部回路をICの条件に無理に合わせ
る必要がなく、従つて外部回路を単純にすること
が出来る。
力端子の論理値が外部回路の条件から制約されて
も、ICの製造時に簡単に対応することが可能で
あるため、各部回路をICの条件に無理に合わせ
る必要がなく、従つて外部回路を単純にすること
が出来る。
第１図は従来のICの入出力端子部の構成図、
第２図は本発明の一実施例の、IC出力回路構成
図である。 １……IC、２……出力信号、３……入力信
号、４……電源端子、５……接地端子、６……リ
セツト信号、７……リレー、８……リレー駆動用
トランジスタ、９……キースイツチ、１０……内
部データ、１１……フリツプフロツプ、１２……
ポート出力信号、１３……マスクコンタクト、１
４……IC出力端子、１５……バツフアー。
第２図は本発明の一実施例の、IC出力回路構成
図である。 １……IC、２……出力信号、３……入力信
号、４……電源端子、５……接地端子、６……リ
セツト信号、７……リレー、８……リレー駆動用
トランジスタ、９……キースイツチ、１０……内
部データ、１１……フリツプフロツプ、１２……
ポート出力信号、１３……マスクコンタクト、１
４……IC出力端子、１５……バツフアー。
Claims (1)
- １ 外部回路に接続されるべき出力端子を有する
集積回路において、出力端子の前段にフリツプフ
ロツプを設け集積回路のイニシヤライズ時の前記
フリツプフロツプの論理値を、マスクコンタクト
の選択により所定の論理値に設定することを特徴
とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022779A JPS55123158A (en) | 1979-03-15 | 1979-03-15 | Integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022779A JPS55123158A (en) | 1979-03-15 | 1979-03-15 | Integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55123158A JPS55123158A (en) | 1980-09-22 |
| JPS625343B2 true JPS625343B2 (ja) | 1987-02-04 |
Family
ID=12297821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3022779A Granted JPS55123158A (en) | 1979-03-15 | 1979-03-15 | Integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55123158A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0413716Y2 (ja) * | 1987-08-07 | 1992-03-30 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176725A (ja) * | 1982-04-08 | 1983-10-17 | Sony Corp | 集積回路 |
| JPS60218140A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Micro Comput Eng Ltd | デ−タ処理装置 |
| JPS62239258A (ja) * | 1986-04-09 | 1987-10-20 | Nec Corp | マイクロコンピユ−タ |
-
1979
- 1979-03-15 JP JP3022779A patent/JPS55123158A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0413716Y2 (ja) * | 1987-08-07 | 1992-03-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55123158A (en) | 1980-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4010449A (en) | Mos computer employing a plurality of separate chips | |
| US5179710A (en) | Interface for amplifying logic signal from a signal line having a predetermined logic state to supply power to peripheral device | |
| US5386159A (en) | Glitch suppressor circuit and method | |
| JPS625343B2 (ja) | ||
| JP3262070B2 (ja) | 出力バッファ | |
| JPS59101098A (ja) | 記憶装置における記憶情報の喪失防止装置 | |
| US4587665A (en) | Binary counter having buffer and coincidence circuits for the switched bistable stages thereof | |
| US20020021597A1 (en) | Semiconductor integrated circuit device | |
| US20110035520A1 (en) | Motherboard for selecting one of sub-systems immediately | |
| JPH038126B2 (ja) | ||
| JPH05291932A (ja) | 電子回路 | |
| KR100224964B1 (ko) | 핫 스왑가능 스카시 백패널 | |
| KR930002382Y1 (ko) | 내부 게임 프로그램을 갖는 게임기 | |
| CN114816030A (zh) | 电子装置及其控制方法 | |
| KR100255073B1 (ko) | 컴퓨터의 리셋 장치 | |
| JPH0535378A (ja) | 入出力回路 | |
| KR19990011624A (ko) | 로직 회로가 복합된 반도체 메모리장치 및 이의 초기화 방법 | |
| JPH0833439B2 (ja) | 半導体集積回路 | |
| KR100207227B1 (ko) | 컴퓨터용 마이크로프로세서의 전원스위치 | |
| KR900006660Y1 (ko) | 스위치 입력단의 노이즈 방지회로 | |
| JP2626165B2 (ja) | 半導体装置のリセット回路 | |
| JP2512993B2 (ja) | リセット回路 | |
| KR0158640B1 (ko) | 데이타 버스 제어회로 | |
| JP3084856B2 (ja) | 双方向バッファ回路 | |
| JPH0665881U (ja) | 半導体装置 |