JPS6252987B2

JPS6252987B2 -

Info

Publication number: JPS6252987B2
Application number: JP54087486A
Authority: JP
Inventors: Fumio Nagumo; Hiroshi Yamazaki
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1979-07-12
Filing date: 1979-07-12
Publication date: 1987-11-09
Also published as: JPS5612178A

Description

【発明の詳細な説明】本発明は、CCD（Charge Coupled Device：
電荷結合素子）やBBD（Bucket Brigade
Device：電荷転送素子）等をイメージセンサと
して用いた固体撮像装置に関する。

従来より例えばCCD撮像装置としては、用い
られるCCDの構造により大別されれるフレー
ム・トランスフア型およびインターライン・トラ
ンスフア型の二種類のものが提案されている。

フレーム・トランス型CCD撮像装置は、第１
図に原理的な構造を示すように、各々一絵素に対
応する複数の受光素子１ａをマトリクス状に配列
して成る受光部１と、この受光部１にて得られる
信号電荷を一時記憶する複数の蓄積素子２ａをマ
トリクス状に配列して成る蓄積部２と、この蓄積
部２から信号電荷を一水平ライン毎に読出す水平
転送レジスタ部３とを備えたCCDをイメージセ
ンサとして用いている。上記受光部１は、第２図
Ａおよび第２図Ｂに示すような２相クロツク信号
φ_S1，φ_S2が供給されており、一フイールド期間
1F中の第１のクロツク信号φ_S1が逆バイアスさ
れている期間Ｔ_a2では該受光部１を形成している
半導体表面がアキユームレーシヨン状態になつて
いるので、撮像光の照射によつて発生する電子・
正孔対が再結合し、CCD電極下に蓄積されず、
不活性状態を維持し、上記第１のクロツク信号φ
_S1が高電位状態となつている期間Ｔ_a3中に撮像光
に応じて発生する電子がCCD電極下に蓄積され
る。このようにして得られる信号電荷は、次の垂
直転送期間Ｔ_a1中に受光部１から蓄積部２に転送
される。上記蓄積部２は、第２図Ｃおよび第２図
Ｄに示すような２相クロツク信号φ_M1，φ_M2が供
給されており、この２相クロツク信号φ_M1，φ_M2
によつて、上記信号電荷を一水平走査期間1H毎
に一水平ライン分ずつ水平転送レジスタ部３に転
送する。上記水平転送レジスタ部３に入つた信号
電荷は、第３図Ｂ、および第３図Ｃに示すような
２相の水平転送クロツク信号φ_H1，φ_H2により水
平転送され、１絵素分ずつ読出される。なお、第
３図Ａは、上記蓄積部２に供給されている第２の
クロツク信号φ_M2を示している。

上述の如きフレーム・トランスフア型CCD撮
像装置では、受光部１における受光蓄積時間すな
わち期間Ｔ_a3によつて電子シヤツタ時間が決まる
ので、一フイールド期間1F中の不活性期間Ｔ_a2を
長くして、その分だけ受光蓄積時間（期間Ｔ_a3を
短くすることによつてシヤツタスピードを速くす
ることができる。

しかし、上記受光部１には信号電荷の垂直転送
期間Ｔ_a1中にも撮像光を照射され続けているの
で、この光による垂直方向のスメア
（Smearing：垂直輝線）が発生し、スメアによつ
て画質が劣化されてしまう。上記画質の劣化は、
シヤツタスピードを速くする（期間Ｔ_a3を短くす
る）程、信号対スメア比が小さくなつて著しくな
る。

また、インターライン・トランスフア型CCD
撮像装置は、第４図に原理的な構造を示すよう
に、各絵素に対応してマトリクス状に配列された
複数の受光部１１と、この受光部１１の一側にト
ランスフア・ゲート１２を介して設けられた各垂
直転送レジスタ部１３と、上記受光部１１の他側
にオーバーフロー・コントロール・ゲート１４を
介して設けられた各オーバーフロー・ドレイン１
５と、上記垂直転送レジスタ部１３の終端側に設
けられた水平転送レジスタ部１６とを備えて成る
CCDをイメージセサとして用いている。上記受
光部１１には、一フイールド期間1Fの最終側に
受光蓄積期間Ｔ_b3を有する第５図Ａに示すような
クロツク信号φ_Sが供給され、オーバーフロー・
コントロール・ゲート１４には第５図Ｂに示すよ
うなゲートクロツク信号φ_0FCが供給されてい
る。

上記受光蓄積期間Ｔ_b3中は、クロツク信号φ_S
が高位電位状態となつており、受光部１１におい
て撮像光の照射量に応じた電荷を蓄積する。この
とき、ゲートクロツク信号φ_0FCは、低電位状態
となつており、上記受光部１１における蓄積電荷
がオーバーフローするまでオーバーフロー・ドレ
イン１５に捨てられないように、オーバーフロ
ー・コントロール・ゲート１４を閉成せしめてい
る。また、不活性期間Ｔ_b2中は、クロツク信号φ
_Sが低電位状態でゲートクロツク信号φ_0FCが高電
位状態となつており、撮像光の照射により受光部
１１に発生される電荷がオーバーフロー・ドレイ
ン１５に全て捨てられるように、オーバーフロ
ー・コントロール・ゲート１４を開成せしめてあ
る。上記受光部１１にて得られる信号電荷（蓄積
電荷）は、第５図Ｃに示すようなゲートクロツク
信号φ_TGで、一フイールド期間1F毎に期間Ｔ_b1だ
けトランスフア・ゲート１２が開成されることに
よつて、垂直転送レジスタ部１３に読出される。
このようにして、一フイールド期間1F毎に受光
部１１から垂直転送レジスタ部１３に読出される
信号電荷は、第５図Ｄおよび第５図Ｅに示すよう
な２相の垂直転送クロツク信号φ_V1，φ_V2に従つ
て、１水平走査期間1H毎にＭ水平ライン分ずつ
垂直転送され、水平転送レジスタ部１６に読出さ
れる。上記水平転送レジスタ部１６に入つた信号
電荷は、第６図Ｂおよび第６図Ｃに示すような２
相の水平転送クロツク信号φ_H1，φ_H2により水平
転送され、一絵素分ずつCCD外に読出される。
なお、第６図Ａは、上記垂直転送クロツク信号φ
_V2を示している。

上述の如きインターライン・トランスフア型
CCC撮像装置においては、電子シヤツタ時間を
受光蓄積期間Ｔ_b3によつて決めることができ、不
活性期間Ｔ_b2を長くし、その分受光蓄積期間Ｔ_b1
を短くすればシヤツタスピードが速くなる。とこ
ろで、受光部１１を通じて入射した光は波長の長
い光ほどバルク表面から奥深く入りバルク中に電
荷を発生させ、この電荷がバルク中を横方向にも
拡散するので、信号電荷の垂直転送中に上記電荷
が垂直転送レジスタ部１３に漏れ込んで垂直方向
のスメアが発生し、このスメアによつて画質が劣
化されてしまう。上記画質の劣化は、シヤツタス
ピードを速くする（受光蓄積期間Ｔ_b3を短くす
る）程信号対スメア比が小さくなつて、著しくな
る。

通常、動きを伴う被写体像を撮像する場合に
は、画質のブレを軽減させて解像度を向上するた
めにシヤツタスピードを速くする必要がある。し
かし、上述の如く従来の固体撮像装置において
は、シヤツタスピードを速くするとスメアによる
画質の劣化を生じてしまうので、シヤツタスピー
ドを速くすることができない。

そこで、本発明は、上述の如き従来例における
問題点に鑑み、各々の絵素に対応してマトリクス
状に配列された受光部に得られる信号電荷を順次
に水平転送部に転送し、該水平転送部から信号電
荷を読出すようにした固体撮像装置において、上
記受光部の垂直ライン方向の一端側に遮光が施さ
れ且つ複数の整数水平ライン分の偽絵素に対応す
る段数の垂直転送部を設けるとともに、上記各絵
素に対応した信号電荷および偽絵素に対応した偽
信号電荷を水平転送部から読出し、複数の整数水
平ライン分の偽信号電荷を対応画素毎に平均値演
算することにより、一水平ライン分の平均偽信号
を得、各一水平ラインの信号電荷から上記平均偽
信号を差引いて出力する外部演算回路を上記水平
転送部の出力側に設けたことを特徴することによ
つて、スメアによる画質の劣化を防止して、シヤ
ツタスピードを速くしても画質の良好な撮像信号
を得られる固体撮像装置を提供するものである。

以下、本発明について、一実施例を示す図面に
従つて詳細に説明する。

本発明に係る固体撮像装置の一実施例につい
て、その原理的な構造を第７図および第８図に示
す。

この実施例においては、第７図に示すように、
各絵素に対応してマトリクス状に配列された受光
部２１、一垂直ライン毎の受光部２１の各一側に
各々トランスフア・ゲート２２を介して設けられ
た垂直転送レジスタ部２３、上記一垂直ライン毎
の受光部２１の各地側に各々オーバーフロー・コ
ントロール・ゲート２４を介して設けられたオー
バーフロー・ドレイン２５、信号電荷を読出すた
めの水平転送レジスタ部２６、上記垂直転送レジ
スタ部２３と、各垂直ライン間等を分離するため
のチヤンネルストツパ２７とを備えて成るインタ
ーライン・トランスフア型CCD２０がイメージ
センサとして用いられる。このCCD２０には、
第８図に斜線を施して示すように２ⁿ水平ライン
（この例では４水平ライン）分の各受光部２１′に
遮光が施されている。上記遮光の施された各受光
部２１′は、撮像光が照射されることなく、偽受
光部として用いられる。

撮像光の照射によつて上記受光部２１に発生さ
れる電荷は、オーバーフロー・コントロール・ゲ
ート２４が低電位状（以下、論理「０」とい
う。）のゲートクロツク信号φ_0FCによつて閉じら
れているときに、該受光部２１に高電位状態（以
下、論理「１」という。）のクロツク信号φ_Sが供
給されていると、オーバーフローするまで該受光
部２１のポテンシヤルウエルに蓄積される。ま
た、論理「１」なる上記ゲートクロツク信号φ_0F
_Ｃによつて上記オーバーフロー・コントロール・
ゲート２４が開かれ、且つ論理「０」なるクロツ
ク信号φ_Sが上記受光部２１に供給されていると
きには、上記撮像光による発生電荷はオーバーフ
ロー・ドレイン２５に全て捨てられる。この実施
例では、上記受光部２１，２１′には、第９図Ａ
に示すように、一フイールド期間1Fの最終側の
期間（以下、受光蓄積期間という。）Ｔ_Cだけ一フ
イールド期間1F毎に論理「１」となるようなク
ロツク信号φ_Sが供給されている。また、上記オ
ーバーフロー・コントロール・ゲート２４には、
第９図Ｂに示すように、上記期間Ｔ_Cおよび次の
一フイールド期間の最初の所定期間（以下、読出
期間という。）Ｔ_Rに亘る期間T₀だけ一フイール
ド期間1F毎に論理「０」となるようなゲートク
ロツク信号φ_0FCが供給されている。

上記一フイールド期間1F中の受光蓄積期間Ｔ_C
に受光部２１，２１′に蓄積された信号電荷およ
び偽信号電荷は、第９図Ｃに示すように、上記読
出期間Ｔ_R中に論理「１」となるようなゲートク
ロツク信号φ_TGでトランスフアー・ゲート２２を
開くことによつて、上記受光部２１から垂直転送
レジスタ部２３に一フイールド周期1F毎に読出
される。上記垂直転送レジスタ部２３への信号電
荷および偽信号電荷の読出しは、第９図Ｄに示す
ように論理「１」なる第１の垂直転送クロツク信
号φ_V1が該垂直転送レジスタ部２３に供給された
状態で、且つ論理「０」なるクロツク信号φ_Sが
上記受光部２１に供給されているときに、上記ト
ランスフア・ゲート２２が開かれることによつ
て、該第１の垂直転送クロツク信号φ_V1によるポ
テンシヤルウエルに信号電荷が転送されることに
よつて行われる。上記垂直転送レジスタ部２３に
は、第１の垂直転送クロツク信号φ_V1および第９
図Ｅに示すように該第１の垂直転送クロツク信号
φ_V1と逆相の第２の垂直転送クロツク信号φ_V2が
供給されている。

そして、上記読出期間Ｔ_R中に受光部２１から
垂直転送レジスタ部２３に読出された信号電荷お
よび偽信号電荷は、上記第１および第２の垂直転
送クロツク信号φ_V1，φ_V2によつて、一フイール
ド期間1F中の一水平走査期間1H毎に一水平ライ
ン分ずつ、水平転送レジスタ部２６に順次に読出
され、第１０図Ｂおよび第１０図Ｃに示すような
二相の水平転送クロツク信号φ_H1，φ_H2によつ
て、上記水平転送レジスタ部２６から一絵素分ず
つCCD２０外部に読出される。なお、第１０図
Ａは、上記第２の垂直転送クロツク信号φ_V2を示
している。

上述の如き実施例においては、受光蓄積期間Ｔ
_Cによつて電子シヤツタ時間が決まるので、不活
性期間Ｔ_Aを長くして、その分だけ受光蓄積期間
Ｔ_Cを短くすればシヤツタスピードを速くするこ
とができる。

上記受光蓄積期間Ｔ_Cの設定により任意のシヤ
ツタスピードにて被写体像を撮像し、各受光部２
１に得られる信号電荷は、上記垂直転送レジスタ
部２３を通じて水平転送レジスタ部２６に転送さ
れる間に、各受光部２１のバルク中を横方向に拡
散して該垂直転送レジスタ部２３に漏れ込むスメ
ア電荷が重畳された状態で該水平転送レジスタ部
２６から読出される。同様に、遮光を施した偽受
光部２１′からの偽信号電荷は、上記垂直転送レ
ジスタ部２３においてスメア電荷が重畳されて水
平転送レジスタ部２６から読出される。ここで、
上記水平転送レジスタ部２６から読出される偽信
号電荷は、偽受光部２１′に撮像光が照射されて
いないので実際の画像信号成分を含まず、上記ス
メア電荷のみ含んだものとなつている。

このようにして、上記水平転送レジスタ部２６
から読出される信号電荷および偽信号電荷は、撮
像出力信号として、バツフア増幅器３１を介して
演算増幅器３２の正側入力端子３２ａおよびアナ
ログ・デジタル変換器３３に供給される。

上記アナログ・デジタル変換器３３は、上記偽
受光部２１′からの偽信号電荷から成る映像出力
信号を任意の整数ｍビツトのデジタル信号に変換
し、このデジタル信号を信号加算器３４に供給す
る。この信号加算器３４は、その加算出力信号が
１水平ライン分の1Hシフトレジスタ３５を介し
て帰還されており、該1Hシフトレジスタ３５か
ら上記２ⁿ水平ライン分の偽信号電荷を１水平ラ
イン分ずつ加算した（ｍ＋ｎ）bitのデジタル信
号を出力させる。上記1Hシフトレジスタ３５か
ら出力される（ｍ＋ｎ）bitのデジタル信号は、
デジタル・アナログ変換器３６によつて、上位ｍ
桁分がアナログ信号に変換され、上記演算増幅器
３２の負側入力端子３２ｂに供給される。

上記（ｍ＋ｎ）bitのデジタル信号を上位mbit
だけデジタル・アナログ変換して得られるアナロ
グ信号は、上記２ⁿ水平ライン分の偽信号電荷の
平均値に等しい一水平ライン分の偽信号電荷によ
る映像出力信号となる。すなわち、上記バツフア
増幅器３１と演算増幅器３２との間に配設したア
ナログ・デジタル変換器３３、信号加算器３４、
1Hシフトレジスタ３５、およびデジタル・アナ
ログ変換器３６は、上記２ⁿ水平ライン分の偽信
号電荷の平均値を演算している。なお、上記1H
シフトレジスタ３５とデジタル・アナログ変換器
３６との間に１／Ｎの除算器を設け、任意の整数Ｎ水平ライン分の偽受光部からの偽信号電荷の平均値
を演算するようにしても良い。

上記演算増幅器３２は、バツフア増幅器１を介
して供給される映像出力信号から上記偽信号電荷
の平均値のアナログ信号を差引いた演算出力信号
を出力端子３８から出力する。

このような構成の実施例において、出力端子３
８には、各受光部２１により得られる真の信号電
荷にスメア電荷が重畳されてなる映像出力信号か
ら、偽信号電荷（すなわちスメア電荷）の平均値
として与えられるアナログ信号を差引いた演算出
力信号すなわち、真の信号電荷による映像信号が
得られる。しかも、通常CCDをイメージセンサ
として用いる場合には該CCDにおけるランダム
雑音による画質の劣化を伴い、一水平ライン分の
スメア電荷を映像信号から差引いただけでは出力
端子３８に得られる映像信号中のランダム雑音成
分が3dB増加しＳ／Ｎ比が3dBだけ悪化されてし
まうが、この実施例のように複数水平ライン分の
スメア電荷の平均値を映像出力信号から差引くこ
とによつて映像信号中のランダム雑音成分の増加
を防止することができる。

なお、上述の実施例では一般的なインターライ
ン・トランスフア型CCDにおける任意の整数水
平ライン分の受光部に遮光を施して偽受光部を形
成したが、該偽受光部は実質的に作用しないの
で、第１１図に示すように最初からセンサ電極を
形成せずに、任意の複数水平ライン分の偽絵素に
対応する垂直転送レジスタ部２３′を形成するよ
うにしても、上述の実施例と同様にランダム雑音
成分を増加させることなくスメア電荷を除去し
て、高品質の映像信号を得ることができる。第１
１図に示す実施例では、スメア電荷を得るための
垂直転送レジスタ部２３′が水平転送レジスタ部
２６と真の信号電荷を読出すための垂直転送レジ
スタ部２３との間に設けてあるが、上記各垂直転
送レジスタ部２３，２３′を通じこの信号電荷の
垂直転送は一フイールド期間1F毎に繰返し行う
ので、上述の実施例と同様に垂直転送レジスタ部
２３′に対応する偽絵素に応じた偽信号電荷とし
て複数水平ライン分のスメア電荷を得て、撮像出
力信号中のスメア電荷成分を相殺することができ
る。なお、この実施例における他の各構成要素に
ついては、上述の第７図に示した実施例と同一で
あるので、第１図中に同一番号を附して詳細な説
明を省略する。

また、本発明は、インターライン・トランスフ
ア型撮像装置のみでなく、例えば、第１２図に示
すようにフレーム・トランスフア型CCD撮像装
置にも適用することができる。

すなわち、この実施例では、第１２図中に実線
の斜線を施して示すように、マトリクス状に配列
された受光素子４１ａを有する受光部４１のうち
の任意の複数水平ライン分の受光素子４１a′と、
マトリクス状に配列された蓄積素子４２ａを有す
る蓄積部４２とに遮光を施したフレームトランス
フア型CCD４０がイメージセンサとして用いら
れる。上記遮光の施された受光素子４１a′は、単
に垂直転送レジスタ部４３として作動させる。上
記遮光を施してない各受光素子４１ａにて得られ
る信号電荷は、上記垂直転送レジスタ部４３を通
つて蓄積部４２に転送され、この蓄積部４２から
水平転送レジスタ部４４を介して読出される。上
記CCD４０の水平転送レジスタ部４４の出力側
には、上述の第７図に示した実施例と同様に、バ
ツフア増幅器５１、アナログデジタル変換器５
３、信号加算器５４、1Hシフトレジスタ５５、
デジタル・アナログ変換器５６および演算増幅器
５２が接続されている。

このような構成の実施例においても、遮光の施
された受光素子４１a′から成る垂直転送レジスタ
部４３に対応する偽信号電荷として複数水平ライ
ン分のスメア電荷を得て、このスメア電荷の平均
値を演算したアナログ信号をデジタル・アナログ
変換器５３から演算増幅器５２に供給し、映像出
力信号中のスメア電荷成分を相殺することができ
る。

上述の各実施例の説明から明らかなように、本
発明によれば、複数水平ライン分のスメア電荷の
平均値にて、映像出力信号中のスメア電荷成分を
相殺するので、ランダム雑音を増加させることな
くスメア電荷による画質の劣化を防止することが
でき、シヤツタスピードを速くしても画質の良好
な撮像信号を得ることのできる固体撮像装置を提
供することができる。

【図面の簡単な説明】

第１図は、従来のフレーム・トランスフア型
CCD撮像装置の原理的な構造を示す模式的平面
図である。第２図および第３図はこの撮像装置の
動作を説明するための各タイムチヤートである。
第４図は従来のインターライン・トランスフア型
CCD撮像装置の原理的な構造を示す模式的平面
図である。第５図および第６図は、この撮像装置
の動作を説明するための各タイムチヤートであ
る。第７図は本発明のCCD撮像装置に適用した
場合の一実施例の原理的な構造を示す模式図であ
る。第８図はこの実施例におけるCCDの遮光状
態を示す模式図である。第９図および第１０図
は、この実施例の動作を説明するための各タイム
チヤートである。第１１図は本発明の他の実施例
の原理的な構造を示す模式図である。第１２図は
さらに本発明の他の実施例の原理的な構成を示す
模式図である。２０，４０…CCD、２１，４１…受光部、２
１′…偽受光部、２２…トランスフア・ゲート、
２３，２３′，４３…垂直転送レジスタ部、２４
…オーバーフロー・コントロール・ゲート、２５
…オーバーフロー・ドレイン、２６，４４…水平
転送レジスタ部、３１，５１…バツフア増幅器、
３２，５２…演算増幅器、３３，５３…アナロ
グ・デジタル変換器、３４，５４…信号加算器、
３５，５５…1Hシフトレジスタ、３６，５６…
デジタル・アナログ変換器、４２…蓄積部。

Claims

【特許請求の範囲】１各々の絵素に対応してマトリクス状に配列さ
れた受光部に得られる信号電荷を順次に水平転送
部に転送し、該水平転送部から信号電荷を読出す
ようにした固体撮像装置において、上記受光部の垂直ライン方向の一端側に遮光が
施され且つ複数の整数水平ライン分の偽絵素に対
応する段数の垂直転送部を設けるとともに、上記
各絵素に対応した信号電荷および偽絵素に対応し
た偽信号電荷を水平転送部から読出し、複数の整数水平ライン分の偽信号電荷を対応画
素毎に平均値演算することにより、一水平ライン
分の平均偽信号を得、各一水平ライン分の信号電荷から上記平均偽信
号を差引いて出力する外部演算回路を上記水平転
送部の出力側に設けたことを特徴とする固体撮像
装置。