JPS6252667A - ベクトルプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ベクトル演算を高速で行なうベクトルプロセ
ッサに関し、特に、ベクトルデータを一時的に保持する
ためのベクトルレジスタ群を備えたベクトルプロセッサ
に関する。

〔発明の背景〕

ベクトルプロセッサは、科学技術計算の高速処理を目的
とし、一連のベクトルデータに対し一括して演算処理を
施すベクトル命令群を備え、これらのベクトル命令は、
通常、パイプライン構造の演算器により、高速に処理さ
れる。ベクトルプロセッサの多くは、主記憶と演算器の
間に位置するベクトルレジスタ群を有する。ベクトルレ
ジスタは、ベクトルデータを一時的に保持することを目
的として、主記憶と比較して充分速い読出し・書込み速
度を有し、パイプライン演算器に被演算データを高速で
供給し、そして、演算結果を高速で受入れる。

ベクトルレジスタに関する文献としては、例えば、米国
特許第４１２８８８０号明細書があり、また、これと実
質的に同じ技術内容を示すと考えられる”　Ｔｈｅ　Ｃ
ＲＡＹ−Ｉ　Ｃｏｍｐｕｔｅｒ　Ｓｙｓｔｅｍ　”Ｒｉ
ｃｈａｒｄＭ、　Ｒｕ５ｓｅｌｌ　、　Ｃｏｍｍｕｎｉ
ｃａｔｉｏｎｓ　ｏｆ　ｔｈｅ　ＡＣＭ　。

Ｖｏｔ、　２１　、屋１．ｐｐ、６３〜７２　（Ｊａｎ
、１９７８）がある。後者記載のベクトルプロセッサは
、８本のベクトルレジスタを備え、各ベクトルレジスタ
は、それぞれ別のベクトルデータを保持することができ
る。各ベクトルレジスタは、８バイト（６４ピツト）長
の要素データを最大６４要素まで収容することができ、
したがって、レジスタ群の総容量は４０９６バイトであ
る。現在我国で生産されているベクトルプロセッサの多
くは、容量が６５５３６バイトのベクトルレジスタ群を
備えている。ベクトルレジスタは、ベクトルデータ相互
間の高速演算の処理にとって極めて有効な手段であり、
その効果は、容量が大きいほど著しい。半導体技術の進
歩につれて、ベクトルレジスタ群の容量はますます増加
する傾向にある。

反面、大容量のベクトルレジスタ群は、マルチプログラ
ミングあるいはタイムシェアリングの環境テベクトルプ
ロセッサを使用する場合ニ、次ノような問題を生じる。

マルチプログラミングシステムあるいはタイムシェアリ
ングシステムは、複数のプログラム又はタスクに対して
、プロセッサを短期間ずつ時分割で割当てることにより
、１台のプロセッサによる複数のプログラム又はタスク
の同時処理を可能にする。このような時分割共用を実現
するには、あるプログラムの処理を中断して別のプログ
ラムの処理へ移る時に、前者のプログラムの中断時にプ
ロセッサの各部にあった情報を適当な場所（例えば主記
憶）に保存し、中断さ−れたプログラムの再開時に、こ
れらの保存されていた情報を元に戻して、中断時の状態
を再現することが必要である。しかも、このような退避
・回復処理は、可能な限り短時間で完了することが望ま
しい。この処理に要する時間が長いほど、本来の演算処
理に使用しうる時間が短かくなシ、マルチプログラミン
グやタイムシェアリングの効果は薄れる。ベクトルレジ
スタ群の内容も、退避・回復が必要であり、それに要す
る時間は、ベクトルレジスタ群の容量に直接関係する。

例えば、汎用機である日立製作所のＭシリーズデータ処
理装置では、タスクの中断・再開時に退避・回復すべき
レジスタ類は、３２本の４バイト幅レジスタと、４本の
８バイト幅レジスタであり、それらの総容量は１６０バ
イトである。これに対して、同社のベクトルプロセッサ
Ｓ−８１０は、３２本のベクトルレジスタを備え、それ
らの総容量は６５５３６バイトに達し、これは、前記Ｍ
シリーズ装置のレジスタ容量の４００倍を越える。この
ように大量の情報の退避・回復が甚だ長い時間を要する
ことは、いうまでもない。しかも、前記のように、ベク
トルレジスタ群の容量は、今後ますます増加の傾向にあ
る。しだがって、ベクトルプロセッサをマルチプログラ
ミングあるいはタイムシェアリングの環境で活用するた
めには、ベクトルレジスタ群の内容の退避・回復の問題
を解決することが不可欠である。

〔発明の目的〕

本発明の目的は、ベクトルレジスタ群を利用するベクト
ルプロセッサにおいて、プログラムやタスクの中断・再
開処理に要する時間を大幅に短縮することにあシ、具体
的には、ベクトルレジスタ群の内容の退避・回復のだめ
のデータ転送を不用にすることにある。

〔発明の概要〕

本発明は、複数のベクトルレジスタ群（ベクトルレジス
タ群空間）を用意し、各プログラム又はタスクに１つの
ベクトルレジスタ群空間を割当てる。各時点で有効なベ
クトルレジスタ群空間が指示され、有効なものとして指
示されたベクトルレジスタ群空間においてのみ、読出し
や書込みの動作が許される。有効なベクトルレジスタ群
空間の指示は、プログラムやタスクの切替え時に、次に
実行されるプログラムやタスクに割轟てられたベクトル
レジスタ群空間を指示するように、変更される。この変
更は、例えば、それ専用の命令を発行するだけで行うこ
とができ、ベクトルレジスタ群の内容の退避・回復のた
めに、それと主記憶の間で大量のデータを転送する必要
はない。

〔発明の実施例〕

第２図は、以下に説明する本発明の実施例が前提トスる
ベクトルプロセッサの全体の概要を示す。

このベクトルプロセッサは、主記憶１と、ロード・スト
ア回路２−１．２−２と、パイプライン構造の演算器３
−１．３−２と、命令制御部４と、ベクトルレジスタ制
御部５と、ベクトルレジスタ群６とからなる。ロード・
ストア回路２−１．２−２のそれぞれは、主記憶１とベ
クトルレジスタ群６０間のデータ転送を制御する。演算
器３−１゜３−２のそれぞれは、ベクトルレジスタ群６
がら供給されるデータに対する演算処理をパイプライン
形式で遂行し、その結果をベクトルレジスタ群６に送る
。演算器３−１と演算器３−２は、異なる演算機能を持
ってもよい。例えば、一方を加算器とし、他方を減算器
とすることができる。ベクトルレジスタ制御部５は、ベ
クトルレジスタ群からの読出し、又はそれへの書込み１
制御する。命令制御部４は、命令を読出して解釈し、そ
の結果に従って各部を制御する。

第３図は、第２図に示したベクトルプロセッサで実行さ
れるベクトル命令のフォーマットを示したものである。

第３図において、０２部はオペレーションコード部で１
、演算の種類を指定する。

Ｒ１，Ｒ，２，Ｒ３はレジスタ番号指定フィールドであ
シ、使用するレジスタの番号を指定する。

Ｒ１，Ｒ２，几３で指定されるレジスタの役割りは、０
１部で指定される演算の種類によって異なる。加算や乗
算などの演算系のベクトル命令では、Ｒ１部は、演算結
果を書き込むベクトルレジスタの番号を指定し、Ｒ２部
とＲ３部は、演算が施されるベクトルデータ（例えば加
算の場合は被加数と加数）が保持されているベクトルレ
ジスタの番号を指定する。主記憶からベクトルレジスタ
へベクトルデータを転送するロード系の命令では、Ｒ１
部は、主記憶から読出したベクトルデータを書込ムベク
トルレジスタの番号を指定し、Ｒ２部とＲ３は、読出す
べきベクトルデータの主記憶上の格納場所を示すアドレ
スレジスタの番号を指定する。ベクトルレジスタから主
記憶へベクトルデータを転送するストア系の命令では、
Ｒ１部は、主記憶へ転送するデータが保持されているベ
クトルレジスタの番号を指定し、Ｒ２部とＲ３部は、Ｒ
１部で指定されたベクトルレジスタから読出されたデー
タを格納する主記憶上の場所を示すアドレスレジスタの
番号を指定する。ロード系命令およびストア系命令に関
係するアドレスレジスタは、本発明に直接の関連がない
ので、その詳細な説明を省略する。

第４図は、ベクトルプロセッサによシ時分割で実行され
る２つのプログラムの例を示す。プログラムＡとプログ
ラムＢは全く独立で、相互の干渉はない。どちらのプロ
グラムも、本実施例の説明に必要々部分だけが図示され
ている。プログラムＡは、配列Ｂの第１番目の要素と配
列Ｃの第Ｉ番目の要素とを乗じ、その結果に配列りの第
Ｉ番目の要素を加算して、結果を配列Ａの第１番目の要
素に格納し、これをＩが１から１００まで繰返すもので
ある。プログラムＢは、配列Ｑの第５番目の要素と配列
凡の第５番目の要素を加算し、その結果に配列Ｓの第５
番目の要素を乗じて、結果を配列Ｐの第５番目の要素に
格納し、これをＪが１から１００まで繰返すものである
。どちらのプログラムもベクトル命令語で記述されてい
る。

記号Ａ−１〜Ａ−６及びＢ−１〜Ｂ−６は１個個のベク
トル命令を識別するだめに便宜上付された番号であって
、特別の意味はない。ＶＬ、ＶＥＡ。

ＶＳＴｌｄ、ベクトル命令の演算の種類を示すニモニッ
クコードである。ＶＬ　（Ｖｅｃｔｏｒ　Ｌｏａｄ）は
。

ベクトルロード命令であって、主記憶からベクトルデー
タを読出して、命令のＲ１部で指定されるる ベクトルレジスタに格納す４命令である。主記憶のアド
レスは、命令のＲ２部とＲ３部で指定されるアドレスレ
ジスタの内容から決定される。

Ｖ　Ｅ　Ｍ　（Ｖｅｃｔｏｒ　Ｅｌｅｍｅｎｔｗｉ　ｓ
ｅ　Ｍｕｌｔｉｐｌｙ）は、ベクトル乗算命令であって
、命令のＲ２部とＲ３部で指定されるそれぞれのベクト
ルレジスタの内容を要素ごとに乗算して、結果を命令の
Ｒ１部で指定されるベクトルレジスタに格納する命令で
ある。ＶＥＡ　（Ｖｅｃｔｏｒ　Ｅｌｅｍｅｎｔｗｉｓ
ｅ　Ａｄｄ　）は。

ベクトル加算命令であって、命令のＲ２部とＲ３部で指
定されるそれぞれのベクトルレジスタの内容を要素ごと
に加算して、結果を命令のＲ１部で指定されるベクトル
レジスタに格納する命令である。Ｖ　Ｓ　Ｔ　（Ｖｅｃ
ｔｏｒ　５ｔｏｒｅ　）は、ベクトルストア命令であっ
て、命令のＲ，１部で指定されるベクトルレジスタの内
容を主記憶へ格納する命令である。主記憶のアドレスは
、命令の几２部とＲ３部で指定されるアドレスレジスタ
の内容から決定される。ＶＲ，Ｏ，ＶＴＬＩ、ＶＲ２，
ＶＲ３，ＶＲ４は、ベクトルレジスタの第０番、第１番
、第２番。

第３番、第４番を、それぞれ表わす。ＶＬ命令とＶＳＴ
命令のＲ２部とＲ３部は、実際には、前述のように、そ
れぞれアドレスレジスタを指定し、これらのアドレスレ
ジスタの内容から主記憶上のベクトルデータ（配列）の
所在が決定される。しかしながら、第４図においては、
説明を簡単にするため、Ｒ２部とＲ３部の内容の代−シ
に、主記憶上の配列の名称自体が、複線文字で表記され
ている。

プログラムＡの処理内容の概要は、次のとお９である。

ベクトル命令Ａ−１は、主記憶上のベクトルデータＢ（
配列Ｂの第１番目から第１００番目までの要素Ｂ１〜Ｂ
ｔｏｏ　）を、第０番ベクトルレジスタ中に一括して読
出す。ベクトル命令Ａ−２とＡ−３は、同様に、ベクト
ルデータＣとＤを第１番と第２番のベクトルレジスタに
、それぞれ読出す。ベクトル命令Ａ−４は、第０番ベク
トルレジスタ中中のベクトルデータＢと、第１番ベクト
ルレジスタ中のベクトルデータＣとを、要素ごとに乗算
して、結果を第３番ベクトルレジスタに格納する。ベク
トル命令Ａ−５は、ベクトル命令Ａ　−４により得られ
た乗算結果（第３番ベクトルレジスタの内容）と、第２
番ベクトルレジスタ中のベクトルデータＤを、要素ごと
に加算して、結果を第４番ベクトルレジスタに格納する
。ベクトル命令Ａ−６ｉｄ、第４番ベクトルレジスタに
得られた演算結果を、ベクトルデータＡとして主記憶に
格納する。プログラムＢは、算術演算の種類の相違を除
けば、プログラムＡと本質的に同じであり、したがって
、その説明は省略する。

プログラムＡとプログラムＢは、時分割で交互に実行さ
れる。まず、プログラムＡが実行され（矢印■）、命令
人：］の実行が完了した時点でタスクスイッチＡが起と
シ、プログラム人の実行は中断されて、プログラムＢの
実行が開始される。

プログラムＢは、それ以前に命令Ｂ−１の１つ前の命令
１で実行が完了していたとして、命令旦」から実行が再
開される（矢印■）。プログラムＢスクスイッチＢが起
こり、プログラムＢの処理が中断されて、プログラム人
の処理が再開される。

プログラムＡは命令Ａ−４が完了した時点で中断されて
いたので、再開は命令Ａ−５から行われる（矢印■）。

プログラムＡの処理が命令Ａ−６まで進んだ時に再びタ
スクスイッチＣが起こり、プログラムＡの処理が中断さ
れて、プログラムＢの処理が命令Ｂ−４から再開される
（矢印■）。前述のタスクスイッチの生起時期は単なる
例示であって、どの命令まで実行された時点でタスクス
イッチが起こるかということは１本発明の本質とは関係
がない。

タスクスイッチが発生した時の処理は％第４図には示さ
れていないが、オペレーティングシステムが行う。この
処理は、実行されていたプログラムの中断と、次に処理
するプログラムの実行再開の他に、中断されたプログラ
ムのその時点における状態を、レジスタ類の内容を含め
、後刻の再開に備えて、完全に保存することと、再開さ
れるプログラムの保存されていた状態を、完全に回復す
ることである。

このような保存・回復処理を、従来のベクトルプロセッ
サではどのように行っていたかについて。

以下に述べる。第４図において、タスクスイッチＡが発
生した時に、オペレーティングシステムは次の処理を行
う。

（１）プログラムＡの処理が命令Ａ−４まで完了したこ
とを記憶する。

（２）ベクトルレジスタを始めとするレジスタ類の内容
を、すべて主記憶に格納し、保存する。

後で再開される処理においてどのレジスタが使用される
かは、一般的にはわからないので、レジスタ類の内容は
すべて保存する必要がある。

（３）タスクスイッチＡの前のタスクスイッチでプログ
ラムＢの処理が中断された時に主記憶に保存したレジス
タ類の内容を、すべて対応するレジスタに戻す。この中
にはベクトルレジスタも含まれる。

（４）命令Ｂ−１からプログラムＢの実行を再開する。

同様に、タスクスイッチＢが発生した時には、オペレー
ティングシステムは次の処理を行う。

（１）プログラムＢの処理が命令Ｂ−３まで完了したこ
とを記憶する。

（２）　　レジスタ類の内容を、すべて主記憶に格納し
、保存する。

（３）　　タスクスイッチＡの生起時に一主記憶に保存
したレジスタ類の内容を、すべて対応するレジスタに戻
す。

（４）タスクスイッチＡの生起時にプログラムＡの処理
が命令人：」まで完了していたことの記憶に基づき、命
令Ａ−５から処理を再開する。

タスクスイッチＣの処理は、前記と同様であるので、詳
細な説明は省略する。

前述のような従来のベクトルプロセッサにおけるタスク
スイッチの処理に生じる困難は、前にも触れたように、
ベクトルレジスタ群の内容の保存（退避）と回復にある
。これらの処理のだめに。

第４図の場合には、ＶＳＴ命令とＶＬ命令が使用される
ことになろう。そこで、３２本のベクトルレジスタがあ
るとすれば、中断されるプログラムのためのベクトルレ
ジスタ内容の保存に３２個のＶＳＴ命令が必要であシ、
再開されるプログラムのだめのベクトルレジスタ内容の
回復に３２個のＶＬ命令が必要であシ、合計６４個のロ
ード／ストア系命令が実行されねばならない。例えば、
第４図において、タスクスイッチＢの処理に際して、ベ
クトルレジスタ内容の保存と回復だけで６４個のベクト
ル命令を実行したあげく、プログラムＡ中の僅か３個の
ベクトル命令を実行した時点で、次のタスクスイッチＣ
が生起する。すなわち、全動作時間のごく僅かな部分が
、本来の目的であるデータ処理に利用されるにすぎない
。本発明は、この問題を解決するものである。

第１図は、本発明におけるベクトルレジスタ制御部及び
ベクトルレジスタ部の実施例を示したものである。第１
図において、ベクトルレジスタ制御部５及びベクトルレ
ジスタ部６は、それぞれ第２図におけるベクトルレジス
タ制御部５及びベクトルレジスタ群６に対応している。

本発明の実施例におけるベクトルレジスタ部６の構成は
１次のとおシである。ベクトルレジスタ群６１は、第０
番から第０番まで番号付けされた、互いに独立して読出
し／書込み可能な（ｎ＋１　）本のベクトルレジスタＶ
ＲＯ〜ＶＲｎよ構成る。ベクトルレジスタ群６１は、従
来のベクトルプロセッサにおけるベクトルレジスタ群に
相当するものである。ベクトルレジスタ群６２〜ベクト
ルレジスタ群６３ば、それぞれベクトルレジスタ群６１
と全く同じ構造である。本実施例では、ベクトルレジス
タ群６１と同一構造のベクトルレジスタ群が（ｍ＋１）
個１７、各ベクトルレジスタ群は互いに独立していて、
それぞれ１個のベクトルレジスタ群空間を形成し、これ
らの（ｍ＋１）個のベクトルレジスタ群空間がベクトル
レジスタ部を構成する。ベクトルレジスタ部を構成する
各ベクトルレジスタ群空間には、第０番から第ｍ番まで
の番号付けがなされて区別される。ベクトルレジスタの
本数ｎとベクトルレジスタ群空間の個数ｍは１本発明の
本質とは関係ないが、一般には多いほどよい。

書込みスイッチマトリクス６４は、第２図に示したロー
ド・ストア回路２−１．２−２及び演算器３−１．３−
２からベクトルレジスタへの、データバスの結合関係を
動的に変更し、任意のロード・ストア回路又は任意の演
算器から任意のベクトルレジスタへの、データ書込みを
可能にするものである。ロード・ストア回路及び演算器
とベクトルレジスタとの結合関係は、実行されるベクト
ル命令により指定される。読出しスイッチマトリクス６
５は、読出しと書込みが異なる点をのぞいては、書込み
スイッチマトリクス６４と同様である。すなわち、それ
は、任意のベクトルレジスタから任意のロード・ストア
回路又は任意の演算器への、データの供給を可能にする
もので、実行されるベクトル命令で指定されるベクトル
レジスタから読出されたベクトルデータを、対応するロ
ード・ストア回路又は演算器に送出する。書込みスイッ
チマトリクス６４から各ベクトルレジスタへ至るデータ
バスと、各ベクトルレジスタから読出しスイッチマトリ
クス６５へ至るデータバスは、全ベクトルレジスタ群空
間に同等に接続されている。

ベクトルレジスタ部６を制御するベクトルレジスタ制御
部５の構成は、次のとおりである。レジスター演算器／
ロード・ストア回路対応表５１及び５２は、それぞれ書
込みスイッチマトリクス６４及び読出しスイッチマトリ
クス６５を制御する回路であって、第２図の命令制御部
４で解読されたベクトル命令の実行が開始されるときに
、ロード・ストア回路又は演算器と、ベクトル命令で指
定されたベクトルレジスタとの結合関係を、命令制御部
４より信号線１０１を介して受は取り、保持する。保持
された内容は、直ちに書込みスイッチマトリクス６４あ
るいは読出しスイッチマトリクス６５に反映される。書
込み制御回路５３゜５４．５５は、それぞれベクトルレ
ジスタの第０番（ＶＲＯ）　、第１番（ＶＲ，１）　、
第０番（ＶＲｎ）の、データ書込み制御を行う回路であ
る。１ベクトルレジスタ群空間に含まれるベクトルレジ
スタと同数、すなわち（ｎ＋：ｔ）個の書込み制御回路
があるが、第１図では３個だけが示されている。同一番
号のベクトルレジスタが、各ベクトルレジスタ群空間に
１個ずつ、合計（ｍ＋１　）個存在するが、ある番号の
ベクトルレジスタの書込み制御回路５３からの制御信号
線は、これら（ｍ＋１）個のすべての同一番号のベクト
ルレジスタに接続されている。書込み制御回路５３，５
４．５５は、第２図の命令制御部４でベクトル命令が解
読されて、その実行が開始されるときに、制御線１０２
を介して送られてくるベクトルレジスタ番号や処理ベク
トル要素数などの制御情報に基づいて、ベクトルデータ
の書込み開始から終了までを制御する。

読出し制御回路５６，５７．５８は、それぞれベクトル
レジスタの第Ｏ番、第１番、第ｎ番のデータの読出し制
御を行う回路である。それらの構成と機能は、制御内容
が読出しと書込みとで異なる点を除いては、書込み制御
回路５３．　５４．　５５と同等であるので、詳細な説
明を省略する。

ベクトルレジスタ群空間番号制御回路５９は、本発明を
最も特徴づける回路であって、あるベクトルレジスタか
らデータを読出したｐ、あるいはそこに書込んだりする
ときに、（ｍ＋１）個あるベクトルレジスタ群空間のい
ずれに属するベクトルレジスタに対してそれを行うかを
、制御する回路である。ベクトルレジスタ群空間番号制
御回路５９は、０からｍまでのいずれかの値を絶えず示
し、この値は、その時に行なわれる処理に関して有効な
ベクトルレジスタ群空間を示す。この値に対応しないも
のは、その時の処理に関して無効なベクトルレジスタ群
空間である。ベクトルレジスタの読出しあるいは書込み
の動作は、ベクトルレジスタ群空間番号制御回路５９が
示す有効なベクトルレジスタ群空間上で行われる。この
ような選択的アクセスは、ベクトルレジスタ群空間番号
制御回路５９から制御線１０５を介して通知される有効
ベクトルレジスタ群空間指示信号に従い、有効なベクト
ルレジスタ群空間だけに動作を許可し。

無効なベクトルレジスタ群空間の動作を禁止することに
より、実現される。有効なベクトルレジスタ群空間番号
の設定と変更は、後述のベタトル−レジスタ群空間番号
設定命令（ＳＶＲ８ＰＮ命令）により行われる。５ＶＲ
８ＰＮ命令が第２図の命令制御部４で解読されると、そ
の時点で実行中であったすべてのベクトル命令の完了を
待って′、命令で指定されたベクトルレジスタ群空間番
号が、制御線１０４を介してベクトルレジスタ群空間番
号制御回路５９に送られて、有効ベクトルレジスタ群空
間番号が変更される。また、装置の・（ツーオン時には
、例えば０番といった予め定められた値に。

有効ベクトルレジスタ群空間番号が自動的に設定される
ようにしてもよい。

第１図に示したようなベクトルレジスタ機構を有スルベ
クトルプロセッサにおいて、例えば、第４図に示したプ
ログラムのベクトル命令Ａ−５の処理は２次のようにし
て行われる。このとき、有効ベクトルレジスタ群空間番
号ばＯに設定されているものとする。ベクトル命令戊：
」が第２図の命令制御部４で解読されると、使用する演
算器と読出し又は書込みを行うベクトルレジスタとの結
合関係が、信号線１０１を通じて　レジスター演算器／
ロード・ストア回路対応表５１．５２に通知される。命
令Ａ−５の場合は、レジスター演算器／ロード・ストア
回路対応表５１には、演算器３−１と演算結果を書込む
第４番ペクト・ルレジスタが、また、レジスター演算器
／ロード・ストア回路対応表５２には、演算器３−１−
と演算データを読出す第２番及び第３番のベクトルレジ
スタが、結合関係として通知される。また、命令制御部
４からは、制御線１０２および制御線１０３を介して、
第４番ベクトルレジスタの書込み制御回路と。

第２番及び第３番のベクトルレジスタの各読出し制御回
路（いずれも第１図では省略されている）に、それぞれ
書込み及び読出し制御情報が与えられる。

レジスター演算器／ロード・ストア回路対応表５１に通
知された情報に従い、書込みスイッチマトリクス６４に
おいて、演算器３−１からのデータバスと、第４番ベク
トルレジスタへの書込みデータバスとが結合される。ま
た、レジスター演算器／ロード・ストア回路対応表５２
に通知された情報に従い、読出しスイッチマトリクス６
５において、第２番ベクトルレジスタ及び第３番ベクト
ルレジスタからの読出しデータノくスと、演算器３−１
へのデータバスとが結合される。次に、第２番ベクトル
レジスタの読出し制御回路と第３番ベクトルレジスタの
読出し制御回路の制御に従い、第０番のベクトルレジス
タ群空間の第２番ベクトルレジスタと第３番ベクトルレ
ジスタから、順次データが読出され、読出しスイッチマ
トリクス６５を介して演算器３−１へ送られる。この時
、第０番のベクトルレジスタ群空間は１番号０が設定さ
れたベクトルレジスタ群空間番号制御回路５９からの信
号１０５に従って選択される。演算器３−１で演算され
た演算結果は、書込みスイッチマトリクス６４を介して
、第４番ベクトルレジスタの書込み制御回路の制御に従
って、第０番のベクトルレジスタ群空間の第４番ベクト
ルレジスタに順次書込まれ、命令Ａ−５の処理が完了す
る。

次に、ベクトルレジスタ群空間番号の設定あるいは変更
を行うための５ＶＲ８ＰＮ命令（ＳｅｔＶｅｃｔｏｒ　
Ｒｅｇｉｓｔｅｒ　５ｐａｃｅ　Ｎｕｍｂｅｒ）につい
て説明する。第６図は、５ＶＲ８ＰＮ命令のフォーマッ
トの一例を示した図である。５ＶＲ８ＰＮ命令は、命令
の種類を示すＯＰフィールドと、１個のオペランドフィ
ールドよりなり、オペランドフィールドは、ベクトルレ
ジスタ群空間番号が格納されている主記憶上のアドレス
を与える。第２図に示したベクトルプロセッサにおいて
、命令制御部４ば。

ＳＶＲ，ＳＰＮ命令を解読すると、そのオペランドフィ
ールドで示される主記憶上のアドレスに格納されている
ベクトルレジスタ群空間番号を読出す。

次に、５ＶＲ８ＰＮ命令を解読した時に実行中であった
すべてのベクトル命令の完了を待って、主記憶より読出
したベクトルレジスタ群空間番号を、第１図の信号線１
０４を介して、ベクトルレジスタ群空間番号制御回路５
９に通知する。ベクトルレジスタ群空間番号制御回路５
９は、制御線１０５を介して、新たに指定されたベクト
ルレジスタ群空間の動作を許可し、その他のベクトルレ
ジスタ群空間の動作を禁止する。以上のような５ＶＲ８
ＰＮ命令の処理が完了した後は、ベクトルレジスタの読
出しあるいは書込みは、この５ＶＲ８ＰＮ命令で指定さ
れたベクトルレジスタ群空間に対して行われる。

次に、第１図に示したベクトルレジスタ制御部及びベク
トルレジスタ部を持つベクトルプロセッサにおいて、第
４図に示したタスクスイッチの処理がどのように行われ
るかについて説明する。第１図に示すようなベクトルレ
ジスタ機構を持つベクトルプロセッサにおいて、マルチ
プログラミングシステムやタイムシェアリングシステム
をサポートするときには、プログラムあるいはタスクご
とに１個のベクトルレジスタ群空間を割当てることを基
本とする。どのタスクにどのベクトルレジスタ制御部を
割当てるかについては、オペレーティングシステムが管
理する。いま、第４図の例において、ヲログラムＡには
第０番のベクトルレジスタ群空間が割当てられ、プログ
ラムＢには第１番のベクトルレジスタ群空間が割当てら
れているものとする。しだがって、プログラムＡを処理
するときのベクトルレジスタの読出しと書込みは、第０
番のベクトルレジスタ群空間で行われ、プログラムＢを
処理するときのベクトルレジスタの読出しと書込みは、
第１番のベクトルレジスタ群空間で行われる。

第４図において、プログラムＡの命令友ニュからＡ−４
まで（矢印■）を処理している間は、第１図のベクトル
レジスタ群空間番号制御回路５９が示す有効ベクトルレ
ジスタ群空間番号はＯを保つ。しだがって、命令表：」
からＡ−４までの処理におけるベクトルレジスタの読出
し又は書込みは、第０番のベクトルレジスタ群空間で行
われる。

プログラムＡの命令Ａ−４の処理が完了して、タスクス
イッチＡを処理する時に、オペレーティングシステムは
前述の５ＶＲ８ＰＮ命令を発行して、有効ベクトルレジ
スタ群空間番号をＯから工に変更し、次いで、制御をプ
ログラムＢの命令１二」に移す。以降、命令旦二」から
命令Ｂ−３４での処理が行われ、この間、これらのベク
トルロード命令によりデータが書込まれるベクトルレジ
スタは、すべて第１番のベクトルレジスタ群空間に属す
るベクトルレジスタである。

プログラムＢの命令Ｂ−３の処理が完了して、タスクス
イッチＢを処理する時には、オペレーティングシステム
は再び５ＶＲ８ＰＮ命令を発行して、有効ベクトルレジ
スタ群空間番号を１から０に変更し、制御をプログラム
人の命令Ａ−５に移す。

以降、命令へ二」及びＡ−６の処理が行われ、これらの
命令の処理で読出しあるいは書込みが行われるベクトル
レジスタは、第０番のベクトルレジスタ群空間に属する
ものである。プログラムＡが命令表：１の処理完了時に
中断された後、プログラムＢが処理されていた間は、第
０番のベクトルレジスタ群空間は無効状態となっておシ
、読出しあるいは書込みが全く行われておらず、命令友
：土の処理が完了して中断されたときの状態をそのまま
保存している。したがって、タスクスイッチＢの処理に
おいて、第０番のベクトルレジスタ群空間を有効として
店命令人−５からプログラム人の処理を再開した時には
、中断した時のベクトルレジスタの内容が完全に回復さ
れ、その結果、プログラム人の処理は、あたかも中断が
なかったかのように進行することができる。

プログラムＡの命令り二重の処理が完了して、タスクス
イッチＣを処理する時には、オペレーティングシステム
は再度５ＶＲ８ＰＮ命令を発行して、有効ベクトルレジ
スタ群空間番号をＯから１に変更し、次いで、命令ｌ二
１からプログラムＢの処理を再開する。以降、命令−ｍ
二」ないしＢ−６の処理において、読出し又は書込みが
行われるベクトルレジスタは、第１番目のアドレスレジ
スタ群空間に属するものである。タスクスイッチＣの生
起までプログラムＢの処理が中断されていた期間中、第
１番のベクトルレジスタ群空間のベクトルレジスタは、
読出し又は書込みを全く受けなかったので、プログラム
Ｂの再開は正しく行なわれる。

システムの保全性を考慮して、５ＶＲ８ＰＮ命令をいわ
ゆる特権命令とし、オペレーテイングシステムのみがこ
れを使用できるようにするのが望ましい。

〔発明の効果〕

本発明によれば、プログラムやタスクの中断・再開処理
において、ベクトルレジスタ群の内容の退避・回復のた
めに大量のデータを転送する必要がなく、有効ベクトル
レジスタ群空間番号を変更するだけですみ、それには単
一の命令を発行するだけでよい。したがって、中断・再
開処理に要する時間が大幅に短縮され、高能力のベクト
ルプロセッサを、マルチプログラミング、タイムシェア
リングその他の、プログラムやタスクの中断・再開が頻
発する環境で、効率よく働かせることができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるベクトルレジスタ機
構のブロックダイヤグラム、第２図はベクトルプロセッ
サのブロックダイヤグラム、第３図はベクトル命令のフ
ォーマット図、第４図は中断・再開が行われる２つのプ
ログラムの模式図、第５図は有効ベクトルレジスタ群空
間番号設定命令のフォーマット図である。 ５・・・ベクトルレジスタ制御部、６・・・ベクトルレ
ジスタ部、５３〜５４・・・ベクトルレジスタ書込み制
御回路、５６〜５７・・・ベクトルレジスタ読出し制御
回路、５９・・・ベクトルレジスタ群空間番号制御回路
％６１〜６３・・・ベクトルレジスタ群空間、ＶＲＯ〜
ＶＲｎ・・・ベクトルレジスダ、６４・・・書込みスイ
ッチマトリクス、６５・・・読出しスイッチマトリクス
。

Claims (1)

1. 【特許請求の範囲】 １、主記憶と演算部の間にベクトルレジスタ群を有する
   ベクトルプロセッサにおいて、それぞれが一定数のベク
   トルレジスタからなる複数のベクトルレジスタ群空間と
   、前記複数のベクトルレジスタ群空間の１つを指示して
   指示されたベクトルレジスタ群空間に属するベクトルレ
   ジスタに対してのみ書込み及び読出し動作を許容する有
   効ベクトルレジスタ群空間指示手段と、前記有効ベクト
   ルレジスタ群空間指示手段におけるベクトルレジスタ群
   空間の指示を変更する手段とを備えたベクトルプロセッ
   サ。 ２、特許請求の範囲１において、そのベクトル群空間の
   指示を変更する手段は特定種類の命令に応答して変更動
   作を行なう手段を含むベクトルプロセッサ。 ３、特許請求の範囲２において、その特定種類の命令は
   特定のプログラムにのみその実行が許された特権命令で
   あるベクトルプロセッサ。 ４、特許請求の範囲１、２又は３において、そのベクト
   ルプロセッサは並行して処理すべき複数のプログラム又
   はタスクを持ち、そのベクトルレジスタ群空間のそれぞ
   れは前記プログラム又はタスクの異なる１つに割当てら
   れ、そのベクトルレジスタ群空間の指示を変更する手段
   は前記プログラム又はタスクの実行の中断・再開時に変
   更動作を行なうベクトルプロセッサ。