JPS6251868A - 読取り方式 - Google Patents
読取り方式Info
- Publication number
- JPS6251868A JPS6251868A JP60192360A JP19236085A JPS6251868A JP S6251868 A JPS6251868 A JP S6251868A JP 60192360 A JP60192360 A JP 60192360A JP 19236085 A JP19236085 A JP 19236085A JP S6251868 A JPS6251868 A JP S6251868A
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- switching element
- reading
- turned
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は複数の受光素子を用いて原稿などを読取るため
の読取り方式に関する。
の読取り方式に関する。
背景技術
典形的な先行技術は′ｆ４４図の電気回路図に示されて
いる。受光素子ＰＩ、Ｐ２．Ｐ３．・・・、Ｐｎはそれ
ぞれホトダイオードＤＩ、Ｄ２．Ｄ３．・・・、Ｄｎお
よび電荷蓄積用コンデンサＣＩ、Ｃ２，Ｃ３，・・・、
Ｃｎの並列回路によって形成され、各電荷蓄積用コンデ
ンサ０１〜Ｃｎはバイアス電源’Ｖｎにより所定量の電
荷が充電され、蓄積されている。そこでいまたとえばホ
トダイオードＤ１が原稿からの反射光を受光すれば、そ
の露光量に応じて電荷蓄積用コンデンサＣ１が蓄積電荷
を放電し、アナログスイッチなどの電子スイッチで形成
される個別読取り用スイッチＡＳＩを閉じると、電荷蓄
積用コンデンサＣ１には前記放電電荷量に相当する電荷
量によって再充電され、この再充電の際の電荷量の移動
による出力抵抗ＲＯに生じる電圧が結合コンデンサＣＯ
を介して出力端子Ｏｐに導出され、読取りを行なうもの
である。なお第１図におけるコンデンサＣ８１〜Ｃ８ｎ
は、各個別読取り用スイッチＡＳＩ〜ＡＳｎに存在する
入力容量である。コンデンサＣＬについては後述する。
いる。受光素子ＰＩ、Ｐ２．Ｐ３．・・・、Ｐｎはそれ
ぞれホトダイオードＤＩ、Ｄ２．Ｄ３．・・・、Ｄｎお
よび電荷蓄積用コンデンサＣＩ、Ｃ２，Ｃ３，・・・、
Ｃｎの並列回路によって形成され、各電荷蓄積用コンデ
ンサ０１〜Ｃｎはバイアス電源’Ｖｎにより所定量の電
荷が充電され、蓄積されている。そこでいまたとえばホ
トダイオードＤ１が原稿からの反射光を受光すれば、そ
の露光量に応じて電荷蓄積用コンデンサＣ１が蓄積電荷
を放電し、アナログスイッチなどの電子スイッチで形成
される個別読取り用スイッチＡＳＩを閉じると、電荷蓄
積用コンデンサＣ１には前記放電電荷量に相当する電荷
量によって再充電され、この再充電の際の電荷量の移動
による出力抵抗ＲＯに生じる電圧が結合コンデンサＣＯ
を介して出力端子Ｏｐに導出され、読取りを行なうもの
である。なお第１図におけるコンデンサＣ８１〜Ｃ８ｎ
は、各個別読取り用スイッチＡＳＩ〜ＡＳｎに存在する
入力容量である。コンデンサＣＬについては後述する。
上述の電気回路において、たとえばシフトレジスタによ
って実現される読取り用スイッチ駆動回路１０より順次
時系列に個別読取り用スイッチを開閉し、これにより受
光素子Ｐ１〜Ｐｎからの出力信号が個々の受光素子Ｐ１
〜Ｐｎの一方の端子が共通に接続されて共通電極を形成
するライ／１５１を介して前記出力端子Ｏｐに順次的に
導出されるようになっている。
って実現される読取り用スイッチ駆動回路１０より順次
時系列に個別読取り用スイッチを開閉し、これにより受
光素子Ｐ１〜Ｐｎからの出力信号が個々の受光素子Ｐ１
〜Ｐｎの一方の端子が共通に接続されて共通電極を形成
するライ／１５１を介して前記出力端子Ｏｐに順次的に
導出されるようになっている。
発明が解決すべき問題点
しかしながらこのような先行技術によれば、受光素子数
ｎが、たとえばＡ４版や８４版などの短辺長でも１００
０〜３０００個と非常な多数となり、かつ各素子が並列
に接続されているため１の素子に対し他の（ｎ−１）個
の素子が有する静電容量が影響を及ぼし、その結果全体
として第４図の共通電極を形成するライン１５１と、ラ
インｌ！５２間にＣＬで示される並列素子容量が存在す
ることとなり、このため１の個別読取り用スイッチがＯ
Ｎされると上記並列素子容量ＣＬからも再充電電流が流
れこむため電荷蓄積用コンデンサＣ１〜Ｃｎの蓄積電荷
量が減少し、したがって出力端子ＯＰに導出される出力
信号強度が低下し、相対的に信号対雑音比が劣化する、
という問題が生じていた。
ｎが、たとえばＡ４版や８４版などの短辺長でも１００
０〜３０００個と非常な多数となり、かつ各素子が並列
に接続されているため１の素子に対し他の（ｎ−１）個
の素子が有する静電容量が影響を及ぼし、その結果全体
として第４図の共通電極を形成するライン１５１と、ラ
インｌ！５２間にＣＬで示される並列素子容量が存在す
ることとなり、このため１の個別読取り用スイッチがＯ
Ｎされると上記並列素子容量ＣＬからも再充電電流が流
れこむため電荷蓄積用コンデンサＣ１〜Ｃｎの蓄積電荷
量が減少し、したがって出力端子ＯＰに導出される出力
信号強度が低下し、相対的に信号対雑音比が劣化する、
という問題が生じていた。
また出力取出し用のために出力抵抗８０を用いているた
め出力抵抗ＲＯと上記コンデンサ容量によって微分回路
が形成され、そのため出力信号は微分された、幅の狭い
微分波形となって、後段にパルス幅を広げるための整形
回路が必要となり、回路が複雑なものとなっていた。し
かも上記静電容量と出力抵抗ＲＯによって定まる時定数
以上に読取り速度を上げることはできず、高速読取りに
際しての障害となっていた。
め出力抵抗ＲＯと上記コンデンサ容量によって微分回路
が形成され、そのため出力信号は微分された、幅の狭い
微分波形となって、後段にパルス幅を広げるための整形
回路が必要となり、回路が複雑なものとなっていた。し
かも上記静電容量と出力抵抗ＲＯによって定まる時定数
以上に読取り速度を上げることはできず、高速読取りに
際しての障害となっていた。
上述のような並列素子容量ｃＬの影響を低減するために
、先行技術では共通磁極を多数（たとえばＡ４サイズで
２７〜３０本）に分割し、受光素子を上記共通電極の数
に応じたグループに分けるという対応策を溝じていた。
、先行技術では共通磁極を多数（たとえばＡ４サイズで
２７〜３０本）に分割し、受光素子を上記共通電極の数
に応じたグループに分けるという対応策を溝じていた。
しかしながら共通磁極をこのように多数に分割すること
は読取り素子全体の構造をさらに複雑なものとし、生産
コストの増大をもたらす反面、共通電°極ラインと他の
回路ラインとの交叉、接近等による雑音の混入のために
信号対雑音比の劣化といった問題が派生していた。
は読取り素子全体の構造をさらに複雑なものとし、生産
コストの増大をもたらす反面、共通電°極ラインと他の
回路ラインとの交叉、接近等による雑音の混入のために
信号対雑音比の劣化といった問題が派生していた。
目 的
したがって本発明の目的は、上述の技術的課題を解決し
、受光素子回路と並列に存在する並列素子容量の影響を
除去し、信号対雑音比の向上した高速読取り可能でしか
も構蓬の簡単な読取り方式を提供することである。
、受光素子回路と並列に存在する並列素子容量の影響を
除去し、信号対雑音比の向上した高速読取り可能でしか
も構蓬の簡単な読取り方式を提供することである。
問題点を解決するための手段
本発明は受光量に対応したインピーダンスを有する素子
部分と、その素子部分に並列に接続された電荷蓄積コン
デンサを有する受光素子と、受光素子に直列に接続され
る個別読取り用スイッチング素子とによって直列回路を
構成し、この直列回路の複数個を並列に接続し、この並
列回路を演算増幅器の一方の入力端子に接続し、 演算増幅器の入力端子と、出力端子間にフィードバック
用コンデンサと、フィードバック用スイッチング素子と
を含む並列回路を接続し、個別読取り用スイッチング素
子を選択的に導通／遮断し、個別読取り用スイッチング
素子の導通時にはフィードバック用スイッチング素子を
遮断し、個別読取り用スイッチング素子の遮断時にはフ
ィードバック用スイッチング素子を導通させることを特
徴とする読取り方式である。
部分と、その素子部分に並列に接続された電荷蓄積コン
デンサを有する受光素子と、受光素子に直列に接続され
る個別読取り用スイッチング素子とによって直列回路を
構成し、この直列回路の複数個を並列に接続し、この並
列回路を演算増幅器の一方の入力端子に接続し、 演算増幅器の入力端子と、出力端子間にフィードバック
用コンデンサと、フィードバック用スイッチング素子と
を含む並列回路を接続し、個別読取り用スイッチング素
子を選択的に導通／遮断し、個別読取り用スイッチング
素子の導通時にはフィードバック用スイッチング素子を
遮断し、個別読取り用スイッチング素子の遮断時にはフ
ィードバック用スイッチング素子を導通させることを特
徴とする読取り方式である。
また、本発明は受光量に対応したインピーダンスを有す
る素子部分と、その素子部分に並列に接続された電荷蓄
積コンデンサを有する受光素子と、受光素子に直列に接
続される個別読取り用スイッチング素子とによって直列
回路を構成し、この直列回路の複数個を並列に接続し、
この並列回路を演算増幅器の一方の入力端子に接続し、 演算増幅器の入力端子と出力端子間にフィードバック用
コンデンサと、フィードバック用スイッチング素子とを
含む並列回路を構成し、個別読取り用スイッチング素子
を選択的に導通／遮断し、個別読取り用スイッチング素
子の導通時にはフィードバック用スイッチング素子を遮
断し、個別読取り用スイッチング素子の遮断時にはフィ
ードバック用スイッチング素子を導通させることを特徴
とする読取り方式において、 前記受光素子は複数グループに分けられ、導通している
個別読取り用スイッチング素子を含むグループに関連す
る前記演算増幅器からの出力を差動増幅器の一方の入力
端子に接続し、差動増幅器の他方の入力端子には残余の
グループに関連する前記演算増幅器からの出力を接続す
ることを特徴とする読取り方式である。
る素子部分と、その素子部分に並列に接続された電荷蓄
積コンデンサを有する受光素子と、受光素子に直列に接
続される個別読取り用スイッチング素子とによって直列
回路を構成し、この直列回路の複数個を並列に接続し、
この並列回路を演算増幅器の一方の入力端子に接続し、 演算増幅器の入力端子と出力端子間にフィードバック用
コンデンサと、フィードバック用スイッチング素子とを
含む並列回路を構成し、個別読取り用スイッチング素子
を選択的に導通／遮断し、個別読取り用スイッチング素
子の導通時にはフィードバック用スイッチング素子を遮
断し、個別読取り用スイッチング素子の遮断時にはフィ
ードバック用スイッチング素子を導通させることを特徴
とする読取り方式において、 前記受光素子は複数グループに分けられ、導通している
個別読取り用スイッチング素子を含むグループに関連す
る前記演算増幅器からの出力を差動増幅器の一方の入力
端子に接続し、差動増幅器の他方の入力端子には残余の
グループに関連する前記演算増幅器からの出力を接続す
ることを特徴とする読取り方式である。
作用
本発明によれば、受光素子と並列に存在する並列素子容
量の影響を除くようにしたのでパルス幅の広い、信号対
雑音比の向上した信号出力波形を得ることができる。ま
た高速読取りが可能でしかも構造が簡単な読取り方式が
実現される。
量の影響を除くようにしたのでパルス幅の広い、信号対
雑音比の向上した信号出力波形を得ることができる。ま
た高速読取りが可能でしかも構造が簡単な読取り方式が
実現される。
実施例
第１図は本発明の一実施例の動作を説明するための基本
回路図である。ホトダイオードＤＩ、Ｄ２゜・・・、Ｄ
ｎにはそれぞれ電荷蓄積形コンデンサＣＩ。
回路図である。ホトダイオードＤＩ、Ｄ２゜・・・、Ｄ
ｎにはそれぞれ電荷蓄積形コンデンサＣＩ。
Ｃ２，・・・、Ｃｎが対応して接続されており、上記ホ
トダイオードＤと電荷蓄積コンデンサＣの並列回路は受
光素子Ｐを形成する。受光素子ＰＩ、Ｐ２゜・・・、Ｐ
ｎの一端（ホトダイオードＤのカノード側）はラインｌ
！１に共通に接続されて共通電極を形成し、演算増幅器
（以下オペアンプと記す）ＯＡの反転入力端子に接続さ
れている。各受光素子Ｐ１〜Ｐｎの他端はアナログスイ
ッチなどの４子スイツチによって実現される読取り用ス
イッチＡＳＩ。
トダイオードＤと電荷蓄積コンデンサＣの並列回路は受
光素子Ｐを形成する。受光素子ＰＩ、Ｐ２゜・・・、Ｐ
ｎの一端（ホトダイオードＤのカノード側）はラインｌ
！１に共通に接続されて共通電極を形成し、演算増幅器
（以下オペアンプと記す）ＯＡの反転入力端子に接続さ
れている。各受光素子Ｐ１〜Ｐｎの他端はアナログスイ
ッチなどの４子スイツチによって実現される読取り用ス
イッチＡＳＩ。
ＡＳ２．・・・、ＡＳｎの一方の端子にそれぞれ個別的
に接続され、読取り用スイッチＡＳＩ、ＡＳ２．・・・
。
に接続され、読取り用スイッチＡＳＩ、ＡＳ２．・・・
。
ＡＳｎの各他端は共通に接続されてライン／２を介して
電源Ｖｅｅに接続されている。オペアンプＯＡの非反転
入力は接地され、オペアンプＯＡの反転入力端子と出力
端子間にはフィードバック用コンデンサＣＦとフィード
バック用スイッチＳＦの並列回路が介在しており積分器
およびホールド回路を形成している。オペアンプＯＡの
出力はラインＩ！３を介して出力端子ＯＰに導出される
。個々の電荷蓄積コンデンサＣ１〜Ｃｎは、対応する読
取り用スイッチＡＳＩ〜ＡＳｎがＯＮされた際に、オペ
アンプＯＡの出力端子からフィードバック用コンデンサ
ＣＦを通じて充電されている。ライン１１とライ／Ｉ！
２間に介在する静電容量ＣＬは素子並列容量である。
電源Ｖｅｅに接続されている。オペアンプＯＡの非反転
入力は接地され、オペアンプＯＡの反転入力端子と出力
端子間にはフィードバック用コンデンサＣＦとフィード
バック用スイッチＳＦの並列回路が介在しており積分器
およびホールド回路を形成している。オペアンプＯＡの
出力はラインＩ！３を介して出力端子ＯＰに導出される
。個々の電荷蓄積コンデンサＣ１〜Ｃｎは、対応する読
取り用スイッチＡＳＩ〜ＡＳｎがＯＮされた際に、オペ
アンプＯＡの出力端子からフィードバック用コンデンサ
ＣＦを通じて充電されている。ライン１１とライ／Ｉ！
２間に介在する静電容量ＣＬは素子並列容量である。
以下に第１図を参照しつつ、動作を説明する。
ホトダイオードＤ１がたとえば原稿などの反射光を受け
ると、その露光量に応じて電荷蓄積コンデンサＣ１の電
荷がΔＱ１だけ放電する。このときフィードバックスイ
ッチＳＦはＯＦＦ状態である。
ると、その露光量に応じて電荷蓄積コンデンサＣ１の電
荷がΔＱ１だけ放電する。このときフィードバックスイ
ッチＳＦはＯＦＦ状態である。
フィードバックスイッチｓＦがＯＦＦ状態のとき、読取
り用スイッチＡＳＩがＯＮされると、オペアンプＯＡの
出力端子からフィードバック用コンデンサＣＦを通じて
上記放電量ΔＱ１に相当する・電荷がラインｌ！１側に
移動する。このとき前述の素子並列容量ＣＬからも電荷
蓄積用コンデンサＣ１を充電するための電荷が移動する
けれども、ライン１１の電荷移動量はΔＱ１に等しいた
め素子並列容量ＣＬの影響は無視される。
り用スイッチＡＳＩがＯＮされると、オペアンプＯＡの
出力端子からフィードバック用コンデンサＣＦを通じて
上記放電量ΔＱ１に相当する・電荷がラインｌ！１側に
移動する。このとき前述の素子並列容量ＣＬからも電荷
蓄積用コンデンサＣ１を充電するための電荷が移動する
けれども、ライン１１の電荷移動量はΔＱ１に等しいた
め素子並列容量ＣＬの影響は無視される。
読取り用スイッチＡＳＩがＯＮされたとき前記放電電荷
ΔＱ１によるラインＩ！１の電位の変化をΔｖ１とする
とラインＩ！３の出力電圧Ｖｏｕｔ は次式 ％式％（１） で表され、このときフィードバックスイッチＳＦはＯＦ
Ｆ状態であるから上記出力電圧はフィードバック用コン
デンサＣＦにホールドされる。次に読取り用スイッチＡ
ＳＩが０ＦＦＬ、、フィードバックスイッチＳＦがＯＮ
されると、フィードバック用コンデンサｃＦによってホ
ールドされた上記出力電圧は短絡されて放電し、出力端
子Ｏｐの電圧はＯｖとなる。以下同様の手順を一定のタ
イミングで残余の受光素子Ｐ２〜Ｐｎと読取り用スイッ
チＡＳ２〜ＡＳｎについて走査すれば第２図（３）に示
される出力波形が得られる。上記一定のタイミングは、
たとえば二定のクロック信号によって作動するシフトレ
ジスタ回路（図示せず）によって与えられ、このクロッ
ク信号によって読取り用スイッチＡＳＩ〜ＡＳｎが順次
的に開閉し、受光素子Ｐ１〜Ｐｎの走査が行なわれる。
ΔＱ１によるラインＩ！１の電位の変化をΔｖ１とする
とラインＩ！３の出力電圧Ｖｏｕｔ は次式 ％式％（１） で表され、このときフィードバックスイッチＳＦはＯＦ
Ｆ状態であるから上記出力電圧はフィードバック用コン
デンサＣＦにホールドされる。次に読取り用スイッチＡ
ＳＩが０ＦＦＬ、、フィードバックスイッチＳＦがＯＮ
されると、フィードバック用コンデンサｃＦによってホ
ールドされた上記出力電圧は短絡されて放電し、出力端
子Ｏｐの電圧はＯｖとなる。以下同様の手順を一定のタ
イミングで残余の受光素子Ｐ２〜Ｐｎと読取り用スイッ
チＡＳ２〜ＡＳｎについて走査すれば第２図（３）に示
される出力波形が得られる。上記一定のタイミングは、
たとえば二定のクロック信号によって作動するシフトレ
ジスタ回路（図示せず）によって与えられ、このクロッ
ク信号によって読取り用スイッチＡＳＩ〜ＡＳｎが順次
的に開閉し、受光素子Ｐ１〜Ｐｎの走査が行なわれる。
第２図はこのようにして得られる出力電圧Ｖｏｕｔの波
形を示す波形図と、読取り用スイッチＡＳＩ〜ＡＳｎお
よびフィードバック用スイッチＳＦの動作を示すタイミ
ングチャードである。時刻ｔ１において第１の読取り用
スイッチＡＳＩがＯＮし、これによって出力端子Ｏｐに
は第２図（３）で示されるように、フィードバック用コ
ンデンサＣＦの積分動作による第１の受光素子Ｐ１につ
いての出力電圧ＯＰＩが導出される。時刻ｔ２で第１の
読取り用スイッチＡＳＩが０ＦＦｔ、、ｆ２１で示され
るようにフィードバック用スイッチｓＦがＯＮすると出
力電圧ＯＰＩは短絡されてＯｖとなる。次の時刻ｔ３で
第２の読取り用スイッチＡＳ２がＯＮすると出力端子Ｏ
ｐには第２図（３）で示すように第２の受光素子Ｐ２に
ついての出力電圧ＯＰ３が導出され、時刻ｔ４でフィー
ドバックスイッチがＯＮすると出力電圧ＯＰ２はＯｖと
なる。以下７４２図（４）で示される予め定められた周
期のクロック信号により同様の走査の動作が全受光素子
について順次的に行なわれる。このように本実施例によ
る出力波形は、フィードバックコンデンサＣＦによりホ
ールドされるため、パルス幅の広い出力信号となり、こ
のため出力端子Ｏｐより後段において波形整形などの回
路を必要とせず、出力信号の処理がきわめて簡単なもの
となる。また先行技術では前述したように、出力の立下
り時間が負荷抵抗と素子並列容量の時定数で決まるため
読取り時間を早くできないが、本実施例によれば出力抵
抗は存在せず、また並列素子容量ＣＬの影響は無視でき
るため読取り時間が早くなる。また並列素子容量ＣＬの
影響を低減するための共通電極の分割といった方法も不
必要となった。
形を示す波形図と、読取り用スイッチＡＳＩ〜ＡＳｎお
よびフィードバック用スイッチＳＦの動作を示すタイミ
ングチャードである。時刻ｔ１において第１の読取り用
スイッチＡＳＩがＯＮし、これによって出力端子Ｏｐに
は第２図（３）で示されるように、フィードバック用コ
ンデンサＣＦの積分動作による第１の受光素子Ｐ１につ
いての出力電圧ＯＰＩが導出される。時刻ｔ２で第１の
読取り用スイッチＡＳＩが０ＦＦｔ、、ｆ２１で示され
るようにフィードバック用スイッチｓＦがＯＮすると出
力電圧ＯＰＩは短絡されてＯｖとなる。次の時刻ｔ３で
第２の読取り用スイッチＡＳ２がＯＮすると出力端子Ｏ
ｐには第２図（３）で示すように第２の受光素子Ｐ２に
ついての出力電圧ＯＰ３が導出され、時刻ｔ４でフィー
ドバックスイッチがＯＮすると出力電圧ＯＰ２はＯｖと
なる。以下７４２図（４）で示される予め定められた周
期のクロック信号により同様の走査の動作が全受光素子
について順次的に行なわれる。このように本実施例によ
る出力波形は、フィードバックコンデンサＣＦによりホ
ールドされるため、パルス幅の広い出力信号となり、こ
のため出力端子Ｏｐより後段において波形整形などの回
路を必要とせず、出力信号の処理がきわめて簡単なもの
となる。また先行技術では前述したように、出力の立下
り時間が負荷抵抗と素子並列容量の時定数で決まるため
読取り時間を早くできないが、本実施例によれば出力抵
抗は存在せず、また並列素子容量ＣＬの影響は無視でき
るため読取り時間が早くなる。また並列素子容量ＣＬの
影響を低減するための共通電極の分割といった方法も不
必要となった。
第３図は本発明の一実施例の電気回路図である。
第３図における受光素子回路群１〜４の個々については
第１図示の回路と同一の動作であり、重複をさけ説明を
省略するが本実施例において注目すべき第１の点は、２
個のオペアンプＯＡＩ、ＯＡ２を使用し、オペアンプＯ
Ａ１は切換スイッチＳ１によって複数の受光素子回路群
１，２を選択し、オペアンプＯＡ２は切換スイッチＳ２
によって受光素子回路群３．４を選択するようにしたこ
とである。ｔ４１図示の基本回路の説明において述べた
如く、本発明においては受光素子回路と並列に存在する
並列素子容量の影響を無視し得るまでに小さくし得、し
たがって共通電極を多数に分割するなどの手段を溝ぜず
ともよいが、本実施例においては上記の利点を積極的に
利用し、共通電極を１１１．Ｊ１２．ｒ１３．Ｉ！１４
の４本とし、これによって接続可能な受光素子の数を飛
躍的に増大せしめ、先行技術に比しより少ない共通電極
数でより多数の受光素子の接続を可能にし、簡単な構造
でしかも大容量の受光素子回路を実現したことである。
第１図示の回路と同一の動作であり、重複をさけ説明を
省略するが本実施例において注目すべき第１の点は、２
個のオペアンプＯＡＩ、ＯＡ２を使用し、オペアンプＯ
Ａ１は切換スイッチＳ１によって複数の受光素子回路群
１，２を選択し、オペアンプＯＡ２は切換スイッチＳ２
によって受光素子回路群３．４を選択するようにしたこ
とである。ｔ４１図示の基本回路の説明において述べた
如く、本発明においては受光素子回路と並列に存在する
並列素子容量の影響を無視し得るまでに小さくし得、し
たがって共通電極を多数に分割するなどの手段を溝ぜず
ともよいが、本実施例においては上記の利点を積極的に
利用し、共通電極を１１１．Ｊ１２．ｒ１３．Ｉ！１４
の４本とし、これによって接続可能な受光素子の数を飛
躍的に増大せしめ、先行技術に比しより少ない共通電極
数でより多数の受光素子の接続を可能にし、簡単な構造
でしかも大容量の受光素子回路を実現したことである。
本実施例において注目すべき第２の点は、オペアンプＯ
ＡＩ、ＯＡ２の各出力端子に接続されているラインｌ！
３１およびラインＩ！３２をそれぞれ２分岐し、切換ス
イッチＳ３の接点を介して差動増幅器ＯＡ３に入力する
ようにし、いわゆるコモンモードノイズ（同相雑音成分
）を抑圧し、信号対雑音比を向上させるようにしたこと
であって、これによってクロックパルスの立上り、立下
りあるいは読取り用スイッチの開閉時に起因する雑音を
除去して亘質の出力波形を得、読取り精度の向上を図っ
たことである。
ＡＩ、ＯＡ２の各出力端子に接続されているラインｌ！
３１およびラインＩ！３２をそれぞれ２分岐し、切換ス
イッチＳ３の接点を介して差動増幅器ＯＡ３に入力する
ようにし、いわゆるコモンモードノイズ（同相雑音成分
）を抑圧し、信号対雑音比を向上させるようにしたこと
であって、これによってクロックパルスの立上り、立下
りあるいは読取り用スイッチの開閉時に起因する雑音を
除去して亘質の出力波形を得、読取り精度の向上を図っ
たことである。
第３図を参照して本実施例の動作を説明する。
切換スイッチＳ１の接点はａに、切換スイッチＳ２の接
点はＣに接続されている。また切換スイッチＳ３の２組
の接点はそれぞれｅおよびｇに接続されている。この状
態で、第１図示の基本回路で説明した如く、まず受光素
子回路群１の受光素子Ｐ１−１からの走査が開始され、
その出力信号はオペアンプＯＡＩ→ラインｌ！３１→ラ
インｌ！４１を介して差動増幅器ＯＡ３の一方の入力端
子に入力。
点はＣに接続されている。また切換スイッチＳ３の２組
の接点はそれぞれｅおよびｇに接続されている。この状
態で、第１図示の基本回路で説明した如く、まず受光素
子回路群１の受光素子Ｐ１−１からの走査が開始され、
その出力信号はオペアンプＯＡＩ→ラインｌ！３１→ラ
インｌ！４１を介して差動増幅器ＯＡ３の一方の入力端
子に入力。
される。このとき差動増幅器ＯＡ３の他方の入力端子に
は切換スイッチＳ３の接点ｇを介してラインＩ！３２が
接続されているので、ラインｌ！３１と２インＩ！３’
２に含まれている同相雑音成分は差動増幅器ＯＡ３に
よって除去され、ラインＩ！４３には上記同相雑音成分
が除去され、信号対雑音比の向上した受光素子回路群１
の走査読取り出力が導出される。
は切換スイッチＳ３の接点ｇを介してラインＩ！３２が
接続されているので、ラインｌ！３１と２インＩ！３’
２に含まれている同相雑音成分は差動増幅器ＯＡ３に
よって除去され、ラインＩ！４３には上記同相雑音成分
が除去され、信号対雑音比の向上した受光素子回路群１
の走査読取り出力が導出される。
受光素子回路群１の受光素子Ｐ１−１〜Ｐｉ−ｎについ
ての走査読取りが終ると、切換スイッチＳ１の接点はａ
からｂに切換わり、引続いて受光素子回路群２について
の走査読取りが行なわれ、ライン／４４に出力が導出さ
れる。受光素子回路群２についての走査読取りが終ると
、切換スイッチＳ３の接点はｅからｆおよびｇからｈに
切換わり、ラインｌ！４１に導出された読取り出力信号
中に含まれている雑音成分と、ラインｌ！４２中に含ま
れている雑音成分について同相雑音成分の除去が行なわ
れ、ラインｌ！４３に出力が導出される。受光素子回路
群３についての走査読取りが終ると、切換スイッチＳ２
の接点はＣからｄに切換わり、引続いて受光素子回路群
４についての走査読取りが行なわれる。このようにして
全受光素子Ｐ１−１〜Ｐ４−ｎについての走査読取りが
行なわれ、差動増幅器ＯＡ３によって各受光素子群１〜
４の出力信号中に含まれている同相雑音成分が除去され
る。
ての走査読取りが終ると、切換スイッチＳ１の接点はａ
からｂに切換わり、引続いて受光素子回路群２について
の走査読取りが行なわれ、ライン／４４に出力が導出さ
れる。受光素子回路群２についての走査読取りが終ると
、切換スイッチＳ３の接点はｅからｆおよびｇからｈに
切換わり、ラインｌ！４１に導出された読取り出力信号
中に含まれている雑音成分と、ラインｌ！４２中に含ま
れている雑音成分について同相雑音成分の除去が行なわ
れ、ラインｌ！４３に出力が導出される。受光素子回路
群３についての走査読取りが終ると、切換スイッチＳ２
の接点はＣからｄに切換わり、引続いて受光素子回路群
４についての走査読取りが行なわれる。このようにして
全受光素子Ｐ１−１〜Ｐ４−ｎについての走査読取りが
行なわれ、差動増幅器ＯＡ３によって各受光素子群１〜
４の出力信号中に含まれている同相雑音成分が除去され
る。
なお上記切換スイッチ８１〜Ｓ３は個々の受光素子ＰＩ
−１、ＰＩ−２、＋＋＋、 ｆ”４−ｎに直列に接続さ
れた読取り用スイッチＡＳＩ−１，ＡＳＩ−２，−、Ａ
Ｓ４−ｎの駆動信号に同期し、１の受光素子回路群を構
成する受光素子の数（ｎ個）を計数するカウンタ回路（
図示せず）の出力によって１の受光素子回路群の走査読
取りが終れば、次の受光素子回路群に切換わるように動
作する。第１表は第３図示の実施例における走査中の受
光素子回路群１〜４とこれに対応する各切換スイッチ８
１〜Ｓ３の接点の位置を示す。
−１、ＰＩ−２、＋＋＋、 ｆ”４−ｎに直列に接続さ
れた読取り用スイッチＡＳＩ−１，ＡＳＩ−２，−、Ａ
Ｓ４−ｎの駆動信号に同期し、１の受光素子回路群を構
成する受光素子の数（ｎ個）を計数するカウンタ回路（
図示せず）の出力によって１の受光素子回路群の走査読
取りが終れば、次の受光素子回路群に切換わるように動
作する。第１表は第３図示の実施例における走査中の受
光素子回路群１〜４とこれに対応する各切換スイッチ８
１〜Ｓ３の接点の位置を示す。
第 １ 表
このようにしてライン／４３に順次的に導出される出力
信号は、レベル調整器５に、次いでサンプルホールド回
路６を経てライン／４４に導出される。
信号は、レベル調整器５に、次いでサンプルホールド回
路６を経てライン／４４に導出される。
効果
以上のように本発明に従えば、受光素子回路の出力端子
に、演算増幅器とそのフィードバックルーズにフィード
バック用コンデンサと、フィードバック用スイッチの並
列回路を用いて形成される積分器およびホールド回路を
接続するようにしたことによって、パルス幅の広い出力
信号を得ることができ、並列素子容量の影響を除去する
ようにしたことによって１の共通電極に接続可能な受光
素子数を増やすことができ、しかも高速読取りを可能と
する。また出力信号中の同相雑音成分を差動増幅器を介
して除去するようにしたので、信号対雑音比の向上した
良質の出力波形が得られるので、読取り精度の向上を図
ることができる。共通電極の分割数が最小限に低減され
るため搭載可能の受光素子数の増大が図られ、大容量の
セ／す本体が実現し、かつ生産コストの低減化を図るこ
とができる。
に、演算増幅器とそのフィードバックルーズにフィード
バック用コンデンサと、フィードバック用スイッチの並
列回路を用いて形成される積分器およびホールド回路を
接続するようにしたことによって、パルス幅の広い出力
信号を得ることができ、並列素子容量の影響を除去する
ようにしたことによって１の共通電極に接続可能な受光
素子数を増やすことができ、しかも高速読取りを可能と
する。また出力信号中の同相雑音成分を差動増幅器を介
して除去するようにしたので、信号対雑音比の向上した
良質の出力波形が得られるので、読取り精度の向上を図
ることができる。共通電極の分割数が最小限に低減され
るため搭載可能の受光素子数の増大が図られ、大容量の
セ／す本体が実現し、かつ生産コストの低減化を図るこ
とができる。
第１図は本発明の一実施例の動作を説明する基本回路図
、４２図はタイミングチャートと出力波形を示す図、第
３図は本発明の一実施例の電気回路図、４４図は先行技
術を示す電気回路図である。 １〜４・・・受光素子回路群、Ａ−８１−ＡＳ ２ 、
Ａｓ １−１〜ＡＳ４−ｎ・・・個別読取り用スイッ
チ、Ｃ１〜Ｃｎ。 Ｃ１−１〜Ｃ４−ｎ・・・電荷蓄積用コンデンサ、ＣＬ
１ＣＬＩ〜ＣＬ４・・・並列素子容量、ｃＦ・・・フィ
ードバック用コンデンサ、Ｄ１〜Ｄｎ、ＤＩ−１〜Ｄ４
−ｎ・・・鴫荷蓄積用コンデンサ、ＯＡ、ＯＡＩ、ＯＡ
２・・・演算増幅器、ＯＡ３・・・差動増幅器、ＳＦ・
・・フィードバックスイッチ、ＶＢ・・・バイアス電源 代理人 弁理士 西教圭一部 手続補正書 昭和６０年１０月１６日 １、事件の表示 特願昭６０−１９２３６０ ２、発明の名称 読取り方式 ３、補正をする者 事件との関係 出願人 住 所 京都市山科区束野４ヒ井ノ上町５番地の２２名
称 （６６３）京セラ株式会社 代表者稲盛和夫 ４、代理人 住 所 大阪市西区西本町１丁目１３番３８号 新興産
ビル国装置ＥＸ ０５２５−５９８５ ＩＮＴＡＰＴ
Ｊ国際ＦＡＸ ＧＩ［［＆ＧＩＩ （０（３）５３
Ｂ−０２４７６、補正の対象 明細書、図面および委任状 ７、補正の内容 （１）明ｍ書および図面の浄書（内容に変更なし）。 （２）別Ｍｋ （ｎ トｂり委任状を補充する。 以 上 手続補正書 昭和６０年１０月１６日 特願昭６０−１９２３６０ ２、発明の名称 読取り方式 ３、補正をする者 事件との関係 出願人 住 所 京都市山科区束野叱井）上町５番地の２２名称
（６６３）京セラ株式会社 代表者 稲 盛 和 夫 ４、代理人 住 所 大阪市西区西本町１丁目１３番３８号 新興産
ビル国装置Ｅχ ０５２５−５９８５ ＩＮＴＡＰＴ
Ｊ’国際ＦＡＸ ＧＩ［［＆Ｇｎ （０６）５３８
−０２４７６、補正の対象 明ｍ書の発明の詳細な説明の欄および図面７、補正の内
容 （１）明細書第４頁第７行目において「第１図」とある
を、「第４図」に訂正する。 （２）明細書第１頁第４１行目においてｒＡ４版や・８
４版」とあるを、 ｒＡ４判や８４判」に訂正する。 （３）明細書第１０頁第１５行目〜第１６行目、第１１
頁第６行目〜第７行目および第１４頁第１行目において
「素子並列容量」とあるを、「並列素子容量」に訂正す
る。 （４）明細書第１２頁第４行目〜第５行目において「出
力電圧は」とあるを、［出力電圧Ｙｏｕ Ｌは」に訂正
する。 （５）明細書第１５頁第１行目〜第２行目においてｒｊ
！１１，１１２．ｔ！１３，１１４Ｊ とあるを、 ［
１１１，１１２，１２１，１２２］に訂正する。 （６）明細書第１８頁第１表を下記のとおりに訂正する
。 第 １ 表 （７）明細書第１９頁第８行目〜第９行目にす；ｂ・で
「得られるので、」とあるを、 「得？）れ、−１に訂
正する。 （８）図面の第３図を別紙のとおりに訂正する。 以 上
、４２図はタイミングチャートと出力波形を示す図、第
３図は本発明の一実施例の電気回路図、４４図は先行技
術を示す電気回路図である。 １〜４・・・受光素子回路群、Ａ−８１−ＡＳ ２ 、
Ａｓ １−１〜ＡＳ４−ｎ・・・個別読取り用スイッ
チ、Ｃ１〜Ｃｎ。 Ｃ１−１〜Ｃ４−ｎ・・・電荷蓄積用コンデンサ、ＣＬ
１ＣＬＩ〜ＣＬ４・・・並列素子容量、ｃＦ・・・フィ
ードバック用コンデンサ、Ｄ１〜Ｄｎ、ＤＩ−１〜Ｄ４
−ｎ・・・鴫荷蓄積用コンデンサ、ＯＡ、ＯＡＩ、ＯＡ
２・・・演算増幅器、ＯＡ３・・・差動増幅器、ＳＦ・
・・フィードバックスイッチ、ＶＢ・・・バイアス電源 代理人 弁理士 西教圭一部 手続補正書 昭和６０年１０月１６日 １、事件の表示 特願昭６０−１９２３６０ ２、発明の名称 読取り方式 ３、補正をする者 事件との関係 出願人 住 所 京都市山科区束野４ヒ井ノ上町５番地の２２名
称 （６６３）京セラ株式会社 代表者稲盛和夫 ４、代理人 住 所 大阪市西区西本町１丁目１３番３８号 新興産
ビル国装置ＥＸ ０５２５−５９８５ ＩＮＴＡＰＴ
Ｊ国際ＦＡＸ ＧＩ［［＆ＧＩＩ （０（３）５３
Ｂ−０２４７６、補正の対象 明細書、図面および委任状 ７、補正の内容 （１）明ｍ書および図面の浄書（内容に変更なし）。 （２）別Ｍｋ （ｎ トｂり委任状を補充する。 以 上 手続補正書 昭和６０年１０月１６日 特願昭６０−１９２３６０ ２、発明の名称 読取り方式 ３、補正をする者 事件との関係 出願人 住 所 京都市山科区束野叱井）上町５番地の２２名称
（６６３）京セラ株式会社 代表者 稲 盛 和 夫 ４、代理人 住 所 大阪市西区西本町１丁目１３番３８号 新興産
ビル国装置Ｅχ ０５２５−５９８５ ＩＮＴＡＰＴ
Ｊ’国際ＦＡＸ ＧＩ［［＆Ｇｎ （０６）５３８
−０２４７６、補正の対象 明ｍ書の発明の詳細な説明の欄および図面７、補正の内
容 （１）明細書第４頁第７行目において「第１図」とある
を、「第４図」に訂正する。 （２）明細書第１頁第４１行目においてｒＡ４版や・８
４版」とあるを、 ｒＡ４判や８４判」に訂正する。 （３）明細書第１０頁第１５行目〜第１６行目、第１１
頁第６行目〜第７行目および第１４頁第１行目において
「素子並列容量」とあるを、「並列素子容量」に訂正す
る。 （４）明細書第１２頁第４行目〜第５行目において「出
力電圧は」とあるを、［出力電圧Ｙｏｕ Ｌは」に訂正
する。 （５）明細書第１５頁第１行目〜第２行目においてｒｊ
！１１，１１２．ｔ！１３，１１４Ｊ とあるを、 ［
１１１，１１２，１２１，１２２］に訂正する。 （６）明細書第１８頁第１表を下記のとおりに訂正する
。 第 １ 表 （７）明細書第１９頁第８行目〜第９行目にす；ｂ・で
「得られるので、」とあるを、 「得？）れ、−１に訂
正する。 （８）図面の第３図を別紙のとおりに訂正する。 以 上
Claims (2)
- （１）受光量に対応したインピーダンスを有する素子部
分と、その素子部分に並列に接続された電荷蓄積コンデ
ンサを有する受光素子と、 受光素子に直列に接続される個別読取り用スイッチング
素子とによって直列回路を構成し、この直列回路の複数
個を並列に接続し、 この並列回路を演算増幅器の一方の入力端子に接続し、 演算増幅器の入力端子と出力端子間にフィードバック用
コンデンサと、フィードバック用スイッチング素子とを
含む並列回路を接続し、個別読取り用スイッチング素子
を選択的に導通／遮断し、個別読取り用スイッチング素
子の導通時にはフィードバック用スイッチング素子を遮
断し、個別読取り用スイッチング素子の遮断時にはフィ
ードバック用スイッチング素子を導通させることを特徴
とする読取り方式。 - （２）受光量に対応したインピーダンスを有する素子部
分と、その素子部分に並列に接続された電荷蓄積コンデ
ンサを有する受光素子と、 受光素子に直列に接続される個別読取り用スイッチング
素子とによって直列回路を構成し、この直列回路の複数
個を並列に接続し、 この並列回路を演算増幅器の一方の入力端子に接続し、 演算増幅器の入力端子と出力端子間にフィードバック用
コンデンサと、フィードバック用スイッチング素子とを
含む並列回路を構成し、個別読取り用スイッチング素子
を選択的に導通／遮断し、個別読取り用スイッチング素
子の導通時にはフィードバック用スイッチング素子を遮
断し、個別読取り用スイッチング素子の遮断時にはフィ
ードバック用スイッチング素子を導通させることを特徴
とする読取り方式において、 前記受光素子は複数グループに分けられ、 導通している個別読取り用スイッチング素子を含むグル
ープに関連する前記演算増幅器からの出力を差動増幅器
の一方の入力端子に接続し、差動増幅器の他方の入力端
子には残余のグループに関連する前記演算増幅器からの
出力を接続することを特徴とする読取り方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192360A JPS6251868A (ja) | 1985-08-31 | 1985-08-31 | 読取り方式 |
| US06/901,898 US4797561A (en) | 1985-08-31 | 1986-08-28 | Reading apparatus with improved performance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192360A JPS6251868A (ja) | 1985-08-31 | 1985-08-31 | 読取り方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6251868A true JPS6251868A (ja) | 1987-03-06 |
Family
ID=16289981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60192360A Pending JPS6251868A (ja) | 1985-08-31 | 1985-08-31 | 読取り方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6251868A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0248390A (ja) * | 1988-08-08 | 1990-02-19 | Mitsubishi Electric Corp | エレベータ用非常止め装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS596664A (ja) * | 1982-07-02 | 1984-01-13 | Toshiba Corp | 画像読取り装置 |
| JPS59229966A (ja) * | 1983-06-13 | 1984-12-24 | Hitachi Ltd | 光学読取装置 |
-
1985
- 1985-08-31 JP JP60192360A patent/JPS6251868A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS596664A (ja) * | 1982-07-02 | 1984-01-13 | Toshiba Corp | 画像読取り装置 |
| JPS59229966A (ja) * | 1983-06-13 | 1984-12-24 | Hitachi Ltd | 光学読取装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0248390A (ja) * | 1988-08-08 | 1990-02-19 | Mitsubishi Electric Corp | エレベータ用非常止め装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973536A (en) | Switched capacitor filter | |
| CN108200364B (zh) | 一种应用于cmos图像传感器的列读出电路 | |
| CN108494371A (zh) | 一种放大器输入失调电压的自动校正电路及校正方法 | |
| CN208001332U (zh) | 一种全集成电荷耦合器件的读出电路 | |
| CN1321498C (zh) | 电压比较电路 | |
| JPS6251868A (ja) | 読取り方式 | |
| EP0293020B1 (en) | High-precision amplification circuit of small size and low power consumption for integrated circuits | |
| US4903241A (en) | Read circuit having a limited-bandwidth amplifier for holding the output of a delay circuit | |
| JPS6069969A (ja) | イメ−ジセンサ | |
| JP2678438B2 (ja) | 読取り方式 | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| CN1874160B (zh) | 模拟信号转换隔离装置 | |
| JP3916560B2 (ja) | キャパシタ切替えパイプライン・アナログデジタル変換器 | |
| CN219935966U (zh) | 一种支持多档位切换的高精度大电流采集电路 | |
| JPS61148910A (ja) | スイツチトキヤパシタ回路 | |
| KR830002298B1 (ko) | 전하전송 소자의 클록킹 신호 구동회로 | |
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| JPS59229966A (ja) | 光学読取装置 | |
| JPS62289052A (ja) | 読取り装置 | |
| Willis et al. | Zero CVF input current switched-capacitor instrumentation amplifier | |
| JP2597749B2 (ja) | ピークホールド回路 | |
| JPH0192999A (ja) | サンプルホールド回路 | |
| JPH083072Y2 (ja) | 高速ａｄ変換回路 | |
| KR20230075328A (ko) | 연산 증폭기의 dc 오프셋 제거 회로 | |
| JPH036119A (ja) | アナログ信号切換回路 |