JP2678438B2 - 読取り方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数の受光素子を用いて原稿などを読取るた
めの読取り方式に関するものである。 〔背景技術〕 本発明に係る先行技術は第３図の電気回路図に示され
る。即ち、受光素子P1、P2、P3、・・・、Pnはそれぞれ
ホトダイオードD1、D2、D3、・・・、Dnおよび電荷蓄積
コンデンサC1、C2、C3、・・・、Cnの並列回路によって
形成され、各電荷蓄積用コンデンサC1〜Cnにはバイアス
電源V_Bにより所定量の電荷が充電されると共に、蓄電さ
れている。そこで、例えばホトダイオードD1が原稿から
の反射光を受光すれば、その露光量に応じて電荷蓄積コ
ンデンサC1が蓄積電荷を放電し、アナログスイッチなど
の電子スイッチで形成される個別読取り用スイッチAS1
を閉じると、電荷蓄積コンデンサC1が前記放電電荷量に
相当する電荷量によって再充電され、この再充電の際の
電荷量の移動に伴って出力抵抗ROに生じる電圧が結合コ
ンデンサCOを介して出力端子OPに導出され、これによ
り、読取りが行われる。尚、第３図におけるコンデンサ
CS1〜CSnは、各個別読取り用スイッチAS1〜ASnに存在す
る入力容量であり、コンデンサCLについては後述する。 上述の電気回路において、例えばシフトレジスタによ
って実現される読取り用スイッチ駆動回路10より順次時
系列に個別読取り用スイッチを開閉し、これにより、受
光素子P1〜Pnからの出力信号が、個々の受光素子P1〜Pn
の一方の端子が共通に接続されて共通電極を形成するラ
インl51を介して前記出力端子OPに順次的に導出され
る。 この先行技術によれば、受光素子数ｎが非常に多く、
例えばA4判やB4判などの短辺長でも1000〜3000個もあ
り、且つ各素子が並列に接続されているため１個の素子
に対して他の（ｎ−１）個の素子が有する静電容量が影
響を及ぼし、これにより、全体として第３図の共通電極
を形成するラインl51と、ラインl52間にCLで示される並
列素子容量が存在することとなり、その結果、１個の個
別読取り用スイッチがONされると上記並列素子容量がCL
からも再充電電流が流れ込むために電荷蓄積コンデンサ
C1〜Cnの蓄積電荷量が減少する。従って、出力端子OPに
導出される出力信号強度が低下し、相対的に信号対雑音
が劣化するという問題が生じていた。 また、出力取出し用のために出力抵抗ROを用いている
ために出力抵抗ROと上記コンデンサ容量によって微分回
路が形成され、これにより、出力信号は幅の狭い微分波
形となって、後段にパルス幅を拡げるための整形回路が
必要となり、その結果、回路を複雑化していた。しか
も、上記静電容量と出力抵抗ROによって定まる時定数以
上に読取り速度を上げることはできず、高速読取りに際
しての障害となっていた。 かかる問題点を解決すべく本発明者等は既に特願昭60
−192360号にて第４図に示すような基体回路図を提案し
た。 即ち、第４図によれば、ホトダイオードD1、D2、・・
・、Dnにはそれぞれ電荷蓄積コンデンサC1、C2、・・・
Cnが対応して接続されており、上記ホトダイオードＤと
電荷蓄積コンデンサＣの並列回路は受光素子Ｐを形成す
る。受光素子P1、P2、・・・、Pnの一端（ホトダイオー
ドＤのカソード側）はラインl1に共通に接続されて共通
電極を形成し、演算増幅器（以下、オペアンプと記す）
OAの反転入力端子に接続されている。各受光素子P1〜Pn
の他端はアナログスイッチなどの電子スイッチによって
実現される読取り用スイッチAS1、AS2、・・・、ASnの
一方の端子にそれぞれ個別的に接続され、読取り用スイ
ッチAS1、AS2、・・・、ASnの各他端は共通に接続され
てラインl2を介して電界Veeに接続されている。オペア
ンプOAの非反転入力は接地され、オペアンプOAの反転入
力端子と出力端子間にはフィードバック用コンデンサCF
とフィードバック用スイッチSFの並列回路が介在してお
り、これにより、積分器及びホールド回路を形成してい
る。オペアンプOAの出力はラインl3を介して出力端子OP
に導出される。個々の電荷蓄積コンデンサC1〜Cnは、そ
れぞれに対応する読取り用スイッチAS1〜ASnがONされた
際に、オペアンプOAの出力端子からフィードバック用コ
ンデンサCFを通じて充電されている。ラインl1とライン
l2の間に介在する静電容量CLは並列素子容量である。 次にこの基本電気回路の動作を説明する。 即ち、原稿などから受ける反射光をホトダイオードD1
が受けると、その露光量に応じて電荷蓄積コンデンサC1
の電荷がΔQ1だけ放電する。この放電時においては、フ
ィードバックスイッチSFはOFF状態であり、このOFF状態
の時に読取り用スイッチAS1がONされると、オペアンプO
Aの出力端子からフィードバック用コンデンサCFを通じ
て上記放電量ΔQ1に相当する電荷がラインl1側に移動す
る。同時に前述の素子並列容量CLからも電荷蓄積コンデ
ンサC1を充電するための電荷が移動するけれども、ライ
ンl1の電荷移動量はΔQ1に等しいため並列素子容量CLの
影響は無視される。 読取り用スイッチAS1がONされた場合、前記放電電荷
ΔQ1によるラインl1の電位の変化（ΔV1）に対してライ
ンl3の出力電圧Voutは次式 で表される。但し、フィードバックスイッチSFはOFF状
態であるから上記出力電圧はフィードバック用コンデン
サCFにホールドされる。次に読取り用スイッチAS1がOFF
し、フィードバックスイッチSFがONされると、フィード
バック用コンデンサがCFによってホールドされた上記出
力電圧Voutは短絡されて放電し、出力端子OPの電圧はOV
となる。以下同様の手順を一定のタイミングで残余の受
光素子P2〜Pnと読取り用スイッチAS2〜ASnについて走査
すれば第５図（３）に示される出力波形が得られる。上
記一定のタイミングは、例えば一定のクロック信号によ
って作動するシフトレジスタ回路（図示せず）によって
付与され、このクロック信号によって読取り用スイッチ
AS1〜ASnが順次的に開閉し、受光素子P1〜Pnの走査が行
われる。 第５図は斯様にして得られる出力電圧Voutの波形を示
す波形図と、読取り用スイッチAS1〜ASn及びフィードバ
ック用スイッチSFの動作を示すタイミングチャートであ
る。時刻t1に第１の読取り用スイッチAS1がONし、これ
により、出力端子OPには第５図（３）で示されるよう
に、フィードバック用コンデンサCFの積分動作による第
１の受光素子P1に対応する出力電圧OP1が導出される。
時刻t2で第１の読取り用スイッチAS1がOFFし、（２）で
示されるようにフィードバック用スイッチSFがONすると
出力電圧OP1は短絡されてOVとなる。次に時刻t3で第２
の読取り用スイッチAS2がONすると出力端子OPには第５
図（３）で示すように第２の受光素子P2についての出力
電圧OP3が導出され、時刻t4でフィードバックスイッチ
がONすると出力電圧OP2はOVとなる。以下、第５図
（４）で示される予め定められた周期のクロック信号に
より同様の走査動作が全受光素子について順次的に行わ
れる。このように出力波形は、フィードバックコンデン
サCFによりホールドされるためにパルス幅の広い出力信
号となり、これにより、出力端子OPより後段において波
形整形などの回路を必要とせず、その結果、出力信号の
処理が極めて簡単なものとなる。 かくして、この読取り方式によれば、出力抵抗が存在
せず、また、並列素子容量CLの影響が無視できるために
読取り時間を短縮することができる。 〔発明が解決しようとする問題点〕 しかしながら、上述した通り優れた特性をもつ読取り
方式であるが、受光素子アレイに対応して配置された発
光素子アレイ（例えばLEDダイオードアレイなど）はす
べての素子に亘って均一な発光照度をもっておらず、発
光照度にバラツキがあり、これに起因して受光素子アレ
イの個々の出力電圧が不揃いになる。 また、読取り装置を量産化した場合、各々の受光素子
アレイの間で均等な受光感度特性を得るのが難しく、各
々の読取り装置の間で受光感度にバラツキが生じるとい
う問題がある。 〔発明の目的〕 従って本発明の目的は叙上の問題点を解決して発光素
子アレイの照度のバラツキ並びに各受光素子アレイの間
の受光感度のバラツキを補正できるようにした読取り方
式を提供することにある。 〔問題点を解決するための手段〕 本発明によれば、受光量に対応したインビーダンスを
有する素子部並びにその素子部に並列に接続された電荷
蓄積コンデンサを有する受光素子と、受光素子に直列に
接続される個別読取り用スイッチング素子とによって直
列回路を構成し、 この直列回路の複数個を並列に接続し、 この並列回路を演算増幅器の一方の入力端子に接続
し、 演算増幅器の入力端子と出力端子の間にフィードバッ
ク用コンデンサ及びフィードバック用スイッチング素子
とを含む並列回路を接続し、 個別読取り用スイッチング素子を選択的に導通／遮断
するのに伴って個別読取り用スイッチング素子の導通時
にはフイードバック用スイッチング素子を遮断し、次の
個別読取り用スイッチング素子が導通するまでの間にフ
イードバック用スイッチング素子を少なくとも１回導通
させることにより個別の読取り信号が得られる読取り方
式において、 前記フィードバック用コンデンサの容量を可変可能と
するのに伴って信号の読取り出力電圧を調整することが
できるようにした読取り方式が提供される。 〔作用〕 本発明によれば、受光素子と並列に存在する並列素子
容量の影響を除くようしたのでパルス幅が広く、且つ信
号対雑音比の向上した信号出力波形を得ることができ、
そして、高速読取りを可能としたのに加えて、この出力
電圧を可変可能とした読取り方式が実現される。 〔実施例〕 以下、本発明を実施例により詳述する。 第１図は本発明の一実施例の動作を説明するための基
本回路図であり、既に詳述した第４図のフィードバック
用コンデンサCFをその容量が可変可能な可変コンデンサ
CF′に代えたことが本発明の特徴である。尚、第１図中
第４図と同一箇所には同一符号が付してある。 即ち、既に（１）式にて述べている通り、読取り用ス
イッチングAS1をONして読取った時、オペアンプOAの出
力電圧Voutは で表され、これにより、可変コンデンサCF′の容量を変
化させるのに伴って出力電圧Voutを所要の大きさに設定
することができる。かくして得られる出力電圧Voutの波
形は既に述べた第５図中の出力電圧Voutの波形と同形で
あるが、その波形の高さを所要の大きさに調整すること
ができる。 第２図は本発明の他の実施例を示す電気回路図であ
る。 即ち、第２図中個々の受光素子回路群１〜４は第１図
示の回路と同一の動作であり、重複をさけるために説明
を省略するのが本実施例において注目すべき第１の点
は、２個のオペアンプOA1、OA2を使用し、オペアンプOA
1は切換スイッチS1によって複数の受光素子回路群１、
２を選択し、オペアンプOA2は切換スイッチS2によって
受光素子回路群３、４を選択するようにしたことであ
る。第１図示の基本回路の説明において述べた如く、本
実施例においても受光素子回路と並列に存在する並列素
子容量の影響を無視し得るまでに小さくし得て、これに
より、共通電極を多数に分割するなどの手段を用いなく
てもよいが、本実施例においては上記の利点を積極的に
利用している。即ち、共通電極をl11、l12、l21、l22の
４本とし、これにより、接続可能な受光素子の数を飛躍
的に増大せしめ、先行技術に比べて少ない共通電極数で
より多数の受光素子の接続を可能にし、その結果、回路
を簡略化しても大容量の受光素子回路を実現したことで
ある。 本実施例において注目すべき第２の点は、オペアンプ
OA1、0A2の各出力端子に接続されているラインl31及び
ラインl32をそれぞれ２分岐し、切換スイッチS3の接点
を介して差動増幅器OA3に入力するようにし、これによ
り、コモンモードノイズ（同相雑音成分）を抑圧して信
号対雑音比を向上させた。その結果、クロックパルスの
立上り及び立下り並びに読取り用スイッチの開閉時に起
因する雑音を除去して良質の出力波形が得られて読取り
精度の向上を図っている。 次に電気回路の動作を説明する。 切換スイッチS1の接点はａに、切換スイッチS2の接点
はｃに接続されており、切換スイッチS3の２組の接点は
それぞれｅ及びｇに接続されている。この状態で、第１
図示の基本回路で説明した如く、先ず受光素子回路群１
の受光素子P1−１からの走査が開始され、その出力信号
はオペアンプOA1→ラインl31→ラインl41を介して差動
増幅器OA3の一方の入力端子に入力される。この時、差
動増幅器OA3の他方の入力端子には切換スイッチS3の接
点ｇを介してラインl32が接続されているので、ラインl
31とラインl32に含まれている同相雑音成分は差動増幅
器OA3によって除去され、そして、ラインl43からも上記
同相雑音成分が除去され、これにより、信号対雑音比の
向上した受光素子回路群１の走査読取り出力が導出され
る。 受光素子回路群１の受光素子P1−１〜P1−ｎに対して
走査読取りが終わると、次に、切換スイッチS1の接点は
ａからｂに切換わって引続いて受光素子回路群２につい
ての走査読取りが行われ、これにより、ラインl44に出
力が導出される。受光素子回路群２の走査読取りが終わ
ると、切換スイッチS3の接点はそれぞれｅからｆ及びｇ
からｈに切換わり、ラインl41に導出された読取り出力
信号中に含まれている雑音成分と、ラインl42中に含ま
れている雑音成分に対して同相雑音成分の除去が行われ
て、ラインl43に出力が導出される。受光素子回路群３
の走査読取りが終わると、次に、切換スイッチS2の接点
はｃからｄに切換わり、引続いて受光素子回路群４につ
いての走査読取りが行われる。このようにして全受光素
子P1−１〜P1−ｎ、P2−１〜P2−ｎ、P3−１〜P3−ｎ、
P4−１〜P4−ｎについての走査読取りが行われ、差動増
幅器OA3によって各受光素子群１〜４の出力信号中に含
まれている同相雑音成分が除去される。 また、上記切換スイッチS1〜S3は個々の受光素子P1−
１、P1−２、・・・、P4−ｎに直列に接続された読取り
用スイッチAS1−１〜AS1−ｎ、AS2−１、AS2−ｎ、AS3
−１〜AS3−ｎ、AS4−１〜AS4−ｎの駆動信号に同期
し、１個の受光素子回路群を構成する受光素子の数（ｎ
個）を計数するカウンタ回路（図示せず）の出力によっ
て１個の受光素子回路群の走査読取りが終れば、次に他
の受光素子回路群に切換わるように動作する。第１表は
第２図示の実施例における走査中の受光素子回路群１〜
４とこれに対応する各切換スイッチS1〜S3の接点の位置
を示す。 このようにしてラインl43に順次的に導出される出力
信号はレベル調整器５に、次いで、サンプルホールド回
路６を経てラインl44に導出される。 従って、この実施例に述べた電気回路にもフィードバ
ック用コンデンサCF₁′,CF₂′・・・を用いるためにそ
れぞれの容量を変化させればそれに応じてl31、l32に導
出される出力電圧Voutを変えることができる。これによ
り、共通電極を分割したことに伴ってオペアンプOA1、O
A2のそれぞれに対応した出力電圧を所要の大きさに設定
することができ、その結果、発光ダイオードアレイの発
光照度のバラツキを個別のオペアンプ毎に出力電圧を調
整して、いずれの出力電圧も均等にすることができる。 〔発明の効果〕 以上の通り、本発明の読取り方式によれば、コンデン
サの容量を変えるだけで出力電圧を所要の大きさに簡単
に設定することができ、これにより、各々の受光素子ア
レイの間の出力電圧のバラツキを補正することができ、
その結果、高品質且つ高信頼性の読取り装置が提供でき
る。 また、受光素子アレイの共通電極を分割した読取り方
式であれば、受光素子群毎にそれぞれの出力電圧を所要
の大きさに設定することができるので発光素子アレイの
照度のバラツキをこの受光素子群毎に補正し、これによ
り、受光素子アレイの個々の出力を均等することができ
る。

【図面の簡単な説明】 第１図は本発明の一実施例の動作を説明する基本回路
図、第２図は本発明の一実施例の電気回路図、第３図及
び第５図は先行技術を示す電気回路図、第４図はタイミ
ングチャートと出力波形を示す図である。 １〜４……受光素子回路群 AS1〜ASn、AS1−１〜AS1−ｎ、AS2−１〜AS2−ｎ、AS3
−１〜AS3−ｎ、AS4−１〜AS4−ｎ……個別読取り用ス
イッチ C1〜Cn、C1−１〜C4−ｎ、……電荷蓄積コンデンサ CL、CL1〜CL4……並列素子容量 CF′、CF1′、CF2′……フィードバック用可変コンデン
サ D1〜Dn、D1−１〜D4−ｎ……ホトダイオード OA、OA1、OA2……演算増幅器 OA3……差動増幅器 SF……フィードバックスイッチ

Claims (1)

1. (57)【特許請求の範囲】 １．受光量に対応したインビーダンスを有する素子部並
   びにその素子部に並列に接続された電荷蓄積コンデンサ
   を有する受光素子と、該受光素子に個別読取り用スイッ
   チング素子を直列に接続した複数の回路を並列に接続し
   た回路に対して演算増幅器の入力端子を接続し、かつ演
   算増幅器の入力端子と出力端子との間に可変自在のフィ
   ードバック用コンデンサ及びフィードバック用スイッチ
   ング素子とを並列接続してなる受光素子アレイを具備す
   るとともに、該受光素子アレイに光を照射するように発
   光素子アレイを配設するとともに、上記フィードバック
   用コンデンサの容量を上記発光素子アレイの発光バラツ
   キに応じて調整し、かつ上記個別読取り用スイッチング
   素子を選択的にON/OFFし、ONの時にはフイードバッグ用
   スイッチング素子がOFFし、次の個別読取り用スイッチ
   ング素子がONするまでの間にフイードバッグ用スイッチ
   ング素子をONさせて、個別の読取り信号を得るようにし
   たことを特徴とする読取り方式。