JPS62289052A - 読取り装置 - Google Patents
読取り装置Info
- Publication number
- JPS62289052A JPS62289052A JP61134155A JP13415586A JPS62289052A JP S62289052 A JPS62289052 A JP S62289052A JP 61134155 A JP61134155 A JP 61134155A JP 13415586 A JP13415586 A JP 13415586A JP S62289052 A JPS62289052 A JP S62289052A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- capacitor
- reading
- operational amplifier
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 9
- 239000013256 coordination polymer Substances 0.000 abstract description 5
- 230000010355 oscillation Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 108020001077 Anthranilate Phosphoribosyltransferase Proteins 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Image Input (AREA)
- Facsimile Scanning Arrangements (AREA)
- Character Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は複数の受光素子を用いて原稿などを読取るため
の読取り方式に関するものである。
の読取り方式に関するものである。
本発明に係る先行技術は第３図の電気回路図に示される
。即ち、受光素子Ｐｉ、Ｐ２、Ｐ３、・・・、Ｐｎはそ
れぞれホトダイオードＤ１、Ｄ２、Ｄ３、・・・、Ｄｎ
および電荷蓄積コンデンサＣ１、Ｃ２、Ｃ３、・・・、
Ｃｎの並列回路によって形成され、各電荷蓄積用コンデ
ンサＣ１〜Ｃｎにはバイアス電源ＶＢにより所定量の電
荷が充電されると共に、蓄電されている。そこで、例え
ばホトダイオードＤ１が原稿からの反射光を受光すれば
、その露光量に応じて電荷蓄積コンデンサＣ１が蓄積電
荷を放電し、アナログスイッチなどの電子スイッチで形
成される個別読取り用スイッチＡＳＩを閉じると、電荷
蓄積コンデンサＣＩが前記放電電荷量に相当する電荷量
によって再充電され、この再充電の際の電荷量の移動に
伴って出力抵抗ＲＯに生じる電圧が結合コンデンサＣＯ
を介して出力端子ＯＰに導出され、これにより、読取り
が行われる。尚、第３図におけるコンデンサＣ８１〜Ｃ
３ｎは、各個別読取り用スイッチＡＳＩ〜ＡＳｎに存在
する入力容量であり、コンデンサＣＬについては後述す
る。
。即ち、受光素子Ｐｉ、Ｐ２、Ｐ３、・・・、Ｐｎはそ
れぞれホトダイオードＤ１、Ｄ２、Ｄ３、・・・、Ｄｎ
および電荷蓄積コンデンサＣ１、Ｃ２、Ｃ３、・・・、
Ｃｎの並列回路によって形成され、各電荷蓄積用コンデ
ンサＣ１〜Ｃｎにはバイアス電源ＶＢにより所定量の電
荷が充電されると共に、蓄電されている。そこで、例え
ばホトダイオードＤ１が原稿からの反射光を受光すれば
、その露光量に応じて電荷蓄積コンデンサＣ１が蓄積電
荷を放電し、アナログスイッチなどの電子スイッチで形
成される個別読取り用スイッチＡＳＩを閉じると、電荷
蓄積コンデンサＣＩが前記放電電荷量に相当する電荷量
によって再充電され、この再充電の際の電荷量の移動に
伴って出力抵抗ＲＯに生じる電圧が結合コンデンサＣＯ
を介して出力端子ＯＰに導出され、これにより、読取り
が行われる。尚、第３図におけるコンデンサＣ８１〜Ｃ
３ｎは、各個別読取り用スイッチＡＳＩ〜ＡＳｎに存在
する入力容量であり、コンデンサＣＬについては後述す
る。
上述の電気回路において、例えばシフトレジスタによっ
て実現される読取り用スイッチ駆動回路１０より順次時
系列に個別読取り用スイッチを開閉し、これにより、受
光素子Ｐ１〜Ｐｎがらの出力信号が、個々の受光素子Ｐ
１〜Ｐｎの一方の端子が共通に接続されて共通電極を形
成するラインＡ５１を介して前記出力端子ＯＰに順次的
に導出される。
て実現される読取り用スイッチ駆動回路１０より順次時
系列に個別読取り用スイッチを開閉し、これにより、受
光素子Ｐ１〜Ｐｎがらの出力信号が、個々の受光素子Ｐ
１〜Ｐｎの一方の端子が共通に接続されて共通電極を形
成するラインＡ５１を介して前記出力端子ＯＰに順次的
に導出される。
この先行技術によれば、受光素子数ｎが非常に多く、例
えばＡ４判や８４判などの短辺長でも１０００〜３００
０個もあり、且つ各素子が並列に接続されているため１
個の素子に対して他の（ｎ−１）個の素子が有する静電
容量が影響を及ぼし、これにより、全体として第３図の
共通電極を形成するライン７！５１と、ライン１５２間
にＣＬで示される並列素子容量が存在することとなり、
その結果、１個の個別読取り用スイッチがＯＮされると
上記並列素子容量ＣＬからも再充電電流が流れ込むため
に電荷蓄積コンデンサＣ１〜Ｃｎの蓄積電荷量が減少す
る。従って、出力端子ＯＰに導出される出力信号強度が
低下し、相対的に信号対雑音が劣化するという問題が生
じていた。
えばＡ４判や８４判などの短辺長でも１０００〜３００
０個もあり、且つ各素子が並列に接続されているため１
個の素子に対して他の（ｎ−１）個の素子が有する静電
容量が影響を及ぼし、これにより、全体として第３図の
共通電極を形成するライン７！５１と、ライン１５２間
にＣＬで示される並列素子容量が存在することとなり、
その結果、１個の個別読取り用スイッチがＯＮされると
上記並列素子容量ＣＬからも再充電電流が流れ込むため
に電荷蓄積コンデンサＣ１〜Ｃｎの蓄積電荷量が減少す
る。従って、出力端子ＯＰに導出される出力信号強度が
低下し、相対的に信号対雑音が劣化するという問題が生
じていた。
また、出力取出し用のために出力抵抗ＲＯを用いている
ために出力抵抗ＲＯと上記コンデンサ容量によって微分
回路が形成され、これにより、出力信号は幅の狭い微分
波形となって、後段にパルス幅を拡げるための整形回路
が必要となり、その結果、回路を複雑化していた。しか
も、上記静電容量と出力抵抗ＲＯによって定まる時定数
以上に読取り速度を上げることはできず、高速読取りに
際しての障害となっていた。
ために出力抵抗ＲＯと上記コンデンサ容量によって微分
回路が形成され、これにより、出力信号は幅の狭い微分
波形となって、後段にパルス幅を拡げるための整形回路
が必要となり、その結果、回路を複雑化していた。しか
も、上記静電容量と出力抵抗ＲＯによって定まる時定数
以上に読取り速度を上げることはできず、高速読取りに
際しての障害となっていた。
かかる問題点を解決すべく本発明者等は既に特願昭６０
−１９２３６０号にて第４図に示すような基体回路図を
提案した。
−１９２３６０号にて第４図に示すような基体回路図を
提案した。
即ち、第４図によれば、ホトダイオードＤ１、Ｄ２、・
・・、Ｄｎにはそれぞれ電荷蓄積コンデンサＣ１、Ｃ２
、・・・Ｃｎが対応して接続されており、上記ホトダイ
オードＤと電荷蓄積コンデンサＣの並列回路は受光素子
Ｐを形成する。受光素子Ｐ１、Ｐ２、・・・、Ｐｎの一
端（ホトダイオードＤのカソード側）はラインＩ１１に
共通に接続されて共通電極を形成し、演算増幅器（以下
、オペアンプと記す）ＯＡの反転入力端子に接続されて
いる。各受光素子Ｐ１〜Ｐｎの他端はアナログスイッチ
などの電子スイッチによって実現される読取り用スイッ
チＡＳＩ、ＡＳ２、・・・、ＡＳｎの一方の端子にそれ
ぞれ個別的に接続され、読取り用スイッチＡＳＩ、ＡＳ
２、・・・、ＡＳｎの各他端は共通に接続されてライン
Ｉ１２を介して電界■ｅｅに接続されている。オペアン
プＯＡの非反転入力は接地され、オペアンプＯＡの反転
入力端子と出力端子間にはフィードバンク用コンデンサ
ＣＦとフィードバック用スイッチＳＦの並列回路が介在
しており、これにより、積分器及びホールド回路を形成
している。オペアンプＯＡの出力はライン１３を介して
出力端子ｏＰに導出される。個々の電荷蓄積コンデンサ
０１〜Ｃｎは、それぞれに対応する読取り用スイッチＡ
ＳＩ〜ＡＳｎがＯＮされた際に、オペアンプＯＡの出力
端子からフィードバック用コンデンサＣＦを通じて充電
されている。ラインＩ１１とライン１２の間に介在する
静電容量ＣＬは並列素子容量である。
・・、Ｄｎにはそれぞれ電荷蓄積コンデンサＣ１、Ｃ２
、・・・Ｃｎが対応して接続されており、上記ホトダイ
オードＤと電荷蓄積コンデンサＣの並列回路は受光素子
Ｐを形成する。受光素子Ｐ１、Ｐ２、・・・、Ｐｎの一
端（ホトダイオードＤのカソード側）はラインＩ１１に
共通に接続されて共通電極を形成し、演算増幅器（以下
、オペアンプと記す）ＯＡの反転入力端子に接続されて
いる。各受光素子Ｐ１〜Ｐｎの他端はアナログスイッチ
などの電子スイッチによって実現される読取り用スイッ
チＡＳＩ、ＡＳ２、・・・、ＡＳｎの一方の端子にそれ
ぞれ個別的に接続され、読取り用スイッチＡＳＩ、ＡＳ
２、・・・、ＡＳｎの各他端は共通に接続されてライン
Ｉ１２を介して電界■ｅｅに接続されている。オペアン
プＯＡの非反転入力は接地され、オペアンプＯＡの反転
入力端子と出力端子間にはフィードバンク用コンデンサ
ＣＦとフィードバック用スイッチＳＦの並列回路が介在
しており、これにより、積分器及びホールド回路を形成
している。オペアンプＯＡの出力はライン１３を介して
出力端子ｏＰに導出される。個々の電荷蓄積コンデンサ
０１〜Ｃｎは、それぞれに対応する読取り用スイッチＡ
ＳＩ〜ＡＳｎがＯＮされた際に、オペアンプＯＡの出力
端子からフィードバック用コンデンサＣＦを通じて充電
されている。ラインＩ１１とライン１２の間に介在する
静電容量ＣＬは並列素子容量である。
次にこの基本電気回路の動作を説明する。
即ち、原稿などから受ける反射光をホトダイオードＤ１
が受けると、その露光量に応して電荷蓄積コンデンサＣ
Ｉの電荷がΔＱ１だけ放電する。
が受けると、その露光量に応して電荷蓄積コンデンサＣ
Ｉの電荷がΔＱ１だけ放電する。
この放電時においては、フィードバックスイッチＳＦは
ＯＦＦ状態であり、このＯＦＦ状態の時に読取り用スイ
ッチＡＳＩがＯＮされると、オペアンプＯＡの出力端子
からフィードバック用コンデンサＣＦを通じて上記放電
量ΔＱ１に相当する電荷がラインβ１側に移動する。同
時に前述の素子並列容量ＣＬからも電荷蓄積コンデンサ
ＣＩを充電するための電荷が移動するけれども、ライン
７！■の電荷移動量はΔＱ１に等しいため並列素子容量
ＣＬの影響は無視される。
ＯＦＦ状態であり、このＯＦＦ状態の時に読取り用スイ
ッチＡＳＩがＯＮされると、オペアンプＯＡの出力端子
からフィードバック用コンデンサＣＦを通じて上記放電
量ΔＱ１に相当する電荷がラインβ１側に移動する。同
時に前述の素子並列容量ＣＬからも電荷蓄積コンデンサ
ＣＩを充電するための電荷が移動するけれども、ライン
７！■の電荷移動量はΔＱ１に等しいため並列素子容量
ＣＬの影響は無視される。
読取り用スイッチＡＳＩがＯＮされた場合、前記放電電
荷ΔＱ１によるラインＩ１１の電位の変化（ΔＶｌ）に
対してライン７！３の出力電圧Ｖｏｕ ｔは次式 で表される。但し、フィードバックスイッチＳＦは０Ｆ
Ｆａ′態であるから上記出力電圧はフィードバック用コ
ンデンサＣＦにホールドされる。次に読取り用スイッチ
ＡＳＩが０ＦＦＬ、フィードバックスイッチＳＦがＯＮ
されると、フィードバック用コンデンサＣＦによってホ
ールドされた上記出力電圧Ｖｏｕｔは短絡されて放電し
、出力端子ＯＰの電圧は０■となる。以下同様の手順を
一定のタンミングで残余の受光素子Ｐ２〜Ｐｎと読取り
用スイッチＡＳ２〜ＡＳｎについて走査すれば第５図（
３）に示される出力波形が得られる。上記一定のタンミ
ングは、例えば一定のクロック信号によって作動するシ
フトレジスタ回路（図示せず）によって与えられ、この
クロック信号によって読取り用スイッチＡＳＩ〜ＡＳｎ
が順次的に開閉し、受光素子Ｐ１〜Ｐｎの走査が行われ
る。
荷ΔＱ１によるラインＩ１１の電位の変化（ΔＶｌ）に
対してライン７！３の出力電圧Ｖｏｕ ｔは次式 で表される。但し、フィードバックスイッチＳＦは０Ｆ
Ｆａ′態であるから上記出力電圧はフィードバック用コ
ンデンサＣＦにホールドされる。次に読取り用スイッチ
ＡＳＩが０ＦＦＬ、フィードバックスイッチＳＦがＯＮ
されると、フィードバック用コンデンサＣＦによってホ
ールドされた上記出力電圧Ｖｏｕｔは短絡されて放電し
、出力端子ＯＰの電圧は０■となる。以下同様の手順を
一定のタンミングで残余の受光素子Ｐ２〜Ｐｎと読取り
用スイッチＡＳ２〜ＡＳｎについて走査すれば第５図（
３）に示される出力波形が得られる。上記一定のタンミ
ングは、例えば一定のクロック信号によって作動するシ
フトレジスタ回路（図示せず）によって与えられ、この
クロック信号によって読取り用スイッチＡＳＩ〜ＡＳｎ
が順次的に開閉し、受光素子Ｐ１〜Ｐｎの走査が行われ
る。
第５図は斯様にして得られる出力電圧Ｖｏｕｔの波形を
示す波形図と、読取り用スイッチＡＳＩ〜ＡＳｎ及びフ
ィードバック用スイッチＳＦの動作を示すタイミングチ
ャートである。時刻ｔ１に第１の読取り用スイッチＡＳ
ＩがＯＮＬ、これにより、出力端子ｏｐには第５図（３
）で示されるように、フィードバック用コンデンサＣＦ
の積分動作による第１の受光素子Ｐ１に対応する出力電
圧ＯＰＩが導出される。時刻ｔ２で第１の読取り用スイ
ッチＡＳＩが０ＦＦＬ、（２）で示されるようにフィー
ドバック用スイッチＳＦがＯＮすると出力電圧ＯＰＩは
短絡されてＯＶとなる。次に時刻ｔ３で第２の読取り用
スイッチＡＳ２がＯＮすると出力端子ＯＰには第５図（
３）で示すように第２の受光素子Ｐ２についての出力電
圧ＯＰ３が導出され、時刻ｔ４でフィードバックスイッ
チがＯＮすると出力電圧ＯＰ２はＯＶとなる。以下、第
５図（４）で示される予め定められた周期のクロック信
号により同様の走査動作が全受光素子について順次的に
行われる。このように出力波形は、フィードバックコン
デンサＣＦによりホールドされるためにパルス幅の広い
出力信号となり、これにより、出力端子ｏｐより後段に
おいて波形整形などの回路を必要とせず、その結果、出
力信号の処理が極めて簡単なものとなる。
示す波形図と、読取り用スイッチＡＳＩ〜ＡＳｎ及びフ
ィードバック用スイッチＳＦの動作を示すタイミングチ
ャートである。時刻ｔ１に第１の読取り用スイッチＡＳ
ＩがＯＮＬ、これにより、出力端子ｏｐには第５図（３
）で示されるように、フィードバック用コンデンサＣＦ
の積分動作による第１の受光素子Ｐ１に対応する出力電
圧ＯＰＩが導出される。時刻ｔ２で第１の読取り用スイ
ッチＡＳＩが０ＦＦＬ、（２）で示されるようにフィー
ドバック用スイッチＳＦがＯＮすると出力電圧ＯＰＩは
短絡されてＯＶとなる。次に時刻ｔ３で第２の読取り用
スイッチＡＳ２がＯＮすると出力端子ＯＰには第５図（
３）で示すように第２の受光素子Ｐ２についての出力電
圧ＯＰ３が導出され、時刻ｔ４でフィードバックスイッ
チがＯＮすると出力電圧ＯＰ２はＯＶとなる。以下、第
５図（４）で示される予め定められた周期のクロック信
号により同様の走査動作が全受光素子について順次的に
行われる。このように出力波形は、フィードバックコン
デンサＣＦによりホールドされるためにパルス幅の広い
出力信号となり、これにより、出力端子ｏｐより後段に
おいて波形整形などの回路を必要とせず、その結果、出
力信号の処理が極めて簡単なものとなる。
かくして、この読取り方式によれば、出力抵抗が存在せ
ず、また、並列素子容量ＣＬの影響が無視できるために
読取り時間を短縮することができる。
ず、また、並列素子容量ＣＬの影響が無視できるために
読取り時間を短縮することができる。
しかしながら、この読取り方式によれば、上述した通り
優れた性能がもっことができるようになったが、第５図
中ｔｔ −ｊ２＋ ｔｔ−ｔｔ、 ｔｓ−Ｌｂ、 ｈ−
ｔｏ、 ｔｑ−ｔｌＧのそれぞれの間にフィードバック
コンデンサＣＦにホールドされた電荷をフィードバック
スイッチＳＦにより導電放電させるに当って、この放電
時定数が非常に小さいためにオペアンプＯＡの入力ライ
ンが急激に変動する。この変動に対してオペアンプＯＡ
が追従できないために第６図に示すようなリンギングが
発生し、これにより、Ｓ／Ｎ比が低下して解像度が劣化
することが判った。更に、読取り速度を大きくしようと
した場合、このリンギングが安定しないうちに次の読取
り素子の電荷がオペアンプＯＡの入力ラインに入力され
るために−１０＝ オペアンプＯＡが発振状態となり、その結果、高速読取
りが不可能となる。
優れた性能がもっことができるようになったが、第５図
中ｔｔ −ｊ２＋ ｔｔ−ｔｔ、 ｔｓ−Ｌｂ、 ｈ−
ｔｏ、 ｔｑ−ｔｌＧのそれぞれの間にフィードバック
コンデンサＣＦにホールドされた電荷をフィードバック
スイッチＳＦにより導電放電させるに当って、この放電
時定数が非常に小さいためにオペアンプＯＡの入力ライ
ンが急激に変動する。この変動に対してオペアンプＯＡ
が追従できないために第６図に示すようなリンギングが
発生し、これにより、Ｓ／Ｎ比が低下して解像度が劣化
することが判った。更に、読取り速度を大きくしようと
した場合、このリンギングが安定しないうちに次の読取
り素子の電荷がオペアンプＯＡの入力ラインに入力され
るために−１０＝ オペアンプＯＡが発振状態となり、その結果、高速読取
りが不可能となる。
従って本発明の目的は畝上の問題点を解決してＳＮ比及
び現像度を高め且つ高速読取りを可能にした読取り装置
を提供することにある。
び現像度を高め且つ高速読取りを可能にした読取り装置
を提供することにある。
本発明にれば、受光量に対応したインピーダンスを有す
る素子部並びにその素子部に並列に接続された電荷蓄積
コンデンサを有する受光素子と、受光素子に直列に接続
される個別読取り用スイッチング素子とによって直列回
路を構成し、この直列回路の複数個を並列に接続し、こ
の並列回路を演算増幅器の一方の入力端子に接続し、 演算増幅器の入力端子と出力端子の間にフィードバック
用コンデンサ及びフィードバック用スイッチング素子と
を含む並列回路を接続し、個別読取り用スイッチング素
子を選択的に導通／遮断するのに伴って個別読取り用ス
イッチング素子の導通時にはフィードバック用スイッチ
ング素子を遮断し、次の個別読取り用スイッチング素子
が導通するまでの間にフィードバック用スイッチング素
子を少なくとも１回導通させることにより個別の読取り
信号が得られる読取り方式において、 前記演算増幅器の入力端子にノイズ吸収用コンデンサと
ノイズ吸収用スイッチング素子を直列に接続し、 前記フィードバック用スイッチング素子の導通時に発生
したスパイクノイズが前記ノイズ吸収用コンデンサに導
出されるように前記ノイズ吸収用スイッチング素子を導
通動作させることを特徴とする読取り方式が提供される
。
る素子部並びにその素子部に並列に接続された電荷蓄積
コンデンサを有する受光素子と、受光素子に直列に接続
される個別読取り用スイッチング素子とによって直列回
路を構成し、この直列回路の複数個を並列に接続し、こ
の並列回路を演算増幅器の一方の入力端子に接続し、 演算増幅器の入力端子と出力端子の間にフィードバック
用コンデンサ及びフィードバック用スイッチング素子と
を含む並列回路を接続し、個別読取り用スイッチング素
子を選択的に導通／遮断するのに伴って個別読取り用ス
イッチング素子の導通時にはフィードバック用スイッチ
ング素子を遮断し、次の個別読取り用スイッチング素子
が導通するまでの間にフィードバック用スイッチング素
子を少なくとも１回導通させることにより個別の読取り
信号が得られる読取り方式において、 前記演算増幅器の入力端子にノイズ吸収用コンデンサと
ノイズ吸収用スイッチング素子を直列に接続し、 前記フィードバック用スイッチング素子の導通時に発生
したスパイクノイズが前記ノイズ吸収用コンデンサに導
出されるように前記ノイズ吸収用スイッチング素子を導
通動作させることを特徴とする読取り方式が提供される
。
本発明によれば、受光素子と並列に存在する並列素子容
量の影響を除くようしたのでパルス幅が広く、且つ信号
対雑音比の向上した信号出力波形を得ることができ、そ
して、高速読取りを可能としたのに加えて、リンギング
の発生がないためにノイズ成分を含まない出力電圧波形
が得られる読取り方式が実現される。
量の影響を除くようしたのでパルス幅が広く、且つ信号
対雑音比の向上した信号出力波形を得ることができ、そ
して、高速読取りを可能としたのに加えて、リンギング
の発生がないためにノイズ成分を含まない出力電圧波形
が得られる読取り方式が実現される。
第１図は本発明の一実施例の動作を説明するための基本
回路図であり、既に詳述した第４図と比べた場合、第４
図の電気回路のなかでオペアンプＯＡの入力端子にノイ
ズ吸収用コンデンサＣＰ及びノイズ吸収用スイッチＳＰ
を直列に接続しである。尚、第１図中第４図と同一箇所
には同一符号が付しである。
回路図であり、既に詳述した第４図と比べた場合、第４
図の電気回路のなかでオペアンプＯＡの入力端子にノイ
ズ吸収用コンデンサＣＰ及びノイズ吸収用スイッチＳＰ
を直列に接続しである。尚、第１図中第４図と同一箇所
には同一符号が付しである。
即ち、第１図に示した電気回路を動作させるに当って、
フィードバンクスイッチＳＦが導通ずるのに伴ってフィ
ードバックコンデンサＣＦにホールドされた電荷が放電
される時に、この放電時と実質上同時にノイズ吸収用ス
イッチＳＰを導通させており、これにより、オペアンプ
ＯＡの入力ラインに発生したスパイクノイズがノイズ吸
収用コンデンサＣＰを介して接地側に導出され、その結
果、この入力ラインを安定化することができて第６図に
示したようなリンギング及びオペアンプＯＡの発振が生
じなくなる。
フィードバンクスイッチＳＦが導通ずるのに伴ってフィ
ードバックコンデンサＣＦにホールドされた電荷が放電
される時に、この放電時と実質上同時にノイズ吸収用ス
イッチＳＰを導通させており、これにより、オペアンプ
ＯＡの入力ラインに発生したスパイクノイズがノイズ吸
収用コンデンサＣＰを介して接地側に導出され、その結
果、この入力ラインを安定化することができて第６図に
示したようなリンギング及びオペアンプＯＡの発振が生
じなくなる。
第２図は本発明の他の実施例を示す電気回路図である。
即ち、第２図中個々の受光素子回路群１〜４は第１図示
の回路と同一の動作であり、重複をさけるために説明を
省略するが本実施例において注目すべき第１の点は、２
個のオペアンプＯＡｌ、ＯＡ２を使用し、オペアンプＯ
ＡＩは切換スイッチＳ１によって複数の受光素子回路群
１．２を選択し、オペアンプＯＡ２は切換スイッチＳ２
によって受光素子回路群３．４を選択するようにしたこ
とである。第１図示の基本回路の説明において述べた如
く、本実施例においても受光素子回路と並列に存在する
並列素子容量の影響を無視し得るまでに小さくし得て、
これにより、共通電極を多数に分割するなどの手段を用
いなくてもよいが、本実施例においては上記の利点を積
極的に利用している。即ち、共通電極をｎｉｌ、７！１
２．１２１．７！２２の４本とし、これにより、接続可
能な受光素子の数を飛躍的に増大せしめ、先行技術に比
べ＝ １ Ａ − て少ない共通電極数でより多数の受光素子の接続を可能
にし、その結果、回路を簡略化しても大容量の受光素子
回路を実現したことである。
の回路と同一の動作であり、重複をさけるために説明を
省略するが本実施例において注目すべき第１の点は、２
個のオペアンプＯＡｌ、ＯＡ２を使用し、オペアンプＯ
ＡＩは切換スイッチＳ１によって複数の受光素子回路群
１．２を選択し、オペアンプＯＡ２は切換スイッチＳ２
によって受光素子回路群３．４を選択するようにしたこ
とである。第１図示の基本回路の説明において述べた如
く、本実施例においても受光素子回路と並列に存在する
並列素子容量の影響を無視し得るまでに小さくし得て、
これにより、共通電極を多数に分割するなどの手段を用
いなくてもよいが、本実施例においては上記の利点を積
極的に利用している。即ち、共通電極をｎｉｌ、７！１
２．１２１．７！２２の４本とし、これにより、接続可
能な受光素子の数を飛躍的に増大せしめ、先行技術に比
べ＝ １ Ａ − て少ない共通電極数でより多数の受光素子の接続を可能
にし、その結果、回路を簡略化しても大容量の受光素子
回路を実現したことである。
本実施例において注目すべき第２の点は、オペアンプＯ
Ａ１、ＯＡ２の各出力端子に接続されているランプＡ３
１及びラインｐ３２をそれぞれ２分岐し、切換スイッチ
Ｓ３の接点を介して差動増幅器ＯＡ３に入力するように
し、これにより、コモンモートノイス（同相雑音成分）
を抑圧して信号対雑音比を向上させた。その結果、クロ
ックパルスの立上り及び立下り並びに読取り用スイッチ
の開閉時に起因する雑音を除去して良質の出力波形が得
られて読取り精度の向上を図っている。
Ａ１、ＯＡ２の各出力端子に接続されているランプＡ３
１及びラインｐ３２をそれぞれ２分岐し、切換スイッチ
Ｓ３の接点を介して差動増幅器ＯＡ３に入力するように
し、これにより、コモンモートノイス（同相雑音成分）
を抑圧して信号対雑音比を向上させた。その結果、クロ
ックパルスの立上り及び立下り並びに読取り用スイッチ
の開閉時に起因する雑音を除去して良質の出力波形が得
られて読取り精度の向上を図っている。
更に本実施例においては、本発明の特徴であるノイズ吸
収用コンデンサＣＰ１、ＣＦ２及びノイズ吸収用スイッ
チＳＰＩ、ＳＦ３をオペアンプＯＡ１、ＯＡ２に対して
それぞれを直列に接続し、そして、スイッチＳＰＩ、Ｓ
Ｆ３のそれぞれの一方の端子を接地する。
収用コンデンサＣＰ１、ＣＦ２及びノイズ吸収用スイッ
チＳＰＩ、ＳＦ３をオペアンプＯＡ１、ＯＡ２に対して
それぞれを直列に接続し、そして、スイッチＳＰＩ、Ｓ
Ｆ３のそれぞれの一方の端子を接地する。
次に上記電気回路の動作を説明する。
切換スイッチＳ１の接点はａに、切換スイッチＳ２の接
点はＣに接続されており、切換スイッチＳ３の２組の接
点はそれぞれｅ及びｇに接続されている。この状態で、
第１図示の基本回路で説明した如く、先ず受光素子回路
群１の受光素子Ｐ１−１からの走査が開始され、その出
力信号はオペアンプＯＡＩ→ラインβ３１→ラインＮ４
１を介して差動増幅器ＯＡ３の一方の入力端子に入力さ
れる。この時、差動増幅器ＯＡ３の他方の入力端子には
切換スイッチＳ３の接点じを介してライン７！３２が接
続されているので、ラインｎ３１とラインｌ１３２に含
まれている同相雑音成分は差動増幅器ＯＡ３によって除
去され、そして、ライン７！４３からも上記同相雑音成
分が除去され、これにより、信号対雑音比の向上した受
光素子回路群１の走査読取り出力が導出される。
点はＣに接続されており、切換スイッチＳ３の２組の接
点はそれぞれｅ及びｇに接続されている。この状態で、
第１図示の基本回路で説明した如く、先ず受光素子回路
群１の受光素子Ｐ１−１からの走査が開始され、その出
力信号はオペアンプＯＡＩ→ラインβ３１→ラインＮ４
１を介して差動増幅器ＯＡ３の一方の入力端子に入力さ
れる。この時、差動増幅器ＯＡ３の他方の入力端子には
切換スイッチＳ３の接点じを介してライン７！３２が接
続されているので、ラインｎ３１とラインｌ１３２に含
まれている同相雑音成分は差動増幅器ＯＡ３によって除
去され、そして、ライン７！４３からも上記同相雑音成
分が除去され、これにより、信号対雑音比の向上した受
光素子回路群１の走査読取り出力が導出される。
受光素子回路群ｌの受光素子Ｐ１−１〜ＰＬ−ｎに対し
て走査読取りが終わると、次に、切換スイッチＳ１の接
点はａからｂに切換わって引続いて受光素子回路群２に
ついての走査読取りが行われ、これにより、ライン１４
４に出力が導出される。受光素子回路群２の走査読取り
が終わると、切換スイッチＳ３の接点はそれぞれｅから
ｆ及びｇからｈに切換わり、ライン７！４１に導出され
た読取り出力信号中に含まれている雑音成分と、ライン
７！４２中に含まれている雑音成分に対して同相雑音成
分の除去が行われて、ラインβ４３に出力が導出される
。受光素子回路群３の走査読取りが終わると、次に、切
換スイッチＳ２の接点はＣからｄに切換わり、引続いて
受光素子回路群４についての走査読取りが行われる。こ
のようにして全受光素子Ｐ１−１〜Ｐ４−ｎについての
走査読取りが行われ、差動増幅器ＯＡ３によって各受光
素子群１〜４の出力信号中に含まれている同相雑音成分
が除去される。
て走査読取りが終わると、次に、切換スイッチＳ１の接
点はａからｂに切換わって引続いて受光素子回路群２に
ついての走査読取りが行われ、これにより、ライン１４
４に出力が導出される。受光素子回路群２の走査読取り
が終わると、切換スイッチＳ３の接点はそれぞれｅから
ｆ及びｇからｈに切換わり、ライン７！４１に導出され
た読取り出力信号中に含まれている雑音成分と、ライン
７！４２中に含まれている雑音成分に対して同相雑音成
分の除去が行われて、ラインβ４３に出力が導出される
。受光素子回路群３の走査読取りが終わると、次に、切
換スイッチＳ２の接点はＣからｄに切換わり、引続いて
受光素子回路群４についての走査読取りが行われる。こ
のようにして全受光素子Ｐ１−１〜Ｐ４−ｎについての
走査読取りが行われ、差動増幅器ＯＡ３によって各受光
素子群１〜４の出力信号中に含まれている同相雑音成分
が除去される。
また、上記切換スイッチ８１〜Ｓ３は個々の受光素子Ｐ
１−１、Ｐｌ−２、・・・、Ｐ４−ｎに直列に接続され
た読取り用スイッチＡＳＩＩ、ＡＳＩ−２、・−−１Ａ
Ｓ４−ｎの駆動信号に同期し、１個の受光素子回路群を
構成する受光素子の数（ｎ個）を計数するカウンタ回路
（図示せず）の出力によって１個の受光素子回路群の走
査読取りが終れば、次に他の受光素子回路群に切換わる
ように動作する。第１表は第２図示の実施例における走
査中の受光素子回路群１〜４とこれに対応する各切換ス
イッチ８１〜Ｓ３の接点の位置を示す。
１−１、Ｐｌ−２、・・・、Ｐ４−ｎに直列に接続され
た読取り用スイッチＡＳＩＩ、ＡＳＩ−２、・−−１Ａ
Ｓ４−ｎの駆動信号に同期し、１個の受光素子回路群を
構成する受光素子の数（ｎ個）を計数するカウンタ回路
（図示せず）の出力によって１個の受光素子回路群の走
査読取りが終れば、次に他の受光素子回路群に切換わる
ように動作する。第１表は第２図示の実施例における走
査中の受光素子回路群１〜４とこれに対応する各切換ス
イッチ８１〜Ｓ３の接点の位置を示す。
このようにしてライン１４３に順次的に導出される出力
信号はレベル調整器５に、次いで、サンプルホールド回
路６を経てラインｆｆ４４に導出される。
信号はレベル調整器５に、次いで、サンプルホールド回
路６を経てラインｆｆ４４に導出される。
従って、この実施例に述べた電気回路にもノイズ吸収用
コンデンサＣＰ１、ＣＦ２及びノイズ吸収用スイッチＳ
ＰＩ、ＳＦ２を用いており、これにより、例えばフィー
ドバックスイッチＳＦＩが導通するのに伴ってフィード
バックコンデンサＣＦ１にホールドされた電荷が放電さ
れる時にノイズ吸収用スイッチＳＰＩを導通させると、
オペアンプＯＡＩの人力ラインに発生したスパイクノイ
ズがノイズ吸収用コンデンサＣＰＩを介して接地側に導
出される。また、受光素子回路群３．４についても同じ
動作にオペアンプＯＡ２の入力ラインに発生したスパイ
クノイズがノイズ吸収用コンデンサＣＰ２を介して接地
側に導出される。
コンデンサＣＰ１、ＣＦ２及びノイズ吸収用スイッチＳ
ＰＩ、ＳＦ２を用いており、これにより、例えばフィー
ドバックスイッチＳＦＩが導通するのに伴ってフィード
バックコンデンサＣＦ１にホールドされた電荷が放電さ
れる時にノイズ吸収用スイッチＳＰＩを導通させると、
オペアンプＯＡＩの人力ラインに発生したスパイクノイ
ズがノイズ吸収用コンデンサＣＰＩを介して接地側に導
出される。また、受光素子回路群３．４についても同じ
動作にオペアンプＯＡ２の入力ラインに発生したスパイ
クノイズがノイズ吸収用コンデンサＣＰ２を介して接地
側に導出される。
かくして、オペアンプＯＡＩ、ＯＡ２の出力側にリンギ
ングが発生せず、オペアンプＯＡＩ、ＯＡ２自体に何ら
発振が生じなくなる。
ングが発生せず、オペアンプＯＡＩ、ＯＡ２自体に何ら
発振が生じなくなる。
以上の通り、本発明の読取り方式によれば、オペアンプ
の入力側にノイズ吸収用のコンデンサ及びスイッチング
素子を直列に接続し、そこにフィードバンク用スイッチ
ング素子の導通時に発生したスパイクノイズが導出され
るために読取り信号のＳ／Ｎ比及び解像度を高めること
ができた。更に演算増幅器の出力側にリンギングが発生
しないためにそれ自体が発振しなくなり、これにより、
高速の読取りが可能となった。
の入力側にノイズ吸収用のコンデンサ及びスイッチング
素子を直列に接続し、そこにフィードバンク用スイッチ
ング素子の導通時に発生したスパイクノイズが導出され
るために読取り信号のＳ／Ｎ比及び解像度を高めること
ができた。更に演算増幅器の出力側にリンギングが発生
しないためにそれ自体が発振しなくなり、これにより、
高速の読取りが可能となった。
第１図は本発明の一実施例の動作を説明する基本回路図
、第２図は本発明の一実施例の電気回路図、第３図及び
第５図は先行技術を示す電気回路図、第４図はタイミン
グチャートと出力波形を示す図、第６図はリンギングを
含む出力波形を示す図である。 １〜４・・・受光素子回路群 ＡＳ１〜ＡＳ２、ＡＳＩ １〜ＡＳ４−ｎ−−−・・
・個別読取り用スイッチ Ｃ１−Ｃｎ 、 Ｃ１−１〜Ｃ４−ｎ、・・・電荷蓄積
コンデンサ ＣＬ、ＣＬＩ〜ＣＬ４・・・並列素子容量ＣＦ、ＣＦＩ
、ＣＦ２・・・フィードバック用コンデンサ Ｄ１〜Ｄｎ、、Ｄｌ−１〜Ｄ４−ｎ・ ・ ・ホトダイ
オード ＯＡ、ＯＡｉ ＯＡ２・・・演算増幅器ＯＡ３・・・差
動増幅器 ＳＦ、ＳＦＩ、ＳＦ２・・・フィードバックスイッチ ＣＰ ＣＰＩ ＣＰ２・・・ノイズ吸収用コンデン
サ ＳＰ ＳＰＩ ＳＦ２・・・ノイズ吸収用スイッチ
特許出願人 （６６３）京セラ株式会社手続主甫正書（
自発） 昭和６１年７月２５日
、第２図は本発明の一実施例の電気回路図、第３図及び
第５図は先行技術を示す電気回路図、第４図はタイミン
グチャートと出力波形を示す図、第６図はリンギングを
含む出力波形を示す図である。 １〜４・・・受光素子回路群 ＡＳ１〜ＡＳ２、ＡＳＩ １〜ＡＳ４−ｎ−−−・・
・個別読取り用スイッチ Ｃ１−Ｃｎ 、 Ｃ１−１〜Ｃ４−ｎ、・・・電荷蓄積
コンデンサ ＣＬ、ＣＬＩ〜ＣＬ４・・・並列素子容量ＣＦ、ＣＦＩ
、ＣＦ２・・・フィードバック用コンデンサ Ｄ１〜Ｄｎ、、Ｄｌ−１〜Ｄ４−ｎ・ ・ ・ホトダイ
オード ＯＡ、ＯＡｉ ＯＡ２・・・演算増幅器ＯＡ３・・・差
動増幅器 ＳＦ、ＳＦＩ、ＳＦ２・・・フィードバックスイッチ ＣＰ ＣＰＩ ＣＰ２・・・ノイズ吸収用コンデン
サ ＳＰ ＳＰＩ ＳＦ２・・・ノイズ吸収用スイッチ
特許出願人 （６６３）京セラ株式会社手続主甫正書（
自発） 昭和６１年７月２５日
Claims (1)
- 【特許請求の範囲】 受光量に対応したインピーダンスを有する素子部並びに
その素子部に並列に接続された電荷蓄積コンデンサを有
する受光素子と、受光素子に直列に接続される個別読取
り用スイッチング素子とによって直列回路を構成し、 この直列回路の複数個を並列に接続し、 この並列回路を演算増幅器の一方の入力端子に接続し、 演算増幅器の入力端子と出力端子の間にフィードバック
用コンデンサ及びフィードバック用スイッチング素子と
を含む並列回路を接続し、 個別読取り用式スイッチング素子を選択的に導通／遮断
するのに伴って個別読取り用スイッチング素子の導通時
にはフィードバック用スイッチング素子を遮断し、次の
個別読取り用スイッチング素子が導通するまでの間にフ
ィードバック用スイッチング素子を少なくとも１回導通
させることにより個別の読取り信号が得られる読取り方
式において、 前記演算増幅器の入力端子にノイズ吸収用コンデンサと
ノイズ吸収用スイッチング素子を直列に接続し、 前記フィードバック用スイッチング素子の導通時に発生
したスパイクノイズが前記ノイズ吸収用コンデンサに導
出されるように前記ノイズ吸収用スイッチング素子を導
通動作させることを特徴とする読取り方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61134155A JPH06105942B2 (ja) | 1986-06-09 | 1986-06-09 | 読取り装置 |
| US06/901,898 US4797561A (en) | 1985-08-31 | 1986-08-28 | Reading apparatus with improved performance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61134155A JPH06105942B2 (ja) | 1986-06-09 | 1986-06-09 | 読取り装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62289052A true JPS62289052A (ja) | 1987-12-15 |
| JPH06105942B2 JPH06105942B2 (ja) | 1994-12-21 |
Family
ID=15121753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61134155A Expired - Lifetime JPH06105942B2 (ja) | 1985-08-31 | 1986-06-09 | 読取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105942B2 (ja) |
-
1986
- 1986-06-09 JP JP61134155A patent/JPH06105942B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06105942B2 (ja) | 1994-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2280841C2 (ru) | Коммутационное устройство для емкостного датчика | |
| US5973536A (en) | Switched capacitor filter | |
| US4189749A (en) | Solid state image sensing device | |
| KR0142414B1 (ko) | 액정 표시장치 | |
| US4429281A (en) | Integrator for a switched capacitor-filter | |
| JPH0927883A (ja) | 画像読取信号処理装置 | |
| US20030011829A1 (en) | Methods and devices for reading out an image sensor with reduced delay time between lines | |
| DE102014215055A1 (de) | Photoelektrische Wandlungsvorrichtung und Bildaufnahmesystem | |
| JP4234485B2 (ja) | Ｉ／ｆ変換装置および光検出装置 | |
| EP0208371B1 (en) | Digital-to-analog converter | |
| JPH04298176A (ja) | 固体撮像装置 | |
| TWI392250B (zh) | 光接收裝置、測試裝置、光接收方法、測試方法、測試模組及半導體晶片 | |
| EP0312142B1 (en) | Read circuit for a delay circuit | |
| JPS62289052A (ja) | 読取り装置 | |
| US6400214B1 (en) | Switched capacitor filter for reference voltages in analog to digital converter | |
| CN101632297B (zh) | 固体摄像装置 | |
| US5237422A (en) | High speed clock driving circuitry for interline transfer ccd imagers | |
| KR100225691B1 (ko) | 용량성 부하의 구동회로 | |
| US4797561A (en) | Reading apparatus with improved performance | |
| JP3439742B2 (ja) | アナログメモリおよび画像処理システム | |
| JP2678438B2 (ja) | 読取り方式 | |
| US7710184B2 (en) | ISI reduction technique | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| CN85109129A (zh) | 图象处理装置用的图象阅读器 | |
| JPS6251868A (ja) | 読取り方式 |