KR100225691B1 - 용량성 부하의 구동회로 - Google Patents

용량성 부하의 구동회로 Download PDF

Info

Publication number
KR100225691B1
KR100225691B1 KR1019950022826A KR19950022826A KR100225691B1 KR 100225691 B1 KR100225691 B1 KR 100225691B1 KR 1019950022826 A KR1019950022826 A KR 1019950022826A KR 19950022826 A KR19950022826 A KR 19950022826A KR 100225691 B1 KR100225691 B1 KR 100225691B1
Authority
KR
South Korea
Prior art keywords
driving
output
capacitive load
gate
ccd
Prior art date
Application number
KR1019950022826A
Other languages
English (en)
Other versions
KR960006507A (ko
Inventor
다다시 스기키
유키노리 안도
Original Assignee
니시무로 타이죠
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시기가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR960006507A publication Critical patent/KR960006507A/ko
Application granted granted Critical
Publication of KR100225691B1 publication Critical patent/KR100225691B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15066—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using bistable devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Electronic Switches (AREA)

Abstract

구동 파형의 상승 특성이 양호한 저전력의 용량성 부하의 구동 회로를 제공한다.
단자(HP)보다 K에 전위가 부여된 JK-FF(101)의 J는 그 Q에, FF(101)의 Q,는 JK-FF(102)의 J, K에 각각 접속된다. FF(101,102)의 Q는 각각 버퍼 앰프(103,106), 스위치(104a,104b)를 통하여 CCD(105)의 구동단자(105a,105b)에 접속되고, 이 단자간에 인덕턴스 소자(107)도 접속된다. 단자(HP)는 D-FF(108)의 D에도 접속된다. 클록(CK)은 FF(101,102,108)의 각 클록 입력에 접속되고, 한쪽을 FF(108)의

Description

용량성 부하의 구동 회로
제1도는 본 발명의 일실시예를 설명하기 위한 회로 구성도.
제2도는 제1도의 동작을 설명하기 위한 타이밍도.
제3도는 본 발명의 다른 실시예를 설명하기 위한 회로 구성도.
제4도는 본 발명의 다른 제2실시예를 설명하기 위한 회로 구성도.
제5도는 본 발명의 다른 제3실시예를 설명하기 위한 회로 구성도.
제6도는 본 발명의 다른 제4실시예에 있어서의 효과를 설명하기 위한 특성도.
제7도는 일반적인 용량성 부하의 등가 회로.
제8도는 CCD를 저전력으로 구동시키는 종래의 구동 회로도.
제9도는 CCD를 저전력으로 구동시키는 종래의 제2 구동 회로도.
제10도는 제8도의 구동 파형의 상승 특성을 도시하는 특성도.
제11도는 CCD를 저전력으로 구동시키는 종래의 제3 구동 회로도.
* 도면의 주요부분에 대한 부호의 설명
101, 102, 301 : JK-FF 103, 106 : 버퍼 앰프
104a, 104b, 401, 402 : 스위치 105 : 용량성 부하의 구동 회로(CCD)
105a, 105b : 구동단자 107 : 인덕턴스 소자
108, 302, 303, 309, 310 : D-FF 109 : OR게이트
110, 304, 313 : AND게이트 111,312 : 지연선
311 : AND·OR게이트 307,308 : 3 상태 버퍼
501 : 트리머 콘덴서
본 발명은 비디오 카메라로 사용되는 전하 결합 소자형 촬상 소자(CCD)나 정전기 액츄에이터 등의 용량성 부하의 구동 회로에 관한 것이며, 특히 그 저소비 전력화를 도모한 것이다.
전하 결합 소자형 촬상 소자나 정전기 액츄에이터는 소형·경량·저소비 전력이라는 특성 때문에 많이 이용되고 있지만, 이들 용량성 부하의 구동 방법에 관해서는 반드시 저소비 전력이라고는 할 수 없다. 이들 소자의 등가회로는 제7도에 도시된 바와 같이, 구동 전극간의 정전 용량(CO) 및 구동 전극의 정전 용량(C1,C2)으로 구성되어 있기 때문에, 정지시에는 전류가 거의 흐르지 않으며, 저소비 전력이다. 그러나, 구동시에는 정전 용량의 충방전에 의해 (주파수)×(등가 정전 용량)×(구동 전압)2의 에너지를 소비한다. 예를 들면 130만 화소의 하이비젼용 CCD에서는 구동 주파수를 48.6MHZ, 구동 전압을 6V, 등가 정전 용량을 300pF으로 했을 때의 소비 전력은
48.6MHZ× 300pF × (6V)2= 524mW
가 된다.
이러한 문제를 해결하기 위해, 예를 들면 일본 특허 공개 공보 소화 제56-80893호에는 제8도에 도시된 바와 같이, 구동 단자간(7a,7b)에 인덕턴스 소자(L)를 배설하고, 인덕턴스 소자(L)와 구동 전극의 정전 용량(C0,C1,C2)으로 병렬 공진회로를 구성하고, 그 공진 주파수를 구동 주파수와 같이 하는 것으로 저소비 전력화를 도모하고 있다.
그러나, 상기 구동 방법에서는 CCD 지연선과 같이 연속하여 신호를 전송하는 용도로는 유용하지만, 구동신호의 휴지 기간이 있는 CCD 촬상 소자나 정전 액츄에이터에서는 구동신호 휴지중에 인덕턴스 소자를 통하여 전류가 흐르기 때문에, 오히려 소비 전력이 증가한다는 문제가 있었디.
상기 문제를 해결하기 위해, 일본 특허 공개 공보 평성 제5-33875호에 개시된 구동 방법에서는 제9도에 도시된 바와 같이 인덕턴스 소자(L)에 정전 용량(C8)을 직렬 접속한 것을 구동 전극간에 배설하고, 휴지 기간의 전류를 정전 용량(C8)에 의해 차단하여 저전력화를 도모하고 있다.
그러나, 인덕턴스 소자(L)에 직렬 접속한 정전 용량(C8)이 휴지 기간중에 충전되어 있던 전압을 중심으로 공진이 생기기 때문에, 구동 파형은 제10도에 도시된 바와 같은 상승 특성을 가지는 문제가 있었다.
또한, 일본 특허 공개 공보 평성 제1-303757호에 도시된 구동 방법에서는 제11도에 도시된 바와 같이 인덕턴스 소자(L)에 스위치 회로(SI)를 직렬 접속한 것을 구동 전극간(10a,10b)에 배설하고, 구동 전위를 반전시킬 때에는 상기 스위치(SI)를 폐쇄하여 LC 공진을 이용하고, 구동 전위가 반전되었을 때에는 상기 스위치(SI)를 개방하고 구동용 전압원에 직렬 접속된 스위치(S2,S3)를 폐쇄하여 구동 단자의 전위를 유지하는 것이다.
그러나, 인덕턴스 소자(L)에 직렬 접속된 스위치(SI)의 온(ON) 저항에 의한 전력 소비나 이 스위치의 온 시간이 인덕턴스 소자(L)와 구동 전극의 정전 용량에 의한 공진 회로의 주기의 1/2이 아니면 구동 파형이 흐트러진다고 하는 결점이 있었다.
상기한 종래의 용량성 부하의 구동 회로에 있어서, 구동 단자간에 인덕턴스 소자를 병설한 구동 회로에서는 휴지 기간에 인덕턴스 소자를 통하여 전류가 흐른다고 하는 결점이 있으며, 인덕턴스 소자와 정전 용량을 직렬 접속한 것을 구동 단자간에 병설한 구동 회로에서는 구동 파형의 상승 특성에 문제가 있고, 인덕턴스 소자에 스위치를 직렬 접속한 것을 구동 단자간에 병설한 구동 회로에서는 스위치의 온 저항으로 전력을 소비한다고 하는 결점이 있었다.
본 발명은 구동 파형의 상승이 양호하고 또한 저전력의 용량성 부하의 구동 회로를 제공하는 것을 목적으로 한다.
상기한 과제를 해결하기 위해 본 발명에서는 휴지 기간을 가지며, 위상이 다른 복수의 구동 신호를 이용하여 용량성 부하를 구동시키는 회로에 있어서, 상기 용량성 부하의 구동 단자간에 인덕턴스 소자를 접속하는 동시에, 구동용 전압원과 상기 용량성 부하간에 스위치 회로를 설치하며, 상기 휴지기간에 있어서는 상기 스위치 회로를 폐쇄 상태로 하여 상기 구동용 전압원을 동일 전위로 하고, 구동 기간에 있어서는 상기 스위치 회로를 구동 주기에 대하여 소정기간 폐쇄 상태로 하고, 그 외일 때는 상기 스위치 회로를 개방 상태로 한 것을 특징으로 한다.
상기의 수단에 의해 휴지 기간은 구동 단자간에 전위차가 부여되어 있지 않기 때문에 인덕턴스 소자가 병설되어 있더라도 전류는 흐르지 않는다. 또한, 구동 기간에 있어서는 구동 주기내의 구동 파형의 피크 부근에서 스위치를 폐쇄한다. 구동 전극의 전위 반전은 LC의 공전으로 행하게 하기 때문에, 구동 전압원으로부터의 전력 공급이 거의 필요없다. 또한, 1개의 공진 주파수밖에 가지지 않기 때문에 구동파형의 상승 특성이 양호하고, 인덕턴스 소자가 구동 단자간에 직접 병설되기 때문에, Q가 높고 에너지 손실이 적다.
[실시예]
이하, 본 발명의 실시예에 관해서 도면을 참조하여 상세히 설명한다. 제1도는 본 발명의 일실시예를 설명하기 위한 회로도이고, 제2도는 그 동작을 설명하기 위한 타이밍 파형도이다.
제1도에 있어서, 수평 전송 CCD를 휴지하는 휴지 신호가 공급되는 단자HP로부터 JK 플립플롭(JK-FF)(101)의 K 압력에 전위를 부여한다. JK-FF(101)의 J 입력은 JK-FF(101)의출력에 접속된다. JK-FF(101)의 Q 출력과 그 반전 출력인는 다음 단 JK-FF(102)의 J ,K 입력에 각각 접속된다. JK-FF(101)의 Q출력은 버퍼 앰프(103), 스위치(104a)를 통하여 CCD(105)의 구동 단자(105a)에 접속된다. JK-FF(102)의 Q출력은 버퍼 앰프(106), 스위치(104b)를 통하여 CCD(105)의 구동 단자(105b)에 접속된다. 구동 단자(105a,105b)간에는 인덕턴스 소자(107)를 접속시킨다.
단자(HP)는 D 플립플롭(D-FF)(108)의 D 입력에도 접속된다. 클록 입력(CK)은 JK-FF(101,102) 및 D-FF(108)의 클록 입력에 각각 접속되는 동시에, 한쪽 입력이 D-FF(108)의 반전 출력()에 접속된 OR 게이트(109)의 다른쪽의 입력에 접속된다. OR 게이트(109)의 출력은 AND 게이트(110)의 한쪽의 입력에 접속되는 동시에, 지연선(111)을 통하여 AND 게이트(110)의 다른쪽의 입력에 접속된다. AND 게이트(110)의 출력은 스위치(104a,104b)를 온/오프 제어한다.
다음에 동작에 관해서 설명한다. 휴지 기간에서는 단자(HP)는 저전위가 되며, 따라서 JK-FF(101)의 K 입력도 저전위가 된다. JK-FF(101)의 J 입력은 JK-FF(101)의출력에 접속되어 있으므로, JK-FF(101)의 Q출력이 고전위일때는 JK-FF(101)의 J,K입력이 함께 저전위로 되고, 이때 클록(CK)이 들어 가더라도 Q출력은 고전위로 유지된다. JK-FF(101)의 Q 출력이 저전위일 때는 JK-FF(101)의 J 입력에 고전위, K 입력에 저전위가 부여되기 때문에, 다음 클록(CK)에서 Q 출력은 고전위가 된다. 즉, HP 단자에 저전위가 부여된 다음 클록으로부터 JK-FF(101)의 Q 출력은 고전위가 된다.
JK-FF(102)의 J ,K 입력은 각각 JK-FF(101)의 출력(Q,)에 접속되어 있기 때문에, JK-FF(102)는 JK-FF(101)의 출력 보다 1 클록 지연된 출력을 발생한다. 따라서, 휴지 기간에서는 JK-FF(101,102)의 출력 Q는 함께 고전위가 되고, 버퍼 앰프(103,106)의 출력 신호(H1,H2)는 함께 고전위가 된다. 또한, 휴지 기간에서는 D-FF(108)의출력은 고전위가 되고, OR 게이트(109)의 출력, AND 게이트(110)의 양 입력, AND 게이트(110)의 출력인 스위치(104a,104b)의 제어 신호(EN)의 순으로 고전위가 되며, 스위치(104a,104b)는 휴지 기간중 폐쇄된다. 따라서, CCD(105)의 단자(105a,105b)에 고전위를 계속 부여한다.
다음에, HP 단자가 고전위가 되면, JK-FF(101)의 입력(J)은 저전위가 되므로, 다음 클록에서 JK-FF(101)의 출력 Q는 저전위가 된다. 다음 클록에서는 JK-FF(101)의 입력(J,K)이 모두 고전위가 되어 있으므로, JK-FF(101)의 출력은 반전된다. 즉, JK-FF(101)는 클록이 들어 올 때마다 반전되므로, 클록을 2 분주한 출력이 된다.
JK-FF(102)는 JK-FF(101)의 출력을 1 클록분 지연하기 때문에 JK-FF(101)의 출력 Q와 JK-FF(102)의 출력 Q의 사이에는 반전 관계가 있다. 또한, D-FF(108)의 출력는 저전위가 되기 때문에, OR 게이트(109)로부터 클록을 출력한다. 지연선(111)에 의해 AND 게이트(110)의 입력에는 타이밍이 다른 클록을 공급하고, 고전위폭이 좁은 펄스를 제어 신호(EN)로서 출력한다. 이 제어신호(EN)에 의해 스위치(104a,104b)는 소정 기간만 폐쇄되고, CCD(105)와 인덕턴스 소자(107)에 의한 병렬 공진 회로의 정현파 진동을 산과 골짜기 형태로 매회 클램프되도록 동작된다. 이 때문에, 구동 단자(105a, 105b)에 나타나는 구동 파형(øH1, øH2)은 제2도에 도시된 바와 같이 양호하다.
본 실시예에서는 휴지 기간에 구동 단자(105a, 105b) 사이에 전위차가 부여되고 있지않기 때문에, 인덕턴스 소자(107)가 병설되어 있더라도 전류는 흐르지 않는다. 구동 기간에 있어서는 구동 주기내의 구동 파형의 피크 부근에서 스위치(104a,104b)를 폐쇄하고, 구동 전극의 전위 반전은 LC의 공진으로 행하게 하기 때문에 구동 전압원으로부터의 전력 공급이 거의 필요없다. 또한, 1개의 공진 주파수밖에 가지지 않기 때문에 구동 파형(øH1, øH2)의 상승 특성이 양호하며, 인덕턴스 소자(107)가 구동단자 (105a, 105b)간에 직접 병설되어 있기 때문에, Q가 높고 에너지 손실도 적다.
제3도는 본 발명의 다른 실시예를 설명하기 위한 회로 구성도이다. JK-FF(301)는 제1도의 JK-FF(101)와 같은 동작을 한다. D-FF(302,303)는 각각 입력신호를 1클록분 지연시킨다. 따라서, AND 게이트(304)의 2개의 입력에는 휴지 기간이 고전위에서 클록을 2분주한 신호와 2 클록분 지연된 신호가 입력되고, D-FF(302)의 출력 펄스(H2)의 펄스 수보다 1개 많은 출력 펄스(H1)가 된다.
휴지 기간의 기준신호인 HP 신호는 D-FF(309,310)와 AND·OR 게이트 (311)에 의해 1클록분 폭이 좁아져서, 클록과 OR된다. 이 신호가 지연선(312)에서 지연되고 AND 게이트(313)에 의해 휴지 기간은 고전위가 연속되고, 구동 기간은 듀티 사이클이 작은 제어 신호(EN)를 만들고, 3상태 버퍼(307, 308)의 제어 단자에 인가한다. 3 상태 버퍼(307,308)는 제1도의 구동용 전압원과 스위치의 기능을 합쳐서 가지고 있기 때문에, 보다 작은 출력 저항으로 CCD(105)를 구동할 수 있는 동시에 저전력 구동이 가능하다.
CCD(105)의 구동 단자(105a,105b)사이의 정전 용량(C0)을 60pF로 하고, 구동 단자와 접지간 정전 용량(C1,C2)을 40pF로 하며, 이것을 48.6MHZ·6V의 진폭으로 구동한 바, 비공진 구동시의 구동 전력 560mW에 대하여 31mW로 구동할 수 있었다.
제4도는 휴지 기간의 구동 전위를 고전위·저전위로 자유롭게 선택할 수 있는 본 발명의 다른 제2실시예를 설명하기 위한 회로 구성도이다. 본 실시예는 JK-FF(101)의 J, K입력에 스위치(401,402)를 넣은 구성 부분이 제1도의 구성과 다르다.
CCD 촬상 소자에서는 전자 셔터 동작시의 수평 전송 CCD의 전위를 높게하여 수평 전송 CCD에 인접하는 드레인에 불필요 전하를 빠르게 쓸어 내고, 영상 신호 기간에는 수직 전송 CCD로부터의 신호 전하를 수취하기 쉽게 하기 위해 수평 전송 CCD의 전위를 낮게 하는 것이 바람직하다.
즉, 스위치(401,402)의 전환이 제4도에 도시된 상태로 있을 때는 제4도의 회로는 제1도와 같은 동작이 된다. 또한, 스위치(401,402)의 전환이 도시와는 반대의 상태에 있고 HP 단자가 휴지 기간중일 때 JK-FF(101,102)의 출력 Q는 동시에 저전위로 되며, 버퍼 앰프(103,106)의 출력 신호(H1,H2)는 모두 저전위로 된다. 또한, 휴지 기간에는 D-FF(108)의 출력는 저전위로 되고, OR 게이트(109)의 출력, AND 게이트(110)의 양 입력, AND 게이트(110)의 출력인 스위치(104a,104b)의 제어 신호(EN)순으로 저전위가 되며, 스위치(104a,104b)는 휴지 기간중 개방된다. 따라서, CCD(105)의 단자(105a,105b)에 저전위를 계속 부여한다.
이와 같이, 스위치(104a,104b)를 전환하여 휴지 기간의 구동 전위를 높은 쪽과 낮은 쪽으로 자유롭게 선택할 수 있다. 본 실시예에서는 전자 셔터 동작시에는 불필요 전하를 수평 전송 CCD의 전위를 높게 하여 수평 전송 CCD에 인접하는 드레인에 빠르게 쓸어내고, 영상 신호 기간에는 수직전송 CCD에서의 신호 전하를 수취하기 쉽게 하기 위해서, 수평 전송 CCD의 전위를 낮게 설정할 수 있다.
제5도는 본 발명의 제3의 실시예를 설명하기 위한 것으로서 스위치(104a, 10 4b)로부터 CCD(105)까지의 구성을 발췌하여 도시한 회로도이다. 본 실시예는 인덕턴스 소자(107)에 트리머 콘덴서(501)를 병렬로 접속한 것이다. 본 실시예에서는 CCD(105)의 용량이 일치하지 않은 경우라도 CCD(105)와 인덕턴스 소자(107)의 공진 주파수를 트리머 콘덴서(501)를 조정하여 구동 주파수에 정합시킴으로써, 구동 전력의 생력화(省力化)를 도모할 수 있다.
또한, CCD(105)와 인덕턴스 소자(107)의 구동원에 전류 제한 회로를 부가하고, 구동 파형의 상승시의 슬루율(slew rate)을 제한함으로써, 제6도에 도시된 바와 같이 언더슈트나 오버슈트를 억제한 구동 파형을 얻을 수 있다. 이 전류 제한회로는 버퍼 앰프가 겸용해도 좋다. 요컨대 전류를 제한하는 것이면 좋다.
본 발명은 상기의 실시예에 한정되지 않고, 발명의 취지를 일탈하지 않는 범위에서 여러 가지 변형을 할 수 있다. 예를 들어, 용량성 부하는 CCD가 아니고, 정전기 모터나 초음파 모터 등이라도 좋다.
이상 설명한 바와 같이 본 발명의 용량성 부하의 구동 회로에 의하면, 저전력의 구동이 실현되는 동시에, 구동 파형의 상승 특성이 양호하고, 용량성 부하의 부하 용량에 격차가 있는 경우에도 공진 주파수를 구동 주파수에 일치시킬 수 있다.

Claims (2)

  1. 용량성 부하(105)의 구동 단자(105a,105b)간에 접속되는 인덕턴스 소자(107)와; 복수의 출력을 갖는 구동 전압원(103,106)과 상기 용량성 부하(105)의 사이에 설치된 스위치 회로(104a,104b)를 구비하고, 휴지 기간 동안에 상기 구동 전압원(103,106)의 출력들 사이에는 전위차가 존재하지 않고, 상기 스위치 회로(104a,104b)는 폐쇄되어 상기 구동 단자(105a,105b)의 양단간에 발생하는 전압차를 감소시켜 상기 인덕턴스 소자(107)로의 전류 흐름을 막는 것을 특징으로 하는 용량성 부하의 구동 회로.
  2. 제1항에 있어서, 상기 휴지 기간에 앞서는 방전 시간 동안에 상기 스위치 회로(104a,104b)는 폐쇄 상태가 되고, 상기 구동 전압원(103,106)으로부터의 동일 전압이 상기 용량성 부하(105)의 구동 단자(105a,105b)에 공급되며, 상기 휴지 기간 다음의 충전 시간 동안에 상기 스위치 회로(104a,104b)는 폐쇄 상태가 되고, 전압차가 상기 구동 회로(103,106)에 의해 상기 구동 단자(105a,105b)의 양단간에 공급되는 것을 특징으로 하는 용량성 부하의 구동 회로.
KR1019950022826A 1994-07-28 1995-07-28 용량성 부하의 구동회로 KR100225691B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17648594A JP3482006B2 (ja) 1994-07-28 1994-07-28 容量性負荷の駆動装置
JP94-176485 1994-07-28

Publications (2)

Publication Number Publication Date
KR960006507A KR960006507A (ko) 1996-02-23
KR100225691B1 true KR100225691B1 (ko) 1999-10-15

Family

ID=16014495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022826A KR100225691B1 (ko) 1994-07-28 1995-07-28 용량성 부하의 구동회로

Country Status (5)

Country Link
US (1) US5731722A (ko)
EP (1) EP0695082B1 (ko)
JP (1) JP3482006B2 (ko)
KR (1) KR100225691B1 (ko)
DE (1) DE69512484T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3894523B2 (ja) * 1998-02-17 2007-03-22 松下電器産業株式会社 容量性負荷の駆動回路
US6407732B1 (en) 1998-12-21 2002-06-18 Rose Research, L.L.C. Low power drivers for liquid crystal display technologies
US6396316B1 (en) * 2000-09-21 2002-05-28 Sun Microsystems, Inc. Clock buffer with LC circuit for jitter reduction
US20030103155A1 (en) * 2001-11-30 2003-06-05 Eastman Kodak Company Image sensor clock driver having efficient energy consumption
KR100594274B1 (ko) * 2004-05-11 2006-06-30 삼성전자주식회사 소비 전력을 저감한 수평 ｃｃｄ 구동회로, 및 이를구비한 고체 촬상 소자 및 그 구동 방법
US20060023098A1 (en) * 2004-08-02 2006-02-02 Thomas Graen Driving circuit for charge coupled device
JP4867565B2 (ja) * 2005-11-29 2012-02-01 セイコーエプソン株式会社 容量性負荷の駆動回路、および超音波スピーカ
JP4861216B2 (ja) * 2007-03-06 2012-01-25 株式会社トプコン 駆動電源回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3858059A (en) * 1973-08-01 1974-12-31 Litton Business Systems Inc High speed driver circuit
JPS5680893A (en) * 1979-12-05 1981-07-02 Matsushita Electric Ind Co Ltd Driving system of electric charge element
JPS59193598A (ja) * 1983-04-19 1984-11-02 Sanyo Electric Co Ltd 電荷結合装置
US4877980A (en) * 1988-03-10 1989-10-31 Advanced Micro Devices, Inc. Time variant drive circuit for high speed bus driver to limit oscillations or ringing on a bus
JPH01303757A (ja) * 1988-06-01 1989-12-07 Hitachi Ltd 容量性インピーダンスを持つ素子の駆動回路
JP2798932B2 (ja) * 1988-06-15 1998-09-17 株式会社東芝 電荷結合素子の駆動装置
US4893227A (en) * 1988-07-08 1990-01-09 Venus Scientific, Inc. Push pull resonant flyback switchmode power supply converter
DE4100209A1 (de) * 1991-01-07 1992-07-09 Philips Patentverwaltung Schaltungsanordnung zur erzeugung einer hoeheren gleichspannung
JP3147934B2 (ja) 1991-07-31 2001-03-19 積水化学工業株式会社 ボール弁

Also Published As

Publication number Publication date
EP0695082B1 (en) 1999-09-29
JPH0846879A (ja) 1996-02-16
US5731722A (en) 1998-03-24
EP0695082A1 (en) 1996-01-31
DE69512484T2 (de) 2000-01-05
DE69512484D1 (de) 1999-11-04
JP3482006B2 (ja) 2003-12-22
KR960006507A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
EP0696803B1 (en) A shift register useful as a select line scanner for a liquid crystal display
US5633579A (en) Boost converter using an energy reproducing snubber circuit
US5499183A (en) Constant voltage generating circuit having step-up circuit
EP2164155A1 (en) Electronic element driving circuit
EP0227411A1 (en) Inductive circuit arrangements
JPH0856139A (ja) クロック生成装置
KR100225691B1 (ko) 용량성 부하의 구동회로
EP3907888B1 (en) A circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
US6833745B2 (en) Signal generator for charge pump in an integrated circuit
EP0395146A1 (en) Control circuit for at least one clock electrode of an integrated circuit
EP2430754B1 (en) Method of and driver circuit for operating a semiconductor power switch
JP3488705B2 (ja) 交流電圧調整装置
US20020051370A1 (en) Multi-level quasi-resonant power inverter
JP7471057B2 (ja) ゲート駆動回路
WO1993004477A1 (en) High speed clock driving circuitry for interline transfer ccd imagers
JP2000059195A (ja) ゲートドライブ回路
KR101191058B1 (ko) 가변 주파수 발진 회로
JPH10247073A (ja) プラズマディスプレイの駆動装置
US4597092A (en) Conserving stored charge in apparatus having a charge coupled device
US5648896A (en) Inverter device using capacitance for controlling waveform slew during voltage polarity transitions
KR910006586Y1 (ko) 고체 촬영소자의 수직 구동회로
KR0117822Y1 (ko) 모니터의 수평 출력 회로(horizontal output circuit of monitor)
JPH1198416A (ja) 電荷結合素子の駆動回路
KR100251726B1 (ko) 영전압 스위칭 전원장치
JPS63304775A (ja) 水平偏向回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee