JP7471057B2 - ゲート駆動回路 - Google Patents
ゲート駆動回路 Download PDFInfo
- Publication number
- JP7471057B2 JP7471057B2 JP2019084029A JP2019084029A JP7471057B2 JP 7471057 B2 JP7471057 B2 JP 7471057B2 JP 2019084029 A JP2019084029 A JP 2019084029A JP 2019084029 A JP2019084029 A JP 2019084029A JP 7471057 B2 JP7471057 B2 JP 7471057B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- gate
- voltage
- mosfet
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 9
- 238000009499 grossing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
図1は、本発明に係る実施の形態1のゲート駆動回路によって駆動されるパワーデバイスで構成された電力変換装置として、直流電圧を単相の高周波交流電圧に変換するインバータ回路1000の回路図である。
図6は本発明に係る実施の形態2のゲート駆動回路40の構成を示す図であり、図2を用いて説明したゲート駆動回路4と同一の構成については同一の符号を付し、重複する説明は省略する。
図8は本発明に係る実施の形態3のゲート駆動回路4Aの構成を示す図であり、図2を用いて説明したゲート駆動回路4と同一の構成については同一の符号を付し、重複する説明は省略する。
Claims (6)
- 制御回路から入力されるスイッチング信号に基づいて、トランジスタのゲートを駆動するゲート駆動回路であって、
前記スイッチング信号の振幅電圧を広げる第1のレベルシフト回路と、
前記第1のレベルシフト回路の出力電流を増幅するプリ増幅回路と、
前記プリ増幅回路の出力電流を増幅する電流増幅回路と、を備え、
前記電流増幅回路は、
直列に接続された第1導電型の第1のMOSFETおよび第2導電型の第2のMOSFETを有し、
前記第1のMOSFETのソース端子は、正の電源電圧を与える第1の電源端子に接続され、
前記第2のMOSFETのソース端子は、負の電源電圧を与える第2の電源端子に接続され、
前記第1のMOSFETのドレイン端子および前記第2のMOSFETのドレイン端子は、前記ゲート駆動回路の出力ノードとして前記トランジスタのゲート端子に接続され、
前記第1のMOSFETのゲート端子は、
コンデンサを介して前記プリ増幅回路の出力ノードに接続されると共に、抵抗を介して前記第1の電源端子に接続され、
前記第2のMOSFETのゲート端子は、
前記プリ増幅回路の前記出力ノードに接続され、
前記ゲート駆動回路の前記出力ノードは、
バイパス回路を介して前記第1の電源端子に接続される、ゲート駆動回路。 - 前記第1のMOSFETの前記ゲート端子は、
第1のダイオードが並列接続された第1のゲート抵抗を介して、前記コンデンサおよび前記抵抗に接続され、
前記第2のMOSFETの前記ゲート端子は、
第2のダイオードが並列接続された第2のゲート抵抗を介して、前記プリ増幅回路の前記出力ノードに接続され、
前記第1のダイオードは、
カソードが前記第1のMOSFETの前記ゲート端子に接続され、
前記第2のダイオードは、
アノードが前記第2のMOSFETの前記ゲート端子に接続される、請求項1記載のゲート駆動回路。 - 前記バイパス回路は、
前記ゲート駆動回路の前記出力ノードと前記第1の電源端子との間に接続されたバイパス抵抗を有する、請求項1または請求項2記載のゲート駆動回路。 - 前記スイッチング信号の極性を反転させて前記振幅電圧を広げる第2のレベルシフト回路をさらに備え、
前記バイパス回路は、
前記ゲート駆動回路の前記出力ノードと前記第1の電源端子との間に接続されたバイパストランジスタを有し、
前記バイパストランジスタの制御端子は、
前記第2のレベルシフト回路の出力ノードに接続される、請求項1または請求項2記載のゲート駆動回路。 - 前記正の電源電圧および前記負の電源電圧を供給するゲート電源をさらに備え、
前記ゲート電源は、
前記負の電源電圧が安定し、かつ前記第2のMOSFETがオンした後に、前記正の電源電圧の供給を開始する、請求項1から請求項3の何れか1項に記載のゲート駆動回路。 - 前記ゲート電源は、
前記正の電源電圧を供給する第1の電源と、
前記負の電源電圧を供給する第2の電源と、
前記第1の電源に並列に接続された直列接続の複数の電圧検出抵抗と、
前記複数の電圧検出抵抗の何れかと並列に接続された時間規定コンデンサと、
前記時間規定コンデンサに接続され、前記時間規定コンデンサが充電されて両端電圧が規定電圧に達するとオンするスイッチと、を有し、
前記スイッチは、
前記第1の電源のプラス端子と前記第1の電源端子との間に直列に接続され、
前記正の電源電圧の供給の開始は、
前記時間規定コンデンサの前記両端電圧が前記規定電圧に達する時間で規定される、請求項5記載のゲート駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019084029A JP7471057B2 (ja) | 2019-04-25 | 2019-04-25 | ゲート駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019084029A JP7471057B2 (ja) | 2019-04-25 | 2019-04-25 | ゲート駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020182321A JP2020182321A (ja) | 2020-11-05 |
JP7471057B2 true JP7471057B2 (ja) | 2024-04-19 |
Family
ID=73024534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019084029A Active JP7471057B2 (ja) | 2019-04-25 | 2019-04-25 | ゲート駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7471057B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113965055B (zh) * | 2021-11-29 | 2024-02-23 | 西安科技大学 | 一种具有串扰抑制的谐振门极驱动电路及其驱动方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001036399A (ja) | 1999-07-22 | 2001-02-09 | Matsushita Electric Ind Co Ltd | Cmosインバータ |
US20070109817A1 (en) | 2005-11-17 | 2007-05-17 | Tatsuhisa Shimura | Inverter circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548584U (ja) * | 1991-11-27 | 1993-06-25 | 株式会社明電舎 | 高速スイッチング素子のゲートドライブ回路 |
JPH06338777A (ja) * | 1993-05-28 | 1994-12-06 | Ando Electric Co Ltd | ドライバ回路 |
-
2019
- 2019-04-25 JP JP2019084029A patent/JP7471057B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001036399A (ja) | 1999-07-22 | 2001-02-09 | Matsushita Electric Ind Co Ltd | Cmosインバータ |
US20070109817A1 (en) | 2005-11-17 | 2007-05-17 | Tatsuhisa Shimura | Inverter circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2020182321A (ja) | 2020-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10897254B2 (en) | Power semiconductor drive circuit, power semiconductor circuit, and power module circuit device | |
US6333665B1 (en) | Gate circuit for insulated gate semiconductor device | |
JP4742828B2 (ja) | 電圧駆動型スイッチング回路 | |
US8040162B2 (en) | Switch matrix drive circuit for a power element | |
US9397658B2 (en) | Gate drive circuit and a method for controlling a power transistor | |
US20060034114A1 (en) | Gate driving circuit and gate driving method of power MOSFET | |
US6570777B1 (en) | Half sine wave resonant drive circuit | |
JP2022048476A (ja) | 駆動制御回路 | |
JP7471057B2 (ja) | ゲート駆動回路 | |
TW201714406A (zh) | 可降低電磁干擾與電源擾動之切換式驅動器 | |
JP2006340579A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
KR100976890B1 (ko) | 레이아웃 면적이 감소되고 전원 과도 현상이 적은 발진기회로 | |
JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
JP6497070B2 (ja) | 半導体装置およびその制御方法 | |
US6813169B2 (en) | Inverter device capable of reducing through current | |
JP2007235859A (ja) | 自己消弧型半導体素子の駆動装置 | |
CN109861503B (zh) | 用于功率器件的驱动电路 | |
JP2018098849A (ja) | パワーモジュール | |
US10536145B2 (en) | High-speed MOSFET and IGBT gate driver | |
JP2009219017A (ja) | 負荷制御装置、及びその入力パルスの生成方法 | |
JP2020027949A (ja) | スイッチング回路 | |
JP2018064339A (ja) | パワーモジュール | |
JP2013532466A (ja) | 電力用mosトランジスタを駆動するための方法及び装置 | |
US20220329240A1 (en) | Power switch device driver with energy recovering and the method thereof | |
WO2024018612A1 (ja) | 半導体装置および電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7471057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |