JP2007235859A - 自己消弧型半導体素子の駆動装置 - Google Patents

Abstract

【課題】 電源利用率を向上させることができ、出力段の電界効果トランジスタにおける短絡電流を防止し、かつ駆動する自己消弧型半導体素子のスイッチング速度を向上させることができる自己消弧型半導体素子の駆動装置を提供する。
【解決手段】 フォトカプラ絶縁回路２の出力信号を、第１の相補型エミッタフォロワ回路２１によって電流増幅し、相補型ベース接地回路２２に与える。相補型ベース接地回路２２の第２のＰＮＰ型および第２のＮＰＮ型バイポーラトランジスタＱ３，Ｑ４のコレクタＣ３，Ｃ４にそれぞれ接続される正極側および負極側コレクタ負荷抵抗器Ｒ５，Ｒ６から信号は、第３および第４の相補型エミッタフォロワ回路３１，３２によって電流増幅されて、各ドレインＤ１，Ｄ２が接続されるＰチャネルおよびＮチャネルの電界効果トランジスタＭ１，Ｍ２にそれぞれ与える。
【選択図】 図１

Description

本発明は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）に代表されるＭＯＳ（Metal Oxide Semiconductor）ゲート自己消弧型半導体素子などの自己消弧型半導体素子の駆動装置に関する。

ＩＧＢＴに代表されるＭＯＳゲート自己消弧型半導体素子のゲートを駆動する場合、ゲート電荷を短時間に充放電させてＭＯＳゲート自己消弧型半導体素子のスイッチングを高速化するためには、ゲートを駆動するゲート駆動回路の出力電流、すなわちゲート駆動回路が前記ゲートに与える電流が充分に大きい必要がある。

このためゲート駆動回路の出力段には、バイポーラトランジスタを用いる場合では、出力インピーダンスの低い相補型エミッタフォロワ回路が使用され、電界効果トランジスタ（Field Effect Transistor：略称ＦＥＴ）を用いる場合には、相補型ソースフォロワ回路が使用されている（たとえば非特許文献１参照）。

在田保信，森敏，由宇義珍共著「改訂電力制御回路設計ノウハウ」ＣＱ出版社、１９９７年６月１日、ｐｐ．８４−８５

ゲート駆動回路の出力段に補型エミッタフォロワ回路または相補型ソースフォロワ回路を用いると、電源利用率が低下するという問題がある。

電源電圧の利用効率を向上させるには、ＮチャネルのＦＥＴのドレインとＰチャネルのＦＥＴとドレインとを接続して、ゲート駆動回路の出力段を構成することが考えられるが、ＮチャネルのＦＥＴのドレインとＰチャネルのＦＥＴとドレインとを接続すると、スイッチングの過渡時に２つのＦＥＴを通る短絡電流が流れやすいという問題がある。２つのＦＥＴのゲート駆動回路に、ゲートに流入する電流を制限する抵抗器を接続することによってスイッチングの過渡時に２つのＦＥＴを通る短絡電流の発生を防止することができるが、前記抵抗器を接続することによってゲート駆動回路によるＦＥＴのスイッチング速度が低下してしまうという問題がある。またＮチャネルのＦＥＴとＰチャネルのＦＥＴとを駆動するためには、直流電圧の平均レベルの異なる２つの同相信号を供給するレベル変換回路が必要である。このようなレベル変換回路は、たとえばエミッタ接地回路によって実現することができるが、レベル変換回路をエミッタ接地回路によって実現すると、信号の遅れ時間が大きく、この遅れ時間によって２つのＦＥＴの駆動タイミングが揃いにくく、前記短絡電流を助長してしまうという問題がある。この結果、さらに前記抵抗器の抵抗を大きくする必要があり、さらにスイッチング速度を低下させるという問題がある。

本発明の目的は、電源利用率を向上させることができ、出力段の電界効果トランジスタにおける短絡電流を防止し、かつ駆動する自己消弧型半導体素子のスイッチング速度を向上させることができる自己消弧型半導体素子の駆動装置を提供することである。

本発明は、駆動信号を入力する信号入力部と、
第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタを有し、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタの各エミッタが接続され、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタの各ゲートが前記信号入力部と接続され、第１のＮＰＮ型バイポーラトランジスタのコレクタが正極側電圧源に接続され、第１のＰＮＰ型バイポーラトランジスタのコレクタが負極側電圧源に接続される第１の相補型エミッタフォロワ回路と、
第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタ、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタの各エミッタと第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタの各エミッタとを接続するエミッタ負荷抵抗器、第２のＮＰＮ型バイポーラトランジスタのコレクタと正極側電圧源とを接続する正極側コレクタ負荷抵抗器、ならびに第２のＰＮＰ型バイポーラトランジスタのコレクタと負極側電圧源とを接続する負極側コレクタ負荷抵抗器を有し、第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタの各エミッタが接続される相補型ベース接地回路と、
第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタを有し、第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタの各エミッタが接続され、第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタのゲートが正極側コレクタ負荷抵抗器を介して正極側電圧源に接続され、第３のＮＰＮ型バイポーラトランジスタのコレクタが正極側電圧源に接続され、第３のＰＮＰ型バイポーラトランジスタのコレクタがグランドに接続される第２の相補型エミッタフォロワ回路と、
第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタを有し、第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタの各エミッタが接続され、第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタの各ゲートが負極側コレクタ負荷抵抗器を介して負極側電圧源に接続され、第４のＮＰＮ型バイポーラトランジスタのコレクタがグランドに接続され、第４のＰＮＰ型バイポーラトランジスタのコレクタが負極側電圧源に接続される第３の相補型エミッタフォロワ回路と、
ＰチャネルおよびＮチャネルの電界効果トランジスタを有し、ＰチャネルおよびＮチャネルの電界効果トランジスタの各ドレインが接続され、Ｐチャネルの電界効果トランジスタのゲートが第３のＮＰＮ型バイポーラトランジスタのエミッタと接続され、Ｎチャネルの電界効果トランジスタのゲートが第４のＰＮＰ型バイポーラトランジスタのエミッタと接続され、Ｐチャネルの電界効果トランジスタのソースが正極側電圧源に接続され、Ｎチャネルの電界効果トランジスタのソースが負極側電圧源に接続され、ＰチャネルおよびＮチャネルの電界効果トランジスタの各ドレインに自己消弧型半導体素子の制御端子が接続される相補型電界効果トランジスタ回路とを含むことを特徴とする自己消弧型半導体素子の駆動装置である。

本発明に従えば、信号入力部から入力される駆動信号は、第１の相補型エミッタフォロワを構成する第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタの各ゲートに与えられる。第１の相補型エミッタフォロワおよび第１の相補型エミッタフォロワの出力信号が入力される相補型ベース接地回路では、第１のＮＰＮ型バイポーラトランジスタが動作する、すなわち第１のＮＰＮ型バイポーラトランジスタがオン（ＯＮ）状態となり、第１のＮＰＮ型バイポーラトランジスタのコレクタおよびエミッタ間に電流が流れるとき、第２のＰＮＰ型バイポーラトランジスタが動作し、すなわち第２のＮＰＮ型バイポーラトランジスタがＯＮ状態となり、第２のＰＮＰ型バイポーラトランジスタコレクタおよびエミッタ間に電流が流れる。また第１のＰＮＰ型バイポーラトランジスタが動作する、すなわち第１のＰＮＰ型バイポーラトランジスタがＯＮ状態となり、第１のＰＮＰ型バイポーラトランジスタのコレクタおよびエミッタ間に電流が流れるとき、第２のＮＰＮ型バイポーラトランジスタが動作し、すなわち第２のＮＰＮ型バイポーラトランジスタがＯＮ状態となり、第２のＮＰＮ型バイポーラトランジスタのコレクタおよびエミッタ間に電流が流れる。すなわち、第１のＰＮＰ型および第１のＮＰＮ型バイポーラトランジスタは、一方がＯＮ状態のときは他方はオフ（ＯＦＦ）状態となり、第２のＰＮＰ型および第２のＮＰＮ型バイポーラトランジスタは、一方がＯＮ状態のときは他方はＯＦＦ状態となる。また第１のＰＮＰ型および第２のＰＮＰ型バイポーラトランジスタは、一方がＯＮ状態のときは他方はＯＦＦ状態となり、第１のＮＰＮ型および第２のＮＰＮ型バイポーラトランジスタは、一方がＯＮ状態のときは他方はＯＦＦ状態となる。

第１のＰＮＰ型バイポーラトランジスタと、第２のＮＰＮ型バイポーラトランジスタとがＯＮ状態になると、正極側コレクタ負荷抵抗器に電流が流れるので、正極側コレクタ負荷抵抗器の電圧効果によって、第２の相補型エミッタフォロワ回路を構成する第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタの各ベース電位が、正極側電源の電位から低下する。これによって第３のＰＮＰ型バイポーラトランジスタが動作し、すなわち第３のＰＮＰ型バイポーラトランジスタがＯＮ状態となる。これによって、抵抗器を介してＰＮＰ型バイポーラトランジスタのエミッタと接続されるＰチャネルの電界効果トランジスタのゲートの電位が低下する。Ｐチャネルの電界効果トランジスタのゲートの電位が低下すると、Ｐチャネルの電界効果トランジスタのゲートとソース間に所定の電位差が生じて、Ｐチャネルの電界効果トランジスタがＯＮ状態となり、Ｐチャネルの電界効果トランジスタのソースとドレインとに電流が流れ、ドレインに接続される自己消弧型半導体素子の制御端子に、正極側電圧源の電位を与えることができる。

また第１のＮＰＮ型バイポーラトランジスタと、第２のＰＮＰ型バイポーラトランジスタとがＯＦＦ状態であるとき、負極側コレクタ負荷抵抗器には、電流が流れないので、第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタの各ベースの電位は、負極側電圧源の電位とほぼ等しくなる。このとき第４のＮＰＮ型バイポーラトランジスタはＯＦＦ状態であり、Ｎチャネルの電界効果トランジスタのゲートの電位は、負極側電源Ｖｓｓの電位（Ｖ−）となり、したがってＮチャネルの電界効果トランジスタのゲートとソース間の電位差が、ほぼ０Ｖとなることによって、Ｎチャネルの電界効果トランジスタのオン電圧よりも小さくなるので、Ｎチャネルの電界効果トランジスタがＯＦＦ状態となっている。

第１のＮＰＮ型バイポーラトランジスタと、第２のＰＮＰ型バイポーラトランジスタとがＯＮ状態になると、負極側コレクタ負荷抵抗器に電流が流れるので、負極側コレクタ負荷抵抗器の電圧効果によって、第２の相補型エミッタフォロワ回路を構成する第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタの各ベース電位が、負極側電源の電位から上昇する。これによって第４のＮＰＮ型バイポーラトランジスタのベースとエミッタ間に電圧が印加され、第４のＮＰＮ型バイポーラトランジスタが動作し、すなわち第４のＮＰＮ型バイポーラトランジスタがＯＮ状態となる。第４のＮＰＮ型バイポーラトランジスタがＯＮ状態になるのにともなって、抵抗器を介して第４のＮＰＮ型バイポーラトランジスタのエミッタと接続されるＮチャネルの電界効果トランジスタのゲートの電位が上昇する。Ｎチャネルの電界効果トランジスタのゲートの電位が上昇すると、Ｎチャネルの電界効果トランジスタのゲートとソース間に所定の電位差が生じて、Ｎチャネルの電界効果トランジスタがＯＮ状態となり、Ｎチャネルの電界効果トランジスタのソースとドレインとに電流が流れ、ドレインに接続される自己消弧型半導体素子の制御端子に、負極側電圧源の電位を与えることができる。

また第１のＮＰＮ型バイポーラトランジスタと、第２のＰＮＰ型バイポーラトランジスタとがＯＮ状態であるとき、正極側コレクタ負荷抵抗器には、電流が流れないので、第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタの各ベースの電位は、正極側電圧源の電位とほぼ等しくなる。このとき第３のＰＮＰ型バイポーラトランジスタはＯＦＦ状態であり、Ｐチャネルの電界効果トランジスタのゲートの電位は、正極側電源Ｖｃｃの電位（Ｖ＋）となり、したがってＰチャネルの電界効果トランジスタのゲートとソース間の電位差が、ほぼ０Ｖとなることによって、Ｐチャネルの電界効果トランジスタのオン電圧よりも小さくなるので、Ｎチャネルの電界効果トランジスタがＯＦＦ状態となっている。

Ｐチャネルの電界効果トランジスタは、第３のＰＮＰ型および第３のＮＰＮ型バイポーラトランジスタのベースの電位が低下する過程でＯＦＦ状態からＯＮ状態に遷移し、第３のＰＮＰ型および第３のＮＰＮ型バイポーラトランジスタのベースの電位が上昇する過程でＯＮ状態からＯＦＦ状態に遷移する。すなわち第１のＰＮＰ型および第２のＮＰＮ型バイポーラトランジスタがＯＮ状態になることによって、正極側コレクタ負荷抵抗器に電流が流れ出し、正極側コレクタ負荷抵抗器による降下電圧が大きくなる過程で、Ｐチャネルの電界効果トランジスタは、ＯＦＦ状態からＯＮ状態に遷移し、正極側コレクタ負荷抵抗器による降下電圧が小さくなる過程で、Ｐチャネルの電界効果トランジスタは、ＯＮ状態からＯＦＦ状態に遷移する。したがって、Ｐチャネルの電界効果トランジスタは、正極側コレクタ負荷抵抗器に電流が流れ、正極側コレクタ負荷抵抗器による降下電圧が所定の電圧以上のときにだけ、ＯＮ状態となる。

Ｎチャネルの電界効果トランジスタは、第４のＰＮＰ型および第４のＮＰＮ型バイポーラトランジスタのベースの電位が上昇する過程でＯＦＦ状態からＯＮ状態に遷移し、第４のＰＮＰ型および第４のＮＰＮ型バイポーラトランジスタのベースの電位が低下する過程でＯＮ状態からＯＦＦ状態に遷移する。すなわち第１のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタがＯＮ状態になることによって、負極側コレクタ負荷抵抗器に電流が流れ出し、負極側コレクタ負荷抵抗器による降下電圧が大きくなる過程で、Ｎチャネルの電界効果トランジスタは、ＯＦＦ状態からＯＮ状態に遷移し、負極側コレクタ負荷抵抗器による降下電圧が小さくなる過程で、Ｎチャネルの電界効果トランジスタは、ＯＮ状態からＯＦＦ状態に遷移する。したがって、Ｎチャネルの電界効果トランジスタは、負極側コレクタ負荷抵抗器に電流が流れ、負極側コレクタ負荷抵抗器による降下電圧が所定の電圧以上のときにだけ、ＯＮ状態となる。

Ｐチャネルの電界効果トランジスタは、正極側コレクタ負荷抵抗器に電流が流れ、正極側コレクタ負荷抵抗器による降下電圧が所定の電圧以上のときにだけ、ＯＮ状態となり、またＮチャネルの電界効果トランジスタは、負極側コレクタ負荷抵抗器に電流が流れ、負極側コレクタ負荷抵抗器による降下電圧が所定の電圧以上のときにだけ、ＯＮ状態となり、また第１の相補型エミッタフォロワ回路と相補型ベース接地回路とを前述のように接続することによって、正極側コレクタ負荷抵抗器および正極側コレクタ負荷抵抗器のいずれか一方に、選択的に電流を流すことができるので、ＰチャネルおよびＮチャネルの電界効果トランジスタのうちいずれか一方を選択的にＯＮ状態として、他方をＯＦＦ状態とすることができる。

またＰチャネルの電界効果トランジスタがＯＮ状態となると、自己消弧型半導体素子の制御端子に、Ｐチャネルの電界効果トランジスタのソースに接続される正極側電圧源の電位まで与えることができ、Ｎチャネルの電界効果トランジスタがＯＮ状態となると、自己消弧型半導体素子の制御端子に、Ｎチャネルの電界効果トランジスタのソースに接続される負極側電圧源の電位まで与えることができる。

また前述したように第１〜第４ＮＰＮ型バイポーラトランジスタおよび第１〜第４ＰＮＰ型バイポーラトランジスタを接続することによって、第１〜第４ＮＰＮ型バイポーラトランジスタおよび第１〜第４ＰＮＰ型バイポーラトランジスタは、全て非飽和領域で動作し、すなわちコレクタおよびエミッタ間の電圧が０Ｖにならない。

また本発明は、信号入力部は、フォトカプラを含み、このフォトカプラを介して駆動信号を第１のＰＮＰ型および第１のＮＰＮ型バイポーラトランジスタの各ベースに与えることを特徴とする。

本発明に従えば、信号入力部がフォトカプラを介して駆動信号を第１のＰＮＰ型および第１のＮＰＮ型バイポーラトランジスタの各ベースに与えるので、駆動信号が入力される入力側と、自己消弧型半導体素子に接続される出力側との間で、信号ラインを電気的に絶縁することができる。

また本発明は、第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタのエミッタの間、ならびに第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタのエミッタの間の少なくともいずれか一方に接続される電流制限用の抵抗器を含むことを特徴とする。

本発明に従えば、前記第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタのエミッタの間に電流制限の抵抗器Ｒ７が接続されることによって、第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタがＯＮ状態とＯＦＦ状態との過渡状態のときに流れる短絡電流を小さくすることができる。また抵抗器Ｒ７によって、Ｐチャネルの電界効果トランジスタのゲートの放電電流の大きさを調整できるので、Ｐチャネルの電界効果トランジスタがＯＦＦ状態からＯＮ状態へするときの応答速度を調整できる。電流制限用の抵抗器の抵抗値が大きくなるほど、Ｐチャネルの電界効果トランジスタのターンオン時間を大きくすることができる。また前記第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタのエミッタの間に電流制限の抵抗器Ｒ８が接続されることによって、第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタがＯＮ状態とＯＦＦ状態との過渡状態のときに流れる短絡電流を小さくすることができる。また抵抗器Ｒ８によって、Ｎチャネルの電界効果トランジスタのゲートの放電電流の大きさを調整できるので、Ｎチャネルの電界効果トランジスタがＯＦＦ状態からＯＮ状態へするときの応答速度を調整できる。電流制限の抵抗器の抵抗値が大きくなるほど、Ｎチャネルの電界効果トランジスタのターンオン時間を大きくすることができる。

本発明によれば、ＰチャネルおよびＮチャネルの電界効果トランジスタの各ドレインを接続して、駆動装置の出力段を構成することによって、ＮチャネルおよびＰチャネルの電界効果トランジスタがレール・ツー・レールで動作する、すなわち自己消弧型半導体素子の制御端子に、正極側電圧源の電位から負極側電圧源の電位まで与えることができ、電源電圧の利用効率を向上させることができる。

またＰチャネルおよびＮチャネルの電界効果トランジスタのうちいずれか一方を選択的にＯＮ状態として、他方をＯＦＦ状態とすることができるので、ＰチャネルおよびＮチャネル電界効果トランジスタのスイッチング動作が過渡状態にあるときに、ＰチャネルおよびＮチャネル電界効果トランジスタの両者がＯＮ状態になってしまうことが防止され、正極側電圧源と負極側電圧源との短絡を防止して、ＰチャネルおよびＮチャネルの電界効果トランジスタの破壊を防止することができる。

また第１〜第４ＮＰＮ型バイポーラトランジスタおよび第１〜第４ＰＮＰ型バイポーラトランジスタは、全て非飽和領域で動作する、すなわち活性領域で動作するので、各バイポーラトランジスタにおける少数キャリアの蓄積効果による遅延時間を短くして各バイポーラトランジスタの動作速度を向上させることができる。これによって入力される駆動信号に基づく信号を自己消弧型半導体素子の制御端子に高速に与えて、自己消弧型半導体素子のスイッチング動作を高速化することができる。

また前述したようにＰチャネルおよびＮチャネルの電界効果トランジスタの両者が同時にＯＮ状態となってしまうことがないので、自己消弧型半導体素子の制御端子に与える電流を制限するための電流制限用の抵抗器を設ける場合であっても、ＰチャネルおよびＮチャネルの電界効果トランジスタの両者が同時にＯＮ状態にならないことを目的として電流制限用の抵抗器の抵抗値を大きくする必要がないので、自己消弧型半導体素子のスイッチング速度を低下させてしまうことがない。

また本発明によれば、駆動信号が入力される入力側と、自己消弧型半導体素子に接続される出力側との間で、信号ラインを絶縁することができるので、入力側と出力側とで信号の電圧が異なる場合であっても、高電圧側の回路の影響を低電圧側の回路が受けにくく、低電圧側の回路を保護することができ、駆動装置の信頼性を向上させることができる。したがって、たとえばマイクロコンピュータなどから出力される信号を信号入力部から入力して、インバータ装置およびチョッパ装置などに用いられる大電流が流れ、高電圧が印加される自己消弧型半導体素子を安定して駆動することができる。

また本発明によれば、電流制限用の抵抗器が接続されることによって、Ｐチャネルの電界効果トランジスタおよびＰチャネルの電界効果トランジスタの少なくともいずれか一方のターンオン時間を調整することができるので、駆動する自己消弧型半導体素子の特性に応じて、電流制限用の抵抗器の抵抗値を選ぶことによって、設計の自由度を向上させることができる。

図１は、本発明の実施の一形態の自己消弧型半導体素子の駆動装置１を示す回路図である。図１には、自己消弧型半導体素子も示している。以後、自己消弧型半導体素子の駆動装置１を、単に駆動装置１と記載する。自己消弧型半導体素子は、ＩＧＢＴ、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）およびパワーＭＯＳＦＥＴなどのＭＯＳ（Metal Oxide Semiconductor）ゲート自己消弧型半導体素子によって実現される。本実施の形態の駆動装置１は、後述するインバータ装置４０を構成するＩＧＢＴ素子１０を駆動する。駆動装置１は、インバータ装置４０を構成するＩＧＢＴ素子１０を駆動するための駆動信号であるＰＷＭ（Pulse Width Modulation）信号を入力し、この駆動信号に基づいて自己消弧型半導体素子であるＩＧＢＴ素子１０を駆動する。

駆動装置１は、信号入力部であるフォトカプラ絶縁回路２と、フォトカプラ絶縁回路２からの出力電圧を電流に変換する電圧／電流変換回路３と、電圧／電流変換回路３からの出力電流に基づいてＩＧＢＴを駆動する信号出力部であるＦＥＴ（Field Effect
Transistor）駆動回路４と、正極側電圧源Ｖｃｃと接続される正極側導電路５と、負極側電圧源Ｖｓｓと接続される負極側導電路６と、およびグランド（ＧＮＤ）と接続されるグランド導電路７とを含む。正極側電圧源Ｖｃｃおよび負極側電圧源Ｖｓｓは、直流電圧を出力する直流電圧源である。正極側電圧源Ｖｃｃは、正極側導電路５にグランド電位よりも高い電位を与え、本実施の形態では、正の電位を与える。負極側電圧源Ｖｓｓは、負極側導電路６にグランド電位よりも低い電位を与え、本実施の形態では、負の電位を与える。正極側電圧源Ｖｃｃが正極側導電路５に与える正の電位をＶ＋とし、負極側電圧源Ｖｓｓが負極側導電路６に与える負の電位をＶ−とする。ここではグランド（ＧＮＤ）と接続されるグランド導電路７の電位は、たとえば零（０）ボルト（Ｖ）に選ばれ、前記Ｖ＋は、たとえば１５Ｖに選ばれ、Ｖ−は、たとえば−７．５Ｖに選ばれているとする。

正極側導電路５と、グランド導電路７とは、正電源側デカップリングコンデンサＣ１，Ｃｐ１を介して接続される。正電源側デカップリングコンデンサＣ１，Ｃｐ１は、容量の異なる２つのコンデンサを含んで構成される。正電源側デカップリングコンデンサＣ１，Ｃｐ１のうち、容量の大きな第１の正電源側デカップリングコンデンサＣ１は、たとえば電解コンデンサによって実現され、第１の正電源側デカップリングコンデンサＣ１よりも容量の小さな第２の正電源側デカップリングコンデンサＣｐ１は、たとえばフィルムコンデンサによって実現される。正電源側デカップリングコンデンサＣ１，Ｃｐ１は、並列に接続される。正電源側デカップリングコンデンサＣ１，Ｃｐ１によって、正極側導電路５と、グランド導電路７との間の電圧の変動を抑制することができ、また広い周波数にわたって、正極側電圧源Ｖｃｃのグランドに対するインピーダンスを低下させることができるので、駆動装置１を安定して動作させることができる。第１の正電源側デカップリングコンデンサＣ１の容量は、たとえば２２０μＦに選ばれ、第２の正電源側デカップリングコンデンサＣｐ１は、たとえば０．１μＦに選ばれる。

負電位導電路６と、グランド導電路７とは、正電源側デカップリングコンデンサＣ２，Ｃｐ２とを介して接続される。負電源側デカップリングコンデンサＣ２，Ｃｐ２は、容量の異なる２つのコンデンサを含んで構成される。負電源側デカップリングコンデンサＣ２，Ｃｐ２のうち、容量の大きな第１の負電源側デカップリングコンデンサＣ２は、たとえば電界コンデンサによって実現され、容量の大きな第１の負電源側デカップリングコンデンサＣ２よりも容量の小さな第２の負電源側デカップリングコンデンサＣｐ２は、たとえばフィルムコンデンサによって実現される。負電源側デカップリングコンデンサＣ２，Ｃｐ２は、並列に接続される。負電源側デカップリングコンデンサＣ２，Ｃｐ２によって、負電位導電路６と、グランド導電路７との間の電圧の変動を抑制することができ、また広い周波数にわたって、負極側電圧源Ｖｓｓのグランドに対するインピーダンスを低下させることができるので、駆動装置１を安定して動作させることができる。第１の負電源側デカップリングコンデンサＣ２の容量は、たとえば２２０μＦに選ばれ、第２の負電源側デカップリングコンデンサＣｐ２は、たとえば０．１μＦに選ばれる。

フォトカプラ絶縁回路２は、フォトカプラＰＣ１と、第１抵抗器Ｒ１と、絶縁回路コンデンサＣｐ３とを含んで構成される。フォトカプラＰＣ１は、ダイオード１１と、フォトダイオード１２と、増幅器１３と、絶縁回路バイポーラトランジスタ１４とを含んで構成される。ダイオード１１のアノードは、第１抵抗器Ｒ１を介してフォトカプラ絶縁回路電圧源Ｐｃｃに接続される。ダイオード１１のカソードには、信号入力端子１５が接続され、この信号入力端子１５にインバータ装置４０の制御部からＰＷＭ信号が与えられる。ダイオード１１は、ＰＷＭ信号に基づいて発光し、ダイオード１１の光はフォトダイオード１２によって受光される。フォトダイオード１２は、受光量に応じて電流を出力する。フォトダイオード１２には、増幅器１３が接続され、増幅器１３はフォトダイオード１２から出力される電流を増幅して絶縁回路バイポーラトランジスタ１４のベースに与える。増幅器１３は、正極側導電路５とグランド導電路７とに接続され、電力が供給されて動作する。絶縁回路コンデンサＣｐ３は、増幅器１３と並列接続されて、正極側導電路５とグランド導電路７とに接続される。絶縁回路コンデンサＣｐ３によって、増幅器１３に与えられる直流電圧の電圧変動を抑制することができ増幅器１３を安定して動作させることができる。絶縁回路バイポーラトランジスタ１４は、ＮＰＮ型であり、エミッタがグランド導電路７に接続される。フォトカプラ絶縁回路２は、駆動信号を電圧信号として出力する。すなわち駆動信号に基づいて、絶縁回路バイポーラトランジスタ１４のエミッタの電位が変動する。

電圧／電流変換回路３は、第１の相補型エミッタフォロワ回路２１と、相補型ベース接地回路２２と、第２抵抗器Ｒ２と、第１ダイオードＤ１と、第１および第２ツェナダイオードＺＤ１，ＺＤ２と、第１および第２コンデンサＣｐ４，Ｃｐ５とを含んで構成される。

第１の相補型エミッタフォロワ回路２１は、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２を有する。第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２は、コンプリメンタリである。第１のＮＰＮ型バイポーラトランジスタＱ１のエミッタＥ１と、第１のＰＮＰ型バイポーラトランジスタＱ２の各エミッタＥ２とは、接続される。第１のＮＰＮ型バイポーラトランジスタＱ１のゲートＧ１と、第１のＰＮＰ型バイポーラトランジスタＱ２のゲートＧ２とは、接続される。第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２の各ゲートＧ１，Ｇ２は、絶縁回路バイポーラトランジスタ１４のコレクタと接続される。第１のＮＰＮ型バイポーラトランジスタＱ１のコレクタＣ１は、正極側電圧源Ｖｃｃに接続され、すなわちコレクタＣ１は、正極側導電路５に接続される。第１のＰＮＰ型バイポーラトランジスタＱ２のコレクタＣ２が負極側電圧源Ｖｓｓに接続され、すなわちコレクタＣ２は、負極側導電路６に接続される。第１の相補型エミッタフォロワ回路２１は、いわゆるプッシュプル型エミッタフォロワ回路である。

正極側導電路５と、グランド導電路７との間には、正極側導電路５およびグランド導電路７に、第２抵抗器Ｒ２、第１ツェナダイオードＺＤ１および第２ツェナダイオードＺＤ２が直列に接続される。第２抵抗器Ｒ２は、正極側導電路５と第１ツェナダイオードＺＤ１とを接続する。第１ツェナダイオードＺＤ１のカソードが第２抵抗器Ｒ２に接続され、第１ツェナダイオードＺＤ１のアノードが、第２ツェナダイオードＺＤ２のカソードに接続される。第２ツェナダイオードＺＤ２のアノードは、グランド導電路７に接続される。第１ツェナダイオードＺＤ１と第２ツェナダイオードＺＤ２とは、同じ特性を有し、その降伏電圧Ｖ_ＺＤは、グランド電位と正極側電圧源Ｖｃｃの電位Ｖ＋との電位差の１／３に選ばれる。第２抵抗器Ｒ２は、第１および第２ツェナダイオードＺＤ１，ＺＤ２に過剰な電圧が印加されてしまうことを防止する。

第１ツェナダイオードＺＤ１には、第１コンデンサＣｐ４が並列に接続され、第２ツェナダイオードＺＤ２には第２コンデンサＣｐ５が並列に接続される。第１および第２コンデンサＣｐ４，Ｃｐ５は、第２抵抗器Ｒ２とグランド導電路７との間で、直列に接続される。第１コンデンサＣｐ４によって第１ツェナダイオードＺＤ１のアノードおよびカソード間の電圧の変動を防止し、第２コンデンサＣｐ５によって第２ツェナダイオードＺＤ２のアノードおよびカソード間の急激な電圧の変動を防止することができる。

第１ツェナダイオードＺＤ１のカソードと第２抵抗器Ｒ２との接続部位には、第１ダイオードＤ１のカソードが接続される。第１ダイオードＤ１のアノードは、絶縁回路バイポーラトランジスタ１４のコレクタと、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２の各ゲートＧ１，Ｇ２とに接続される。第１ダイオードＤ１と、第１および第２ツェナダイオードＺＤ１，ＺＤ２とによって、絶縁回路バイポーラトランジスタ１４がオフ（ＯＦＦ）状態のとき、すなわちコレクタおよびエミッタ間に電流が流れていないときの第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２の各ゲートＧ１，Ｇ２の電位Ｖ１が決定される。前記電位Ｖ１は、グランド電位から、第１および第２ツェナダイオードＺＤ１，ＺＤ２の降伏電圧Ｖ_ＺＤと、第１ダイオードＤ１の順方向降下電圧Ｖ_Ｄ１とを加算した電圧分だけ高い電位である。

第３抵抗器Ｒ３は、正極側導電路５と、絶縁回路バイポーラトランジスタ１４のコレクタならびに第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２の各ゲートＧ１，Ｇ２とを接続する。第３抵抗器Ｒ３は、第１のＮＰＮ型バイポーラトランジスタＱ１をＯＮさせるためのベース電流を供給するためのものである。

相補型ベース接地回路２２は、第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタＱ３，Ｑ４と、エミッタ負荷抵抗器Ｒ４と、正極側コレクタ負荷抵抗器Ｒ５と、負極側コレクタ負荷抵抗器Ｒ６とを有する。第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタＱ３，Ｑ４は、コンプリメンタリである。第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタＱ３，Ｑ４の各エミッタＥ３，Ｅ４は、接続される。エミッタ負荷抵抗器Ｒ４は、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２の各エミッタＥ１，Ｅ２と第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタＱ３，Ｑ４の各エミッタＥ３，Ｅ４とを接続する。すなわち第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタＱ３，Ｑ４の各エミッタＥ３，Ｅ４が、エミッタ負荷抵抗器Ｒ４の一端に接続され、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２の各エミッタＥ１，Ｅ２がエミッタ負荷抵抗器Ｒ４の他端に接続される。正極側コレクタ負荷抵抗器Ｒ５は、第２のＮＰＮ型バイポーラトランジスタＱ３のコレクタＣ３および正極側電圧源Ｖｃｃを接続する、すなわちコレクタＣ３および正極側導電路５を接続する。負極側コレクタ負荷抵抗器Ｒ６は、第２のＰＮＰ型バイポーラトランジスタＱ４のコレクタＣ４および負極側電圧源Ｖｓｓを接続する、すなわちコレクタＣ４および負極側導電路７を接続する。

エミッタ負荷抵抗器Ｒ４の抵抗値は、第１のＮＰＮ型バイポーラトランジスタＱ１と第１のＰＮＰ型バイポーラトランジスタＱ２とのコレクタ電流、および第２のＮＰＮ型バイポーラトランジスタＱ３と第２のＰＮＰ型バイポーラトランジスタＱ４とのコレクタ電流と同程度の大きさの電流が、エミッタ負荷抵抗器Ｒ４に流れるように選ばれる。

第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタＱ３，Ｑ４の各ベースＢ３，Ｂ４は、第１ツェナダイオードＺＤ１および第２ツェナダイオードＺＤ２の接続部位と、コンデンサＣｐ４およびコンデンサＣｐ５の接続部位とに接続される。したがって、第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタＱ３，Ｑ４の各ベースＢ３，Ｂ４の電位Ｖ２は、グランドの電位から、第２ツェナダイオードＺＤ２の降伏電圧Ｖ_ＺＤ分だけ高い電位となる。

第３ツェナダイオードＤＺ３は、正極側コレクタ負荷抵抗器Ｒ５に並列に接続される。第３ツェナダイオードＤＺ３のカソードは、正極側導電路５に接続され、アノードは、第２のＮＰＮ型バイポーラトランジスタＱ３のコレクタＣ３に接続される。第４ツェナダイオードＤＺ４は、負極側コレクタ負荷抵抗器Ｒ６に並列に接続される。第４ツェナダイオードＤＺ４のカソードは、第２のＰＮＰ型バイポーラトランジスタＱ４のコレクタＣ３に接続され、アノードは、負極側導電路６に接続される。第３および第４ツェナダイオードＤＺ３，ＤＺ４は、同じ特性を有する。本実施の形態では、第３および第４ツェナーダイオードＤＺ３、ＤＺ４の降伏電圧は、Ｐチャネルの電界効果トランジスタＭ１およびＮチャネルの電界効果トランジスタＭ２がＯＮするときのゲートソース間電圧になるよう選ばれる。

ＦＥＴ駆動回路４は、第２の相補型エミッタフォロワ回路３１と、第３の相補型エミッタフォロワ回路３２と、相補型電界効果トランジスタ回路３３と、正極側電流制限用抵抗器Ｒ７と、負極側電流制限用抵抗器Ｒ８と、ＩＧＢＴ素子１０の制御端子に接続される信号出力端子３４と、第１および第２出力抵抗器Ｒ_Ｇ１，Ｒ_Ｇ２とを含んで構成される。

第２の相補型エミッタフォロワ回路３１は、第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタＱ５，Ｑ６を有する。第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタＱ５，Ｑ６は、コンプリメンタリである。第３のＮＰＮ型バイポーラトランジスタＱ５のエミッタＥ５と、第３のＰＮＰ型バイポーラトランジスタＱ６のエミッタＥ６とは、電気的に接続される。第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタＱ５，Ｑ６の各ゲートＧ５，Ｇ６は、正極側コレクタ負荷抵抗器Ｒ５を介して正極側電圧源Ｖｃｃに接続され、すなわち各ゲートＧ５，Ｇ６は、第２のＮＰＮ型バイポーラトランジスタＱ３のコレクタＣ３に接続される。

正極側電流制限用抵抗器Ｒ７は、第３のＮＰＮ型バイポーラトランジスタＱ５のエミッタＥ５と、第３のＰＮＰ型バイポーラトランジスタＱ６のエミッタＥ６と間に設けられ、第３のＮＰＮ型バイポーラトランジスタＱ５のエミッタＥ５と、第３のＰＮＰ型バイポーラトランジスタＱ６のエミッタＥ６とを接続する。第３のＮＰＮ型バイポーラトランジスタＱ５のコレクタＣ５は、正極側電圧源Ｖｃｃに接続され、すなわちコレクタＣ５は正極側導電路５に接続される。第３のＰＮＰ型バイポーラトランジスタＱ６のコレクタＣ６は、グランドに接続され、すなわちコレクタＣ６はグランド導電路７に接続される。第２の相補型エミッタフォロワ回路３１は、入力インピーダンスが大きく、出力インピーダンスが小さいという特性を有する。

第３の相補型エミッタフォロワ回路３２は、第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタＱ７，Ｑ８を有する。第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタＱ７，Ｑ８は、コンプリメンタリである。第４のＮＰＮ型バイポーラトランジスタＱ７のエミッタＥ７と、第４のＰＮＰ型バイポーラトランジスタＱ８のエミッタＥ８とは、電気的に接続される。第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタＱ７，Ｑ８の各ゲートＧ７，Ｇ８は、負極側コレクタ負荷抵抗器Ｒ６を介して負極側電圧源に接続され、すなわち各ゲートＧ７，Ｇ８は、第２のＰＮＰ型バイポーラトランジスタＱ４のコレクタＣ４に接続される。

負極側電流制限用抵抗器Ｒ８は、第４のＮＰＮ型バイポーラトランジスタＱ７のエミッタＥ７と、第４のＰＮＰ型バイポーラトランジスタＱ８のエミッタＱ８との間に設けられ、第４のＮＰＮ型バイポーラトランジスタＱ７のエミッタＥ７と、第４のＰＮＰ型バイポーラトランジスタＱ８のエミッタＱ８とを接続する。

第４のＮＰＮ型バイポーラトランジスタＱ７のコレクタＣ７は、第３のＰＮＰ型バイポーラトランジスタＱ６のコレクタＣ６と接続されて、グランドに接続され、すなわちコレクタＣ７は、グランド導電路７に接続される。第４のＰＮＰ型バイポーラトランジスタＱ８のコレクタＣ８は、負極側電圧源Ｖｓｓに接続され、すなわちコレクタＣ８は、負極側導電路６に接続される。第３の相補型エミッタフォロワ回路３２は、入力インピーダンスが大きく、出力インピーダンスが小さいという特性を有する。

相補型電界効果トランジスタ回路３３は、ＰチャネルおよびＮチャネルの電界効果トランジスタＭ１，Ｍ２を有する。ＰチャネルおよびＮチャネルの電界効果トランジスタＭ１，Ｍ２は、コンプリメンタリである。また本実施の形態では、ＰチャネルおよびＮチャネルの電界効果トランジスタＭ１，Ｍ２は、エンハンスメント型である。Ｐチャネルの電界効果トランジスタＭ１のドレインＤ１と、Ｎチャネルの電界効果トランジスタＭ２のドレインＤ２とは、接続される。Ｐチャネルの電界効果トランジスタＭ１のゲートＧ１が、第３のＮＰＮ型バイポーラトランジスタＱ５のエミッタＥ５と正極側電流制限用抵抗器Ｒ７との接続部位、すなわち第３のＮＰＮ型バイポーラトランジスタＱ５のエミッタＥ５と接続される。Ｎチャネルの電界効果トランジスタＭ２のゲートＧ２が、第４のＰＮＰ型バイポーラトランジスタＱ８のエミッタＥ８と負極側電流制限用抵抗器Ｒ８との接続部位、すなわち第４のＰＮＰ型バイポーラトランジスタＱ８のエミッタＥ８と接続される。Ｐチャネルの電界効果トランジスタＭ１のソースＳ１は、正極側電圧源Ｖｃｃに接続され、すなわちソースＳ１が正極側導電路５に接続される。Ｎチャネルの電界効果トランジスタＭ２のソースＳ２は、負極側電圧源Ｖｓｓに接続され、すなわちソースＳ２が負極側導電路７に接続される。

ＰチャネルおよびＮチャネルの電界効果トランジスタＭ１，Ｍ２の各ドレインＤ１，Ｄ２に、ＩＧＢＴ素子１０の制御端子であるＩＧＢＴ素子ゲートＧ０が電気的に接続される。具体的にはＰチャネルの電界効果トランジスタＭ１のドレインＤ１が、第１出力抵抗器Ｒ_Ｇ１を介して信号出力端子３４に接続され、Ｎチャネルの電界効果トランジスタＭ２のドレインＤ２が、第２出力抵抗器Ｒ_Ｇ２を介して信号出力端子３４に接続される。ＰチャネルおよびＮチャネルの電界効果トランジスタＭ１，Ｍ２の各ドレインＤ１，Ｄ２間に、第１および第２出力抵抗器Ｒ_Ｇ１，Ｒ_Ｇ２は、直列に接続される。信号出力端子３４は、ＩＧＢＴ素子ゲートＧに接続される。第１および第２出力抵抗器Ｒ_Ｇ１，Ｒ_Ｇ２の抵抗値は小さく、１Ω程度に選ばれる。第１および第２出力抵抗器Ｒ_Ｇ１,Ｒ_Ｇ２は、ＩＧＢＴ素子１０のゲート電流を制限するためのものであり、またＰチャネルの電界効果トランジスタＭ１およびＮチャネルの電界効果トランジスタＭ２がＯＮ状態とＯＦＦ状態との過渡状態のときに流れる短絡電流を小さくするためのものである。第１および第２出力抵抗器Ｒ_Ｇ１,Ｒ_Ｇ２は、予め定める抵抗値を有し、その予め定める抵抗値は、Ｐチャネルの電界効果トランジスタＭ１およびＮチャネルの電界効果トランジスタＭ２がＯＮ状態の時のドレイン電流がこれらＰチャネルの電界効果トランジスタＭ１およびＮチャネルの電界効果トランジスタＭ２の最大許容電流よりも小さくなり、なおかつＩＧＢＴ素子１０のＯＮ／ＯＦＦの応答速度が遅くならないようにするように選ばれる。

ＩＧＢＴ素子１０には、ＩＧＢＴ素子１０のコレクタＣ０およびエミッタＥ０に並列に整流ダイオードＤ０が接続される。整流ダイオードＤ０のカソードとＩＧＢＴ素子１０のコレクタＣ０が接続され、整流ダイオードＤ０のアノードとＩＧＢＴ素子１０のエミッタＥ０とが接続される。ＩＧＢＴ素子１０のエミッタＥ０は、グランド導電路７に接続される。ＩＧＢＴ素子１０のコレクタＣ０およびエミッタＥ０間には、たとえば１０００Ｖ程度の予め定める高電圧が印加される。

ＩＧＢＴ素子１０は駆動装置１から見ると、容量性の負荷とみなすことができ、すなわちＩＧＢＴ素子１０のゲートＧ０とエミッタＥ０間にコンデンサが形成されていると見なすことができる。駆動装置１は、ＩＧＢＴ素子１０をオン（ＯＮ）状態にする、すなわちＩＧＢＴ素子１０のコレクタＣ０およびエミッタＥ０間に所定の電流を流すためには、ＩＧＢＴ素子１０のゲートＧ０とエミッタＥ０間に電荷を蓄積する、つまり充電する。駆動装置１は、ＩＧＢＴ素子１０をＯＦＦ状態にする、ＩＧＢＴ素子１０のコレクタＣ０およびエミッタＥ０間に電流を流さないようにするには、ＩＧＢＴ素子１０のゲートＧ０およびエミッタＥ０間の電荷を放出する、つまり放電する。

駆動装置１では、ＰＷＭ信号に基づいて、ＰチャネルおよびＮチャネルの電界効果トランジスタＭ１，Ｍ２が選択的にＯＮ状態となり、すなわちＰチャネルの電界効果トランジスタＭ１のソースＳ１およびドレインＤ１間に電流が流れるか、Ｎチャネルの電界効果トランジスタＭ２のソースＳ２およびドレインＤ２間に電流が流れる。Ｐチャネルの電界効果トランジスタＭ１がＯＮ状態となると、Ｐチャネルの電界効果トランジスタＭ１から第１出力抵抗器Ｒ_Ｇ１に電流が流れる。第１出力抵抗器Ｒ_Ｇ１に流れる電流の大きさをＩｐとする。Ｎチャネルの電界効果トランジスタＭ２がＯＮ状態となると、第２出力抵抗器Ｒ_Ｇ２からＮチャネルの電界効果トランジスタＭ２に電流が流れる。第２出力抵抗器Ｒ_Ｇ２に流れる電流の大きさをＩｎとする。信号出力端子３４からは、ＩＧＢＴ素子１０のゲートＧ０に駆動電流が与えられ、この駆動電流の大きさをＩｇとすると、Ｉｇ＝Ｉｐまたは−Ｉｎとなる。

第１〜第４ＮＰＮ型バイポーラトランジスタＱ１，Ｑ３，Ｑ５，Ｑ７は、同じ特性を有し、第１〜第４ＰＮＰ型バイポーラトランジスタＱ２，Ｑ４，Ｑ６，Ｑ８は、同じ特性を有する。第１〜第４ＮＰＮ型バイポーラトランジスタおよび第１〜第４ＰＮＰ型バイポーラトランジスタＱ１〜Ｑ８は、本実施の形態では、シリコン（Ｓｉ）によって形成される。

図２（１）〜（９）は、駆動装置１を動作させたときの、駆動装置１の各部の電位を表す波形図である。図２（１）〜（９）において、横軸は時刻を表し、縦軸は電位を表す。

図２（１）は、フォトカプラＰＣ１のダイオード１１のカソードと信号入力端子１５との接続部位（図１のＡ点）における電位を表す。以後、フォトカプラＰＣ１のダイオード１１のカソードと信号入力端子１５との接続部位をＡ点と記載する。

図２（２）は、絶縁回路バイポーラトランジスタ１４のコレクタと、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２の各ゲートＧ１，Ｇ２との接続部位（図１のＢ点）における電位を表す。以後、絶縁回路バイポーラトランジスタ１４のコレクタと、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２の各ゲートＧ１，Ｇ２との接続部位を、Ｂ点と記載する。

図２（３）は、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２の各エミッタＥ１，Ｅ２と、エミッタ負荷抵抗器Ｒ４との接続部位（図１のＣ点）における電位を表す。以後、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２の各エミッタＥ１，Ｅ２と、エミッタ負荷抵抗器Ｒ４との接続部位を、Ｃ点と記載する。

図２（４）は、エミッタ負荷抵抗器Ｒ４と、第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタＱ３，Ｑ４の各エミッタＥ３，Ｅ４との接続部位（図１のＤ点）における電位を表す。以後、エミッタ負荷抵抗器Ｒ４と、第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタＱ３，Ｑ４の各エミッタＥ３，Ｅ４との接続部位を、Ｄ点と記載する。

図２（５）は、正極側コレクタ負荷抵抗器Ｒ５と、第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタＱ５，Ｑ６の各ゲートＧ５，Ｇ６との接続部位（図１のＥ点）における電位を表す。以後、正極側コレクタ負荷抵抗器Ｒ５と、第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタＱ５，Ｑ６の各ゲートＧ５，Ｇ６との接続部位を、Ｅ点と記載する。

図２（６）は、負極側コレクタ負荷抵抗器Ｒ６と、第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタＱ７，Ｑ８の各ゲートＧ７，Ｇ８との接続部位（図１のＦ点）における電位を表す。以後、負極側コレクタ負荷抵抗器Ｒ６と、第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタＱ７，Ｑ８の各ゲートＧ７，Ｇ８との接続部位を、Ｆ点と記載する。

図２（７）は、Ｐチャネルの電界効果トランジスタＭ１のゲートＧ１と、第３のＮＰＮ型バイポーラトランジスタＱ５のエミッタＥ５との接続部位（図１のＧ点）における電位を表す。以後、Ｐチャネルの電界効果トランジスタＭ１のゲートＧ１と、第３のＮＰＮ型バイポーラトランジスタＱ５のエミッタＥ５との接続部位を、Ｇ点と記載する。

図２（８）は、Ｎチャネルの電界効果トランジスタＭ２のゲートＧ２と、第４のＰＮＰ型バイポーラトランジスタＱ８のエミッタＥ８との接続部位（図１のＨ点）における電位を表す。以後、Ｎチャネルの電界効果トランジスタＭ２のゲートＧ２と、第４のＰＮＰ型バイポーラトランジスタＱ８のエミッタＥ８との接続部位を、Ｈ点と記載する。

図２（９）は、信号出力端子３４の電位、すなわち第１および第２出力抵抗器Ｒ_Ｇ１，Ｒ_Ｇ２と、ＩＧＢＴ素子ゲートＧとの接続部位（図１のＩ点）における電位を表す。以後、第１および第２出力抵抗器Ｒ_Ｇ１，Ｒ_Ｇ２と、ＩＧＢＴ素子ゲートＧとの接続部位を、Ｉ点と記載する。

まずＩＧＢＴ素子１０を、ＯＦＦ状態からＯＮ状態に遷移させるときの駆動装置１の動作について説明する。時刻ｔ０では、ＩＧＢＴ素子１０がＯＦＦ状態であり、第１のＮＰＮ型バイポーラトランジスタＱ１と第２のＰＮＰ型バイポーラトランジスタＱ４と第４のＮＰＮ型バイポーラトランジスタＱ７とがＯＮ状態であり、Ｎチャネルの電界効果トランジスタＭ２がＯＮ状態であり、ＩＧＢＴ素子１０のＩＧＢＴ素子ゲートＧが、負極側電源Ｖｓｓの電位Ｖ−によって逆バイアスされている。このとき、第１のＰＮＰ型バイポーラトランジスタＱ２と第２のＮＰＮ型バイポーラトランジスタＱ３と第３のＮＰＮ型バイポーラトランジスタＱ５および第３のＰＮＰ型バイポーラトランジスタＱ６とは、ＯＦＦ状態になっており、Ｐチャネルの電界効果トランジスタＭ１は、ＯＦＦ状態となっている。時刻ｔ０では、ＩＧＢＴ素子１０をＯＦＦ状態にするゲートＯＦＦ指令を表すＰＷＭ信号が、信号入力端子１５に与えられている。

信号入力端子１５に、ＩＧＢＴ素子１０をＯＦＦ状態にするゲートＯＦＦ指令を表すＰＷＭ信号が与えられると、Ａ点の電位は、フォトカプラ絶縁回路電圧源Ｐｃｃの電位Ｖｐとなり、信号入力端子１５に、ＩＧＢＴ素子１０をＯＮ状態にするゲートＯＮ指令を表すＰＷＭ信号が与えられると、Ａ点の電位は、グランド電位、ここでは０Ｖとなる。

時刻ｔ０におけるＡ点の電位は、フォトカプラ絶縁回路電圧源Ｐｃｃの電位Ｖｐである。時刻ｔ０におけるＢ点の電位は、グランド導電路７の電位、言い換えるとグランド電位から、第１ツェナダイオードＺＤ１および第２ツェナダイオードＺＤ２の降伏電圧Ｖ_ＺＤ、ならびに第１ダイオードＤ１の順方向降下電圧Ｖ_Ｄ１を加算した電圧分だけ高い電位（Ｖ１）である。時刻ｔ０におけるＣ点の電位は、正極性電圧源Ｖｃｃの電位（Ｖ＋）から、第１のＮＰＮ型バイポーラトランジスタＱ１のコレクタＣ１およびエミッタＥ１間の電圧分だけ低い電圧（Ｖ３）である。

時刻ｔ０におけるＤ点の電位は、グランド電位から、第２ツェナダイオードＺＤ２の降伏電圧に、第２のＰＮＰ型バイポーラトランジスタＱ４のベースＢ４およびエミッタＥ４間の電圧を加算した電圧分だけ高い電位（Ｖ４）である。時刻ｔ０におけるＥ点の電位は、正極側電圧源Ｖｃｃの電位（Ｖ＋）である。時刻ｔ０におけるＦ点の電位は、負極側電圧源Ｖｓｓの電位に、第４ツェナダイオードＺＤ４の降伏電圧を加算した電位（Ｖ５）である。時刻ｔ０におけるＧ点の電位は、正極性電圧源Ｖｃｃの電位（Ｖ＋）である。時刻ｔ０におけるＨ点の電位は、第４のＰＮＰ型バイポーラトランジスタＱ８のベースＢ８の電位から、第４のＮＰＮ型バイポーラトランジスタＱ７のベースＢ７およびエミッタＥ７間の電圧と、負極側電流制限用抵抗Ｒ８による降下電圧とを加算した電圧分だけ低い電位（Ｖ７）である。また時刻ｔ０におけるＩ点の電位は、ほぼ負極側電圧源Ｖｓｓの電位（Ｖ−）である。

時刻ｔ０では、エミッタ負荷抵抗器Ｒ４において、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２の各エミッタＥ１，Ｅ２から、第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタＱ３，Ｑ４の各エミッタＥ３，Ｅ４に向かって、矢符Ｘ１で表す方向に、電流が流れている。

時刻ｔ０が経過した後、時刻ｔ１において、ＩＧＢＴ素子１０をＯＮ状態にするゲートＯＮ指令を表すＰＷＭ信号が、信号入力端子１５に与えられると、Ａ点の電位は、グランド電位まで低下する。

時刻ｔ１においてＡ点の電位が低下すると、フォトカプラＰＣ１の絶縁回路バイポーラトランジスタ１４のベースに電流が流れて、絶縁回路バイポーラトランジスタ１４のコレクタおよびエミッタ間の電圧が低下して、時刻ｔ１からＢ点の電位が徐々に低下し始める。Ｂ点の電位が低下すると、第１のＮＰＮ型バイポーラトランジスタＱ１のベースＢ１の電位が低下するので、第１のＮＰＮ型バイポーラトランジスタＱ１のエミッタＥ１の電位を表すＣ点の電位も時刻ｔ１から低下し始める。またＢ点の電位が低下すると、Ｃ点の電位が低下することによって、Ｃ点とエミッタ負荷抵抗器Ｒ４を介して接続されているＤ点の電位も時刻ｔ１から低下し始める。またＢ点の電位が低下すると、第１のＮＰＮ型バイポーラトランジスタＱ１および第２のＰＮＰ型バイポーラトランジスタＱ４を介して流れる電流が小さくなるので、負極側コレクタ負荷抵抗器Ｒ６による降下電圧が小さくなり、Ｆ点の電位も時刻ｔ０から降下し始める。またＦ点の電位が低下すると、これにともなって第４のＮＰＮ型バイポーラトランジスタＱ７のベースＢ７の電位が低下するので、第４のＮＰＮ型バイポーラトランジスタＱ７のエミッタＥ７に接続されるＨ点の電位も時刻ｔ１から低下し始める。

Ｃ点、Ｄ点、Ｆ点およびＨ点の電位は、時刻ｔ１からＢ点の電位に比例して低下する。また時刻ｔ１では、Ｅ点の電位およびＧ点の電位は、変化しない。また時刻ｔ１において、Ｉ点の電位は、ほぼ負極側電圧源Ｖｓｓの電位（Ｖ−）である。したがって時刻ｔ１では、Ｐチャネルの電界効果トランジスタＭ１がＯＦＦ状態であり、Ｎチャネルの電界効果トランジスタＭ２がＯＮ状態となっている。

時刻ｔ１が経過して、Ｆ点の電位が徐々に低下すると、Ｈ点の電位も徐々に低下する。Ｆ点の電位が徐々に低下して、第４のＮＰＮ型バイポーラトランジスタＱ７がＯＦＦ状態となり、Ｈ点の電位と負極側電圧源Ｖｓｓの電位Ｖ−との電位差が、Ｎチャネルの電界効果トランジスタＭ２のオン電圧を下回ると、時刻ｔ２において、Ｎチャネルの電界効果トランジスタＭ２がＯＦＦ状態となる。これによって時刻ｔ１が経過した後、時刻ｔ２において、Ｐチャネルの電界効果トランジスタＭ１およびＮチャネルの電界効果トランジスタＭ２の両者がＯＦＦ状態となる。Ｎチャネルの電界効果トランジスタＭ２のオン電圧は、４Ｖ程度である。時刻ｔ２において、Ｎチャネルの電界効果トランジスタＭ２がＯＦＦ状態になると、Ｉ点の電位が上昇して、ＧＮＤ電位のＶｍとなる。また時刻ｔ２においても、Ｅ点の電位およびＧ点の電位は、変化しない。

時刻ｔ２が経過し、Ｄ点の電位が、Ｖ２まで低下した時刻ｔ３で、第１のＮＰＮ型バイポーラトランジスタＱ１と第２のＰＮＰ型バイポーラトランジスタＱ４との両者がＯＮ状態からＯＦＦ状態に遷移する。Ｄ点の電位がＶ２以下になると、第１のＰＮＰ型バイポーラトランジスタＱ２のベースＢ２およびエミッタＥ２間、および第２のＮＰＮ型バイポーラトランジスタＱ３のベースＥ３およびエミッタＥ２間にそれぞれ電圧が印加され、これによって、第１のＰＮＰ型バイポーラトランジスタＱ２と第２のＮＰＮ型バイポーラトランジスタＱ３との両者がＯＦＦ状態からＯＮ状態に遷移する。時刻ｔ３で、第１のＰＮＰ型バイポーラトランジスタＱ２と第２のＮＰＮ型バイポーラトランジスタＱ３とがＯＮ状態になると、エミッタ負荷抵抗器Ｒ４に流れる電流の向きが反転し、すなわち第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタＱ３，Ｑ４の各エミッタＥ３，Ｅ４から第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２の各エミッタＥ１，Ｅ２に向かって、矢符Ｘ２で表す方向に、電流が流れる。第１のＮＰＮ型バイポーラトランジスタＱ１と第２のＰＮＰ型バイポーラトランジスタＱ４との両者がＯＮ状態からＯＦＦ状態に遷移してから、第１のＰＮＰ型バイポーラトランジスタＱ２と第２のＮＰＮ型バイポーラトランジスタＱ３との両者がＯＦＦ状態からＯＮ状態に遷移するまでの間には、実際にはわずかな時間があるが、第１のＮＰＮ型バイポーラトランジスタＱ１と第２のＰＮＰ型バイポーラトランジスタＱ４とのＯＮ状態からＯＦＦ状態への遷移と、第１のＰＮＰ型バイポーラトランジスタＱ２と第２のＮＰＮ型バイポーラトランジスタＱ３とのＯＦＦ状態からＯＮ状態への遷移とは、ほぼ同時に起こっているとみなせる。

時刻ｔ３で、第１のＰＮＰ型バイポーラトランジスタＱ２と第２のＮＰＮ型バイポーラトランジスタＱ３とがＯＮ状態になることによって、正極側コレクタ負荷抵抗器Ｒ５に電流が流れ始める。時刻ｔ３が経過し正極側コレクタ負荷抵抗器Ｒ５に電流が流れ始めると、正極側コレクタ負荷抵抗器Ｒ５による電圧降下によって、Ｅ点の電位が徐々に低下する。またＥ点の電位が徐々に低下すると、第３のＰＮＰ型バイポーラトランジスタＱ６のベースＢ６の電位が低下するので、第３のＰＮＰ型バイポーラトランジスタＱ６がＯＦＦ状態からＯＮ状態に移行しはじめ、第３のＰＮＰ型バイポーラトランジスタＱ６のエミッタＥ６の電位が低下し始める。第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタＱ５，Ｑ６のベースＢ５，Ｂ６の電位が低下して、第３のＰＮＰ型バイポーラトランジスタＱ６がＯＮ状態になると、Ｇ点の電位は、第３のＰＮＰ型バイポーラトランジスタＱ６のエミッタＥ６の電位から正極側電流制限用抵抗器Ｒ７の両端間の電圧分だけ高い電位となる。また時刻ｔ３で、Ｈ点の電位は、第４のＰＮＰ型バイポーラトランジスタＱ８のベースＢ８の電位から第４のＰＮＰ型バイポーラトランジスタＱ８のベースＢ８およびエミッタＥ８間の電圧分だけ高い電位（Ｖ８）となる。

時刻ｔ３が経過してＧ点の電位が低下し、Ｇ点の電位と正極側電圧源Ｖｃｃの電位Ｖ＋との電位差、すなわちＰチャネルの電界効果トランジスタＭ１のゲートＧ１およびソースＳ１間の電圧が、Ｐチャネルの電界効果トランジスタＭ１のオン電圧を上回ると、時刻ｔ４でＰチャネルの電界効果トランジスタＭ１がＯＦＦ状態からＯＮ状態に遷移する。Ｐチャネルの電界効果トランジスタＭ１のオン電圧は、４Ｖ程度である。

時刻ｔ２から時刻ｔ４までの期間Ｔ１は、Ｐチャネルの電界効果トランジスタＭ１およびＮチャネルの電界効果トランジスタＭ２がともにＯＦＦ状態となるので、スイッチングの過渡時にＰチャネルの電界効果トランジスタＭ１およびＮチャネルの電界効果トランジスタＭ２がともにＯＮ状態となってしまい、正極側電圧源Ｖｃｃと負極側電圧源Ｖｓｓとが短絡することがない。したがって、前記短絡によるＰチャネルの電界効果トランジスタＭ１およびＮチャネルの電界効果トランジスタＭ２の破壊を防止することができる。前記期間Ｔ１は、たとえば２００ナノ秒程度に選ばれる。

Ｂ点、Ｃ点、Ｄ点、Ｅ点およびＧ点の電位は、時刻ｔ５まで低下しつづける。時刻ｔ５において、Ｂ点の電位は、グランド導電路７の電位になり、Ｃ点の電位は、第１のＰＮＰ型バイポーラトランジスタＱ２のベースＢ２の電位から、第１のＰＮＰ型バイポーラトランジスタＱ２のベースＢ２およびエミッタＥ２間の電圧分だけ高い電位（Ｖ９）になり、Ｄ点の電位は、第２のＮＰＮ型バイポーラトランジスタＱ３のベースＢ３の電位よりも第２のＮＰＮ型バイポーラトランジスタＱ３のベースＢ３およびエミッタＥ３間の電圧分だけ低い電位（Ｖ１０）になる。時刻ｔ５において、Ｅ点は、正極側電圧源Ｖｃｃの電位Ｖ＋から、正極側コレクタ負荷抵抗器Ｒ５による降下電圧、すなわち第３ツェナダイオードＺＤ３の降伏電圧分だけ低い電位（Ｖ１１）となる。また時刻ｔ５において、Ｇ点の電位は、第３のＰＮＰ型バイポーラトランジスタＱ６のベースＢ６の電位から、第３のＰＮＰ型バイポーラトランジスタＱ６のベースＢ６およびエミッタＥ６間の電圧および正極側電流制限用抵抗器Ｒ７による降下電圧を加算した電圧分だけ高い電位（Ｖ１２）である。Ｉ点の電位は、時刻ｔ４以降、ほぼ正極側電圧源Ｖｃｃの電位Ｖ＋となり、時刻ｔ５においてもその電位が維持される。

以上のような動作によって、駆動装置１は、ＩＧＢＴ素子１０がＯＦＦ状態からＯＮ状態に遷移させることができる。

次に、ＩＧＢＴ素子１０をＯＮ状態からＯＦＦ状態に遷移させるときの駆動装置１の動作について説明する。時刻ｔ５において、ＩＧＢＴ素子１０がＯＮ状態のとき、第１のＰＮＰ型バイポーラトランジスタＱ２と第２のＮＰＮ型バイポーラトランジスタＱ３と第４のＮＰＮ型バイポーラトランジスタＱ７とがＯＮ状態であり、Ｐチャネルの電界効果トランジスタＭ１がＯＮ状態であり、ＩＧＢＴ素子１０のＩＧＢＴ素子ゲートＧが、正極側電源Ｖｃｃの電位Ｖ＋によってバイアスされている。

時刻ｔ５から時刻ｔ６までの間は、信号入力端子１５に、ＩＧＢＴ素子１０をＯＮ状態にするゲートＯＮ指令を表すＰＷＭ信号が与えられており、Ｂ点はグランド電位となり、Ｃ点の電位はＶ９となり、Ｄ点の電位はＶ１０となり、Ｅ点の電位はＶ１１となり、Ｆ点の電位はＶ−となり、Ｇ点の電位はＶ１２となり、Ｈ点の電位はＶ８となり、Ｉ点の電位はＶ＋となっている。

時刻ｔ６において、ＩＧＢＴ素子１０をＯＦＦ状態するゲートＯＦＦ指令を表すＰＷＭ信号が、信号入力端子１５に与えられると、Ａ点の電位は、グランド電位から上昇して、フォトカプラ絶縁回路電圧源Ｐｃｃの電位Ｖｐとなる。

時刻ｔ６において、Ａ点の電位が低下すると、フォトカプラＰＣ１の絶縁回路バイポーラトランジスタ１４のベースに電流が減少し、絶縁回路バイポーラトランジスタ１４のコレクタおよびエミッタ間の電圧が上昇して、時刻ｔ１からＢ点の電位が徐々に上昇し始める。Ｂ点の電位が上昇すると、第１のＮＰＮ型バイポーラトランジスタＱ１のベースＢ１の電位が上昇するので、第１のＰＮＰ型バイポーラトランジスタＱ２のエミッタＥ２の電位を表すＣ点の電位も時刻ｔ６から上昇し始める。またＣ点の電位が上昇することによって、Ｃ点とエミッタ負荷抵抗器Ｒ４を介して接続されているＤ点の電位も時刻ｔ６から上昇し始める。またＢ点の電位が上昇すると、第１のＰＮＰ型バイポーラトランジスタＱ２および第２のＮＰＮ型バイポーラトランジスタＱ３を介して流れる電流が小さくなるので、正極側コレクタ負荷抵抗器Ｒ５による降下電圧が小さくなり、Ｅ点の電位も時刻ｔ６から上昇し始める。さらにＥ点の電位が上昇すると、第３のＰＮＰ型バイポーラトランジスタＱ６のベースＢ６の電位が上昇するので、第３のＮＰＮ型バイポーラトランジスタＱ６のエミッタＥ６に接続されるＧ点の電位も時刻ｔ６から上昇し始める。時刻ｔ６では、Ｐチャネルの電界効果トランジスタＭ１がＯＮ状態となっており、Ｎチャネルの電界効果トランジスタＭ２がＯＦＦ状態となっている。

Ｃ点、Ｄ点、Ｅ点およびＧ点の電位は、時刻ｔ１からＢ点の電位に比例して上昇する。また時刻ｔ６では、Ｆ点の電位およびＨ点の電位は、変化しない。また時刻ｔ６において、Ｉ点の電位は、ほぼ正極側電圧源Ｖｃｃの電位Ｖ＋である。

時刻ｔ６が経過して、Ｅ点の電位が徐々に上昇すると、Ｇ点の電位も徐々に上昇する。Ｅ点の電位が徐々に上昇して、第３のＮＰＮ型バイポーラトランジスタＱ６がＯＦＦ状態となり、Ｇ点の電位と正極側電圧源Ｖｃｃの電位Ｖ＋との電位差が、Ｎチャネルの電界効果トランジスタＭ１のオン電圧を下回ると、時刻ｔ６において、Ｐチャネルの電界効果トランジスタＭ１がＯＦＦ状態となる。これによって時刻ｔ７において、Ｐチャネルの電界効果トランジスタＭ１およびＮチャネルの電界効果トランジスタＭ２の両者がＯＦＦ状態となる。時刻ｔ７において、Ｐチャネルの電界効果トランジスタＭ１がＯＦＦ状態になると、Ｉ点の電位が低下して、ＧＮＤ電位のＶｍとなる。

時刻ｔ６が経過し、Ｄ点の電位が、Ｖ２まで上昇した時刻ｔ８で、第１のＰＮＰ型バイポーラトランジスタＱ２と第２のＮＰＮ型バイポーラトランジスタＱ３との両者がＯＮ状態からＯＦＦ状態に遷移する。Ｄ点の電位がＶ２以上になると、第１のＮＰＮ型バイポーラトランジスタＱ１のベースＢ１およびエミッタＥ１間、および第２のＰＮＰ型バイポーラトランジスタＱ４のベースＥ４およびエミッタＥ４間にそれぞれ電圧が印加され、これによって、第１のＮＰＮ型バイポーラトランジスタＱ１と第２のＰＮＰ型バイポーラトランジスタＱ４との両者がＯＦＦ状態からＯＮ状態に遷移する。時刻ｔ８で、第１のＮＰＮ型バイポーラトランジスタＱ１と第２のＰＮＰ型バイポーラトランジスタＱ４とがＯＮ状態になると、エミッタ負荷抵抗器Ｒ４に流れる電流の向きが反転し、すなわち第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２の各エミッタＥ１，Ｅ２から第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタＱ３，Ｑ４のエミッタＥ３，Ｅ４に向かって、矢符Ｘ１で表す方向に、電流が流れる。第１のＰＮＰ型バイポーラトランジスタＱ２と第２のＮＰＮ型バイポーラトランジスタＱ３との両者がＯＮ状態からＯＦＦ状態に遷移してから、第１のＮＰＮ型バイポーラトランジスタＱ１と第２のＮＰＮ型バイポーラトランジスタＱ４との両者がＯＦＦ状態からＯＮ状態に遷移するまでの間には、実際にはわずかな時間があるが、同時に第１のＰＮＰ型バイポーラトランジスタＱ２と第２のＮＰＮ型バイポーラトランジスタＱ３とのＯＮ状態からＯＦＦ状態への遷移と、第１のＮＰＮ型バイポーラトランジスタＱ１と第２のＰＮＰ型バイポーラトランジスタＱ４とのＯＦＦ状態からＯＮ状態への遷移とは、同時に起こっているとみなせる。

時刻ｔ８で、第１のＮＰＮ型バイポーラトランジスタＱ１と第２のＰＮＰ型バイポーラトランジスタＱ４とがＯＮ状態になることによって、時刻ｔ８から負極側コレクタ負荷抵抗器Ｒ６に電流が流れ始める。時刻ｔ３が経過し負極側コレクタ負荷抵抗器Ｒ６に電流が流れ始めると、負極側コレクタ負荷抵抗器Ｒ６による電圧降下によって、Ｆ点の電位が徐々に上昇する。またＦ点の電位が徐々に上昇すると、第４のＮＰＮ型バイポーラトランジスタＱ８のベースＢ８の電位が上昇するので、第４のＮＰＮ型バイポーラトランジスタＱ８のエミッタＥ８の電位を表すＨ点の電位が上昇する。Ｆ点の電位が上昇して、第４のＮＰＮ型バイポーラトランジスタＱ７がＯＮ状態になると、Ｈ点の電位は、第４のＮＰＮ型バイポーラトランジスタＱ７のエミッタＥ７の電位から負電位電流制限用抵抗器Ｒ８の両端間の電圧分だけ低い電位となる。また時刻ｔ８で、Ｅ点の電位は、正極側電圧源Ｖｃｃの電位Ｖ＋となり、Ｇ点の電位は、正極側電源Ｖｃｃの電位Ｖ＋となる。

時刻ｔ８が経過してＨ点の電位が上昇し、Ｈ点の電位と負極側電圧源Ｖｓｓの電位Ｖ−との電位差、すなわちＮチャネルの電界効果トランジスタＭ２のゲートＧ２およびソースＳ２間の電圧が、Ｎチャネルの電界効果トランジスタＭ２のオン電圧を上回ると、時刻ｔ９でＮチャネルの電界効果トランジスタＭ２がＯＦＦ状態からＯＮ状態に遷移する。

時刻ｔ７から時刻ｔ８までの期間Ｔ２は、Ｐチャネルの電界効果トランジスタＭ１およびＮチャネルの電界効果トランジスタＭ２がともにＯＦＦ状態となるので、スイッチングの過渡時にＰチャネルの電界効果トランジスタＭ１およびＮチャネルの電界効果トランジスタＭ２がともにＯＮ状態となってしまい、正極側電圧源Ｖｃｃと負極側電圧源Ｖｓｓとの短絡することがない。したがって、前記短絡によるＰチャネルの電界効果トランジスタＭ１およびＮチャネルの電界効果トランジスタＭ２の破壊を防止することができる。前記期間Ｔ２は、たとえば２００ナノ秒程度に選ばれる。

Ｂ点、Ｃ点、Ｄ点、Ｆ点およびＨ点の電位は、時刻ｔ１０まで上昇し続ける。時刻ｔ１０において、Ｂ点の電位はＶ１となり、Ｃ点の電位はＶ３となり、Ｄ点の電位はＶ４となる。時刻ｔ１０において、Ｆ点は、負極側電圧源Ｖｓｓの電位Ｖ−から、負極側コレクタ負荷抵抗器Ｒ６による降下電圧分、すなわち第４ツェナダイオードＺＤ４の降伏電圧分だけ高い電位（Ｖ５）となる。また時刻ｔ１０において、Ｈ点の電位は、第４のＮＰＮ型バイポーラトランジスタＱ７のベースＢ７の電位から、第４のＮＰＮ型バイポーラトランジスタＱ７のベースＢ７およびエミッタＥ７間の電圧および負極側電流制限用抵抗器Ｒ８による降下電圧を加算した電圧分だけ低い電位（Ｖ７）である。Ｉ点の電位は、時刻ｔ９以降、ほぼ負極側電圧源Ｖｓｓの電位Ｖ−となり、時刻ｔ１０においてもその電位が維持される。

以上のような動作によって、駆動装置１は、ＩＧＢＴ素子１０をＯＮ状態からＯＦＦ状態に遷移させることができる。

図３は、ＩＧＢＴ素子１０をＯＦＦ状態からＯＮ状態に遷移させる、つまりターンオンさせるときの、駆動装置１のＡ点、Ｇ点、Ｉ点およびＨ点の電位をオシロスコープによって測定した波形図であり、図４はＩＧＢＴ素子１０をターンオンさせるときの、駆動装置１のＥ点、Ｇ点、Ｆ点およびＨ点の電位をオシロスコープによって測定した波形図である。図３および図４において、横軸は時刻を表し、縦軸は電位を表す。なおここでは、駆動装置１の第１〜第４ツェナダイオードＺＤ１〜ＺＤ４の降伏電圧Ｖ_ＺＤを５Ｖとし、エミッタ負荷抵抗器Ｒ４の抵抗値を５６０Ωとし、正極側コレクタ負荷抵抗器Ｒ５の抵抗値を１．２ｋΩとし、負極側電流制限用抵抗器Ｒ８の抵抗値を１０Ωとし、第１および第２出力抵抗器Ｒ_Ｇ１，Ｒ_Ｇ２の抵抗値をそれぞれ１．１Ωとし、負極側コレクタ負荷抵抗器Ｒ６および正極側電流制限用抵抗器Ｒ７を短絡させたものについて測定している。

また図３の横軸において１マス分の時間は、２５０ナノ秒（ｎｓｅｃ）であり、図４の横軸において１マス分の時間は、１００ナノ秒（ｎｓｅｃ）である。図３において、Ａ点の波形は、他のＧ点、Ｉ点およびＨ点の波形と異なるチャンネルで測定しているので、電位の基準値が異なる。また図３において、Ａ点、Ｇ点およびＨ点では、波形を５Ｖ／ｄｉｖで表しているが、Ｉ点では、波形を１０Ｖ／ｄｉｖで表している。また図４において、Ｅ点、Ｇ点、Ｆ点およびＨ点における波形を５Ｖ／ｄｉｖで表している。

図３および図４の波形図では、時刻ｔ１でＡ点の電位がＶｐからグランド電位に変化する。時刻ｔ１が経過した時刻ｔ２において、Ｉ点の電位の波形が立ち上がる、すなわちＩ点の電位が上昇し始める。時刻ｔ１から時刻ｔ２までの時間は、５００ナノ秒（ｎｓｅｃ）程度となり、信号入力端子１５に駆動信号を与えてから、信号出力端子３４からＩＧＢＴ素子１０のＩＧＢＴ素子ゲートＧ０に駆動信号が与えられるまでの時間を高速化することができた。

図５は、ＩＧＢＴ素子１０をＯＮ状態からＯＦＦ状態に遷移させる、つまりターンオフさせるときの、駆動装置１のＡ点、Ｇ点、Ｉ点およびＨ点の電位をオシロスコープによって測定した波形図であり、図６はＩＧＢＴ素子１０をターンオンさせるときの、駆動装置１のＥ点、Ｇ点、Ｆ点およびＨ点の電位をオシロスコープによって測定した波形図である。図５および図６において、横軸は時刻を表し、縦軸は電位を表す。なお図５および図６では、駆動装置１の測定条件は、前述した図３および図４に示す波形図を得たものと同様とした。

また図５の横軸において１マス分の時間は、２５０ナノ秒（ｎｓｅｃ）であり、図６の横軸において１マス分の時間は、１００ナノ秒（ｎｓｅｃ）である。図５において、Ａ点の波形は、他のＧ点、Ｉ点およびＨ点の波形と異なるチャンネルで測定しているので、電位の基準値が異なる。また図５において、Ａ点、Ｇ点およびＨ点では、波形を５Ｖ／ｄｉｖで表しているが、Ｉ点では、波形を１０Ｖ／ｄｉｖで表している。また図６において、Ｅ点、Ｇ点、Ｆ点およびＨ点における波形を５Ｖ／ｄｉｖで表している。

図５および図６の波形図では、時刻ｔ６でＡ点の電位がグランド電位からＶｐに変化する。

時刻ｔ１が経過した時刻ｔ７において、Ｉ点の電位の波形が立ち上がる、すなわちＩ点の電位が上昇し始める。時刻ｔ１から時刻ｔ２までの時間は、５００ナノ秒（ｎｓｅｃ）程度となり、信号入力端子１５に駆動信号を与えてから、信号出力端子３４からＩＧＢＴ素子１０のＩＧＢＴ素子ゲートＧ０に駆動信号が与えられるまでの時間を高速化することができた。

以上のように本発明の駆動装置１によれば、前述したように、ＰチャネルおよびＮチャネルの電界効果トランジスタＭ１，Ｍ２の各ドレインＤ１，Ｄ２を接続して、駆動装置１の出力段を構成することによって、ＮチャネルおよびＰチャネルの電界効果トランジスタＭ１，Ｍ２がレール・ツー・レールで動作する、すなわち信号出力端子３４に、ほぼ正極側電圧源Ｖｃｃの電位Ｖ＋から負極側電圧源Ｖｓｓの電位Ｖ−までの電位を与えることができ、電源電圧の利用効率を向上させることができる。

Ｐチャネルの電界効果トランジスタＭ１は、第３のＰＮＰ型および第３のＮＰＮ型バイポーラトランジスタＱ５，Ｑ６のゲートＧ５，Ｇ６の電位が低下する過程でＯＦＦ状態からＯＮ状態に遷移し、第３のＰＮＰ型および第３のＮＰＮ型バイポーラトランジスタＱ５，Ｑ６のゲートＧ５，Ｇ６の電位が上昇する過程でＯＮ状態からＯＦＦ状態に遷移する。すなわち第１のＰＮＰ型および第２のＮＰＮ型バイポーラトランジスタがＯＮ状態となることによって、正極側コレクタ負荷抵抗器Ｒ５に電流が流れ出し、正極側コレクタ負荷抵抗器Ｒ５による降下電圧が大きくなる過程で、Ｐチャネルの電界効果トランジスタＭ１は、ＯＦＦ状態からＯＮ状態に遷移し、正極側コレクタ負荷抵抗器Ｒ５による降下電圧が小さくなる過程で、Ｐチャネルの電界効果トランジスタＭ１は、ＯＮ状態からＯＦＦ状態に遷移する。したがって、Ｐチャネルの電界効果トランジスタＭ１は、正極側コレクタ負荷抵抗器Ｒ５に電流が流れ、正極側コレクタ負荷抵抗器Ｒ５による降下電圧が所定の電圧以上のときにだけ、ＯＮ状態となる。

Ｎチャネルの電界効果トランジスタＭ２は、第４のＰＮＰ型および第４のＮＰＮ型バイポーラトランジスタＱ７，Ｑ８のゲートＧ７，Ｇ８の電位が上昇する過程でＯＦＦ状態からＯＮ状態に遷移し、第４のＰＮＰ型および第４のＮＰＮ型バイポーラトランジスタＱ７，Ｑ８のゲートＧ７，Ｇ８の電位が低下する過程でＯＮ状態からＯＦＦ状態に遷移する。すなわち第１のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタＱ１，Ｑ４がＯＮ状態となることによって、負極側コレクタ負荷抵抗器Ｒ６に電流が流れ出し、負極側コレクタ負荷抵抗器Ｒ６による降下電圧が大きくなる過程で、Ｎチャネルの電界効果トランジスタＭ２は、ＯＦＦ状態からＯＮ状態に遷移し、負極側コレクタ負荷抵抗器Ｒ６による降下電圧が小さくなる過程で、Ｎチャネルの電界効果トランジスタＭ２は、ＯＮ状態からＯＦＦ状態に遷移する。したがって、Ｎチャネルの電界効果トランジスタＭ２は、負極側コレクタ負荷抵抗器Ｒ６に電流が流れ、負極側コレクタ負荷抵抗器による降下電圧が所定の電圧以上のときにだけ、ＯＮ状態となる。

Ｐチャネルの電界効果トランジスタＭ１は、正極側コレクタ負荷抵抗器Ｒ５に電流が流れ、正極側コレクタ負荷抵抗器Ｒ５による降下電圧が所定の電圧以上のときにだけ、ＯＮ状態となり、またＮチャネルの電界効果トランジスタＭ２は、負極側コレクタ負荷抵抗器Ｒ６に電流が流れ、負極側コレクタ負荷抵抗器Ｒ６による降下電圧が所定の電圧以上のときにだけ、ＯＮ状態となり、また第１の相補型エミッタフォロワ回路２１と相補型ベース接地回路２２とを前述のように接続することによって、正極側コレクタ負荷抵抗器Ｒ５および正極側コレクタ負荷抵抗器Ｒ６のいずれか一方に、選択的に電流を流すことができるので、ＰチャネルおよびＮチャネルの電界効果トランジスタのうちいずれか一方を選択的にＯＮ状態として、他方をＯＦＦ状態とすることができる。したがって、ＰチャネルおよびＮチャネル電界効果トランジスタＭ１，Ｍ２のスイッチング動作が過渡状態にあるときに、ＰチャネルおよびＮチャネル電界効果トランジスタＭ１，Ｍ２の両者がＯＮ状態になってしまうことが防止され、正極側電圧源Ｖｃｃと負極側電圧源Ｖｓｓとの短絡を防止して、ＰチャネルおよびＮチャネルの電界効果トランジスタＭ１，Ｍ２の破壊を防止することができる。

また電圧／電流変換回路２２では、電圧信号を電流信号に変換しているので、正極側および負極側電圧源Ｖｃｃ，Ｖｓｓの電位Ｖ＋，Ｖ−の変動の影響を受けにくく、電圧／電流変換回路２２を構成する第１および第２のＮＰＮ型バイポーラトランジスタＱ１，Ｑ３ならびに第１および第２のＮＰＮ型バイポーラトランジスタＱ２，Ｑ４への過大な電圧の印加を抑制することができ、駆動装置１の信頼性を向上させることができる。

また前述したように第１〜第４ＮＰＮ型バイポーラトランジスタＱ１，Ｑ３，Ｑ５，Ｑ７および第１〜第４ＰＮＰ型バイポーラトランジスタＱ２，Ｑ４，Ｑ５，Ｑ８を接続することによって、第１〜第４ＮＰＮ型バイポーラトランジスタおよび第１〜第４ＰＮＰ型バイポーラトランジスタＱ１〜Ｑ８は、全て非飽和領域で動作し、すなわちコレクタＣ１〜Ｃ８およびエミッタＥ１〜Ｅ８間の電圧が０Ｖにならない。第１〜第４ＮＰＮ型バイポーラトランジスタおよび第１〜第４ＰＮＰ型バイポーラトランジスタＱ１〜Ｑ８は、全て非飽和領域で動作するので、各バイポーラトランジスタＱ１〜Ｑ８における少数キャリアの蓄積効果による遅延時間を短くして、すなわち各バイポーラトランジスタＱ１〜Ｑ８がＯＦＦになったときの遅延時間を短くして、各バイポーラトランジスタＱ１〜Ｑ８のスイッチング速度を向上させることができ、これによって駆動信号をＩＧＢＴ素子１０のＩＧＢＴ素子ゲートＧ０に高速に与えて、ＩＧＢＴ素子１０のスイッチング動作を高速化することができる。

また駆動装置１では、駆動信号が入力される信号入力端子１５と、ＩＧＢＴ素子１０に接続される信号出力端子３４との間で、フォトカプラＰＣ１によって信号ラインを電気的に絶縁することができるので、入力側と出力側とで信号の電圧が異なる場合であっても、高電圧側の回路の影響を低電圧側の回路が受けにくく、低電圧側の回路を保護することができ、駆動装置１の信頼性を向上させることができる。したがって、たとえばマイクロコンピュータなどから出力される信号を信号入力端子１５から入力して、インバータ装置４０に用いられる大電流が流れ、高電圧が印加されるＩＧＢＴ素子１０を安定して駆動することができる。

また駆動装置１０では、正極側電流調整用抵抗器Ｒ７が接続されることによって、Ｐチャネルの電界効果トランジスタＭ１がＯＦＦ状態からＯＮ状態へするときの応答速度を調整でき、負極側電流調整用抵抗器Ｒ８が接続されることによって、Ｎチャネルの電界効果トランジスタＭ２がＯＦＦ状態からＯＮ状態へするときの応答速度を調整できるので、駆動するＩＧＢＴ素子１０の特性に応じて、正極側電流調整用抵抗器Ｒ７および負極側電流調整用抵抗器Ｒ８の抵抗値を調整することによって、設計の自由度を向上させることができる。

駆動装置１０は、電圧／電流駆動回路３およびＦＥＴ駆動回路４を構成するために、アンプおよびバッファなどの集積回路を用いる必要がなく、電圧／電流駆動回路３およびＦＥＴ駆動回路４は、ディスクリート素子であるバイポーラトランジスタ、電界効果トランジスタ、抵抗器、コンデンサおよびツェナダイオードのみを用いて構成することができる。したがって、構成が簡単であり、かつ故障の少ない信頼性の高い駆動装置を実現することができる。

図７は、駆動装置１を含んで構成されるインバータ装置４０の構成を示す模式的に示す図である。インバータ装置４０は、直流電圧を３相交流電圧に変換する。図３には、インバータ装置４０から出力される３相交流電圧が与えられる負荷４１も示している。負荷４１は、３相誘導電動機によって実現される。

インバータ装置４０は、第１〜第６のＩＧＢＴ素子１０Ａ〜１０Ｆと、各ＩＧＢＴ素子１０Ａ〜１０Ｆをそれぞれ駆動する第１〜第６の駆動装置１Ａ〜１Ｆと、制御部４２とを含んで構成される。第１〜第６のＩＧＢＴ素子１０Ａ〜１０Ｆは、ＩＧＢＴ素子１０と同様であり、第１〜第６の駆動装置１Ａ〜１Ｆは、前述した駆動装置１である。第１のＩＧＢＴ素子１０Ａのエミッタと、第２のＩＧＢＴ素子１０Ｂのコレクタとが接続され、第３のＩＧＢＴ素子１０Ｃのエミッタと、第４のＩＧＢＴ素子１０Ｄのコレクタとが接続され、第５のＩＧＢＴ素子１０Ｅのエミッタと、第６のＩＧＢＴ素子１０Ｆのコレクタとが接続される。第１，第３および第５のＩＧＢＴ素子１０Ａ，１０Ｃ，１０Ｅは、直流電圧源４３の正極に接続され、第２，第４および第５のＩＧＢＴ素子１０Ｂ，１０Ｄ，１０Ｆは、直流電圧源４３の負極に接続される。第１〜第６のＩＧＢＴ素子１０Ａ〜１０Ｆには、それぞれ整流ダイオードが並列に接続される。第１および第２のＩＧＢＴ素子１０Ａ，１０Ｂの接続部位が第１出力端子４４に接続され、第３および第４のＩＧＢＴ素子１０Ｃ，１０Ｄの接続部位が第２出力端子４５に接続され、第５および第６のＩＧＢＴ素子１０Ｄ，１０Ｆの接続部位が第３出力端子４５に接続される。第１〜第３出力端子４３，４４，４５には、負荷１０の入力端子がそれぞれ接続される。

第１〜第６の駆動装置１Ａ〜１Ｆの各信号出力端子３４は、第１〜第６のＩＧＢＴ素子１０Ａ〜１０Ｆの各ゲートＧ０と個別に接続される。第１〜第６の駆動装置１Ａ〜１Ｆの各グランド導電路７は、駆動すべき第１〜第６のＩＧＢＴ素子１０Ａ〜１０Ｆの各エミッタＥ０とそれぞれ接続される。第１〜第６の駆動装置１Ａ〜１Ｆの各信号入力部１５には、制御部４２からＰＷＭ信号が与えられる。これによって第１〜第６の駆動装置１Ａ〜１Ｆが、ＰＷＭ信号に基づいて第１〜第６のＩＧＢＴ素子１０Ａ〜１０Ｆを駆動して、第１〜第３出力端子４４，４５，４６から３相交流電圧が出力される。

インバータ装置４０では、第１〜第６の駆動装置１Ａ〜１Ｆとして前述した駆動装置１を用いるので、ＰＷＭ信号に基づいて、第１〜第６のＩＧＢＴ素子１０Ａ〜１０Ｆを高速でスイッチングさせることができ、歪の少ない３相交流電圧を生成することができる。

本実施の形態では、駆動装置１は、インバータ装置４０を構成するＩＧＢＴ素子１０を駆動しているが、駆動装置１は、チョッパ装置に用いられる自己消弧型半導体素子を駆動してもよい。チョッパ装置にいられる自己消弧型半導体素子を駆動装置１によって駆動することによって、自己消弧型半導体素子のスイッチング動作を高速化することができるので、チョッパ装置からの出力電圧を調整しやすくなる。

本発明の実施の形態では、フォトカプラ絶縁回路２を有するが、入力側と出力側とを絶縁する必要がないときには、本発明の他の実施の形態において、前記実施の形態の駆動装置１からフォトカプラ絶縁回路２を除いた構成としてもよい。このような構成の駆動装置では、駆動信号は、第１の相補型エミッタフォロワ回路２１の第１のＮＰＮ型バイポーラトランジスタＱ１および第１のＰＮＰ型バイポーラトランジスタＱ２の各ベースＢ１，Ｂ２に直接与えられる。このような構成の駆動装置においても、前述した駆動装置１と同様の効果を達成することができる。

本発明のさらに他の実施の形態では、前記実施の形態の駆動装置１から正極側電流制限用抵抗器Ｒ７および負極側電流制限用抵抗器Ｒ８を除いた構成としてもよく、このような構成とすると、駆動装置を構成する部品の点数が少なくなり、装置の接続をより簡単にすることができる。このような構成であっても、前述した駆動装置１と同様の効果を達成することができる。

本発明の実施の一形態の自己消弧型半導体素子の駆動装置１を示す回路図である。 駆動装置１を動作させたときの、駆動装置１の各部の電位を表す波形図である。 ＩＧＢＴ素子１０をＯＦＦ状態からＯＮ状態に遷移させる、つまりターンオンさせるときの、駆動装置１のＡ点、Ｇ点、Ｉ点およびＨ点の電位をオシロスコープによって測定した波形図である。 ＩＧＢＴ素子１０をターンオンさせるときの、駆動装置１のＥ点、Ｇ点、Ｆ点およびＨ点の電位をオシロスコープによって測定した波形図である。 ＩＧＢＴ素子１０をＯＮ状態からＯＦＦ状態に遷移させる、つまりターンオフさせるときの、駆動装置１のＡ点、Ｇ点、Ｉ点およびＨ点の電位をオシロスコープによって測定した波形図である。 ＩＧＢＴ素子１０をターンオンさせるときの、駆動装置１のＥ点、Ｇ点、Ｆ点およびＨ点の電位をオシロスコープによって測定した波形図である。 駆動装置１を含んで構成されるインバータ装置４０の構成を示す模式的に示す図である。

符号の説明

１ 駆動装置
２ フォトカプラ絶縁回路
３ 電圧／電流変換回路
４ ＥＦＴ駆動回路
２１ 第１の相補型エミッタフォロワ回路
２２ 相補型ベース接地回路
３１ 第２の相補型エミッタフォロワ回路
３２ 第３の相補型エミッタフォロワ回路
３３ 相補型電界効果トランジスタ回路
Ｑ１ 第１のＰＮＰ型バイポーラトランジスタ
Ｑ２ 第１のＮＰＮ型バイポーラトランジスタ
Ｑ３ 第２のＰＮＰ型バイポーラトランジスタ
Ｑ４ 第２のＮＰＮ型バイポーラトランジスタ
Ｑ５ 第３のＰＮＰ型バイポーラトランジスタ
Ｑ６ 第３のＮＰＮ型バイポーラトランジスタ
Ｑ７ 第４のＰＮＰ型バイポーラトランジスタ
Ｑ８ 第４のＮＰＮ型バイポーラトランジスタ
Ｍ１ Ｐチャネルの電界効果トランジスタ
Ｍ２ Ｎチャネルの電界効果トランジスタ
Ｖｃｃ 正極側電圧源
Ｖｓｓ 負極側電圧源
Ｒ４ エミッタ負荷抵抗器
Ｒ５ 正極側コレクタ負荷抵抗器
Ｒ６ 負極側コレクタ負荷抵抗器
Ｒ７ 正極側電流制限用抵抗器
Ｒ８ 負極側電流制限用抵抗器

Claims (3)

1. 駆動信号を入力する信号入力部と、
   第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタを有し、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタの各エミッタが接続され、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタの各ゲートが前記信号入力部と接続され、第１のＮＰＮ型バイポーラトランジスタのコレクタが正極側電圧源に接続され、第１のＰＮＰ型バイポーラトランジスタのコレクタが負極側電圧源に接続される第１の相補型エミッタフォロワ回路と、
   第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタ、第１のＮＰＮ型および第１のＰＮＰ型バイポーラトランジスタの各エミッタと第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタの各エミッタとを接続するエミッタ負荷抵抗器、第２のＮＰＮ型バイポーラトランジスタのコレクタと正極側電圧源とを接続する正極側コレクタ負荷抵抗器、ならびに第２のＰＮＰ型バイポーラトランジスタのコレクタと負極側電圧源とを接続する負極側コレクタ負荷抵抗器を有し、第２のＮＰＮ型および第２のＰＮＰ型バイポーラトランジスタの各エミッタが接続される相補型ベース接地回路と、
   第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタを有し、第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタの各エミッタが接続され、第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタのゲートが正極側コレクタ負荷抵抗器を介して正極側電圧源に接続され、第３のＮＰＮ型バイポーラトランジスタのコレクタが正極側電圧源に接続され、第３のＰＮＰ型バイポーラトランジスタのコレクタがグランドに接続される第２の相補型エミッタフォロワ回路と、
   第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタを有し、第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタの各エミッタが接続され、第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタの各ゲートが負極側コレクタ負荷抵抗器を介して負極側電圧源に接続され、第４のＮＰＮ型バイポーラトランジスタのコレクタがグランドに接続され、第４のＰＮＰ型バイポーラトランジスタのコレクタが負極側電圧源に接続される第３の相補型エミッタフォロワ回路と、
   ＰチャネルおよびＮチャネルの電界効果トランジスタを有し、ＰチャネルおよびＮチャネルの電界効果トランジスタの各ドレインが接続され、Ｐチャネルの電界効果トランジスタのゲートが第３のＮＰＮ型バイポーラトランジスタのエミッタと接続され、Ｎチャネルの電界効果トランジスタのゲートが第４のＰＮＰ型バイポーラトランジスタのエミッタと接続され、Ｐチャネルの電界効果トランジスタのソースが正極側電圧源に接続され、Ｎチャネルの電界効果トランジスタのソースが負極側電圧源に接続され、ＰチャネルおよびＮチャネルの電界効果トランジスタの各ドレインに自己消弧型半導体素子の制御端子が接続される相補型電界効果トランジスタ回路とを含むことを特徴とする自己消弧型半導体素子の駆動装置。
2. 信号入力部は、フォトカプラを含み、このフォトカプラを介して駆動信号を第１のＰＮＰ型および第１のＮＰＮ型バイポーラトランジスタの各ベースに与えることを特徴とする請求項１記載の自己消弧型半導体素子の駆動装置。
3. 第３のＮＰＮ型および第３のＰＮＰ型バイポーラトランジスタのエミッタの間、ならびに第４のＮＰＮ型および第４のＰＮＰ型バイポーラトランジスタのエミッタの間の少なくともいずれか一方に接続される電流制限用の抵抗器を含むことを特徴とする請求項１または２記載の自己消弧型半導体素子の駆動装置。
   

Images