CN116094506A - 一种氮化镓功率晶体管驱动电路 - Google Patents

一种氮化镓功率晶体管驱动电路 Download PDF

Info

Publication number
CN116094506A
CN116094506A CN202111308670.6A CN202111308670A CN116094506A CN 116094506 A CN116094506 A CN 116094506A CN 202111308670 A CN202111308670 A CN 202111308670A CN 116094506 A CN116094506 A CN 116094506A
Authority
CN
China
Prior art keywords
transistor
gallium nitride
drive
driving
power transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111308670.6A
Other languages
English (en)
Inventor
杜旭
夏令
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dingnuo Microelectronics Beijing Co ltd
Original Assignee
Dingnuo Microelectronics Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dingnuo Microelectronics Beijing Co ltd filed Critical Dingnuo Microelectronics Beijing Co ltd
Priority to CN202111308670.6A priority Critical patent/CN116094506A/zh
Publication of CN116094506A publication Critical patent/CN116094506A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

本申请涉及一种氮化镓功率晶体管驱动电路，包括驱动模块，配置为对所述氮化镓功率晶体管的控制极充电或者放电，并且控制所述氮化镓功率晶体管(Q1)栅极电压水平；其中所述驱动模块包括第一驱动晶体管(Q2)，其控制极配置为接收固定的参考电压，其第一极配置为接收周期性的驱动信号，其第二极耦合到所述氮化镓功率晶体管的控制极，其中所述第一驱动晶体管为氮化镓晶体管；其中所述驱动信号的高电平值大于等于所述氮化镓功率晶体管的目标工作电压；并且所述第一驱动晶体管的控制极最大耐受电压与其阈值电压之差大于等于所述氮化镓功率晶体管的目标工作电压。

Description

一种氮化镓功率晶体管驱动电路
技术领域
本发明涉及一种驱动电路，特别地涉及一种氮化镓功率晶体管驱动电路。
背景技术
氮化镓(GaN)功率晶体管作为新一类的功率开关器件，提供了优秀的高频开关速度。这是由于它本身具有远低于传统硅(Si)器件的栅电荷×导通电阻(Qg·Ron)特性决定的。相比于硅(Si)器件通常开关频率低于200kHz,氮化镓(GaN)功率晶体管可以在高于10MHz的频率下工作。
但是，氮化镓(GaN)功率晶体管的高频变化以及较小的栅电压范围，给驱动它的电路带来了新的挑战。传统的硅(Si)功率器件驱动器，栅电压驱动范围大多设计为0～20V，提供的电压高于氮化镓(GaN)功率晶体管栅电压所能承受的范围(0～7V)。并且，在高速高频的工作条件下，各种寄生参数会导致驱动信号的不稳定。
现有技术通常用两种思路来解决上述问题：第一种思路是将氮化镓(GaN)功率晶体管和一个硅(Si)低压功率晶体管串联，驱动电路直接驱动硅(Si)低压功率晶体管来实现开关，这种思路允许直接使用传统的硅(Si)驱动器来控制该串联电路开关；另一种思路是基于硅(Si)材料、或者是氮化镓(GaN)材料本身的集成电路，在靠近氮化镓(GaN)功率晶体管的位置来提供驱动信号。
这两种思路各有其局限性：第一种思路由于在主功率链路上引入了硅(Si)晶体管，导致整体的工作频率和导通电阻都相对于纯氮化镓(GaN)晶体管要差；第二种思路的实现方式通常都比较复杂，且成本高，特别是基于氮化镓(GaN)材料的集成电路驱动器，相当于在控制链路中额外引入一套驱动电路，与传统的硅(Si)驱动器并存，从成本和静态功耗角度都是一种浪费。
上述第二种思路常见的驱动方式是基于图腾柱电路和电压源的结构。图1所示为根据现有的氮化镓功率晶体管驱动电路的电路图。如图1所示，其中Q0为需要被驱动的功率晶体管，QHS为图腾柱电路的上管，QLS为图腾柱电路的下管，SGND和PGND分别为信号地和功率地。具体的，是通过电路提供一个稳定的电压源DC，用图腾柱电路中的一对开关晶体管QHS和QLS，在二者的栅极电压DRV1的控制下，轮流导通和关断电压源DC与Q0栅极之间的连接，达到开通和关断Q0的效果。
这种结构应用于驱动氮化镓(GaN)功率晶体管时有一个重大缺点：氮化镓(GaN)功率晶体管所需要的稳定电压源在电路高频工作时，很容易被功率链路上的大信号所干扰。如果经QHS传输得到Q0的栅极电压VG0超过了氮化镓(GaN)功率晶体管栅极的耐受电压，容易导致氮化镓(GaN)功率晶体管损坏。如果经QHS传输得到VG0低于氮化镓(GaN)功率晶体管工作所需电压，则氮化镓(GaN)功率晶体管无法正常工作。为了解决这个问题，通常需要增加专门的电路来协助图1中电压源输出端的电压保持稳定。
为了解决上述问题，需要一种在高频工作时仍然能够稳定地为氮化镓(GaN)功率晶体管提供所需工作电压的驱动电路。
发明内容
针对现有技术中存在的技术问题，本申请提出了一种氮化镓功率晶体管驱动电路，包括驱动模块，配置为对所述氮化镓功率晶体管的控制极充电或者放电，并且控制所述氮化镓功率晶体管(Q1)栅极电压水平；其中所述驱动模块包括第一驱动晶体管(Q2)，其控制极配置为接收固定的参考电压，其第一极配置为接收周期性的驱动信号，其第二极耦合到所述氮化镓功率晶体管的控制极，其中所述第一驱动晶体管为氮化镓晶体管；其中所述驱动信号的高电平值大于等于所述氮化镓功率晶体管的目标工作电压；并且所述第一驱动晶体管的控制极最大耐受电压与其阈值电压之差大于等于所述氮化镓功率晶体管的目标工作电压。
特别的，所述的驱动电路，其中所述驱动模块还包括串联在所述第一驱动晶体管的第一极的第一电阻(R1)。
特别的，所述的驱动电路，其中所述驱动模块还包括串联在所述第一驱动晶体管的第一极的RCD网络，其中所述RCD网络包括三条配置为接收所述周期性驱动信号的并联支路，其中第一条支路包括串联连接的第一二极管(D3)和第二电阻(R3)，其中所述第一二极管(D3)的阳极耦合到所述第二电阻(R3)的一端，阴极接收所述周期性的驱动信号；第二条支路包括第三电阻(R2)；第三条支路包括第一电容(C2)。
特别的，所述的驱动电路，其中所述驱动模块还包括第二驱动晶体管(Q3)，其类型与所述第一驱动晶体管的类型互补，并且是耗尽型晶体管，其第二极耦合到所述第一驱动晶体管的第二极，其第一极接地，其控制极配置为接收所述周期性驱动信号；其中所述驱动信号的高电平与所述第二驱动晶体管的阈值电压之差大于所述参考电压与所述第一驱动晶体管的阈值电压之差。
特别的，所述的驱动电路，所述驱动模块还包括第三驱动晶体管(Q4),其类型与所述第一驱动晶体管的类型互补，并且是增强型晶体管；其第二极耦合到所述第一驱动晶体管的第二极，其第一极接地，其控制极配置为接收所述周期性驱动信号，其衬底配置为接收所述参考电压；其中所述驱动信号的高电平与所述第三驱动晶体管的有效阈值电压之差大于所述参考信号与所述第一驱动晶体管的阈值电压之差。
特别的，所述的驱动电路，还包括脉冲信号产生模块，配置为向所述驱动模块提供所述周期性驱动信号。
特别的，所述的驱动电路，还包括参考电压产生模块，所述参考电压产生模块包括并联在第一驱动晶体管(Q2)控制极和信号地之间的第二电容(C1)和第二二极管(D2)，第二二极管(D2)的阳极耦合到信号地，阴极耦合到第一驱动晶体管(Q2)的控制极，所述参考电压产生模块配置为向所述驱动模块提供所述固定的参考电压。
本申请还提出了一种驱动氮化镓功率晶体管的方法，包括利用等效可控电流源给氮化镓功率晶体管栅极充电和/或放电，并且利用独立于所述等效可控电流源的固定的参考电压确定所述氮化镓功率晶体管的栅极电压水平。
本申请还提出了一种驱动氮化镓功率晶体管的电子设备，包括如前所述的驱动电路和氮化镓功率晶体管。
附图说明
下面，将结合附图对本发明的优选实施方式进行进一步详细的说明，其中：
图1是根据现有的氮化镓功率晶体管驱动电路的电路图；
图2(a)是根据本申请的一个实施例的氮化镓功率晶体管驱动电路给功率晶体管栅极充电的结构原理图；
图2(b)是根据本申请的一个实施例的氮化镓功率晶体管驱动电路给功率晶体管栅极放电的结构原理图；
图3是根据本申请的一个实施例的氮化镓功率晶体管驱动电路模块化结构图；
图4是根据本申请的一个实施例的氮化镓功率晶体管驱动电路的电路图；
图5是根据本申请的一个实施例的氮化镓功率晶体管驱动电路的电路图；
图6(a)是根据本申请的一个实施例的氮化镓功率晶体管驱动电路的电路图；
图6(b)是图6(a)中氮化镓功率晶体管开启过程中的栅极电压和充电电流时序示意图；
以及，
图7是根据本申请的一个实施例的氮化镓功率晶体管驱动电路的电路图。
具体实施方式
以下将参照附图来详细描述本申请的各示例性实施例。应注意的是，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，而不是作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意的是，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。首先对一些术语进行说明：本申请中的晶体管可以是任何结构的晶体管，比如双极型晶体管(BJT)或者场效应晶体管(FET)。当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极，在实际应用过程中，“发射极”和“集电极”可以依据信号流向而互换；当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极，在实际应用过程中，“源极”和“漏极”可以依据信号流向而互换。
在本申请中，氮化镓(GaN)功率晶体管可以是例如HEMT,驱动电路中的晶体管可以是MOS或双极型晶体管。
为了获得一种在高频工作时能够稳定地为氮化镓(GaN)功率晶体管提供所需工作电压的驱动电路，本申请提出一种基于电流源结构的驱动电路。
图2(a)所示为根据本申请的一个实施例的氮化镓(GaN)功率晶体管驱动电路给功率晶体管栅极充电的结构原理图；图2(b)所示为根据本申请的一个实施例的氮化镓(GaN)功率晶体管驱动电路给功率晶体管栅极放电的结构原理图。其中Q1为需要被驱动的氮化镓(GaN)功率晶体管，其栅极电压为VG，其目标工作电压为VGTarget；Vi为等效电流源的控制电压；Vbus为功率链路的母线电压；DRV2是驱动信号，它可以来自于一个传统的硅(Si)晶体管驱动器。根据一个实施例，DRV2的低电平可以为0V，高电平可以为8V～15V。在不同的实施例中，DRV2的高电平可以更高，但必须不低于Q1的目标工作电压VGTarget。等效电流源控制电压Vi可以配置为决定Q1栅极的电压水平。D1为钳位二极管，配置为维持等效电流源控制电压Vi的稳定。SGND和PGND分别为信号地和功率地。
如图2(a)和2(b)所示，上述结构中对被驱动的氮化镓(GaN)功率晶体管Q1栅极的充电和/或放电都可以采用等效的可控电流源来实现。在驱动Q1工作的过程中，由于等效电流源只是决定是否有电流对Q1栅极充电或放电，但是并不负责决定Q1栅极电压VG的大小。因此，本申请涉及的电路结构中不需要钳位控制驱动信号DRV2的高电平电压不超过Q1的栅极耐受电压Vm1，而是钳位控制等效电流源控制电压Vi。当Vi低于可变电流源的开启电压的时候，充电电流停止，对Q1充电完毕。由此可见，无论是驱动信号DRV2中的噪声，还是功率链路负载电压变化导致的VG串扰，都对Q1栅极的充电影响不大。
类似的，当Q1放电的时候也可以视为通过等效的可控电流源来实现。
图3所示是根据本申请的一个实施例的氮化镓(GaN)功率晶体管驱动电路的模块化结构图，该驱动电路由四个模块组成，包括：脉冲信号产生模块301、参考电压产生模块302、驱动模块303、以及功率晶体管模块304。
根据一个实施例，脉冲信号产生模块301可以包括一个传统的硅(Si)MOS驱动器(未示出)，配置为向驱动模块303提供驱动信号DRV2。
根据一个实施例，参考电压产生模块302可以配置为向驱动模块303提供参考电压Vgate。
根据一个实施例，驱动模块303包括核心的驱动链路，SGND为信号地。
根据一个实施例，功率晶体管模块304可以包括需要被驱动的氮化镓(GaN)功率晶体管及相关的功率链路，PGND为功率地，Vbus为功率链路的母线电压。
如图4所示是根据本申请一个实施例的氮化镓(GaN)功率晶体管驱动电路的电路图，可以包括脉冲信号产生模块401，参考电压产生模块402，驱动模块403以及功率晶体管模块404。
根据一个实施例，参考电压产生模块402可以包括并联在驱动模块403中的驱动晶体管Q2栅极和信号地SGND之间的电容C1和二极管D2，二极管D2的阳极可以耦合到信号地SGND，阴极可以耦合到Q2栅极。设置这个模块目的是向驱动模块提供稳定的参考电压Vgate；可选的，参考电压产生模块也可以包括一个直流电压源，或者一个基准电压芯片，或者包括一个线性稳压器(LDO)芯片以提供稳定的参考电压Vgate。根据其他的实施例，Q2栅极也可以直接接地，并且选用相应的具有负的阈值电压的Q2来实现VGTarget。
根据一个实施例，驱动模块403可以包括一个N型氮化镓(GaN)信号晶体管Q2作为驱动晶体管，以及可选择的，可以包括串联在脉冲信号产生模块401的输出端和驱动晶体管Q2漏极之间的限流电阻R1。
根据一个实施例，功率晶体管模块404可以包括至少一个需要被驱动的氮化镓(GaN)功率晶体管Q1。Q1是能够承载大电流、大功率的氮化镓(GaN)功率晶体管。相较于Q1，一般来说对驱动晶体管Q2的载流能力的要求低于Q1。
如图4所示，Q2的栅极耦合到参考电压产生模块的输出端，接收参考电压Vgate，Q2的漏极可以与R1串联配置为接收驱动信号DRV2，Q2的源极可以耦合到Q1的栅极，配置为向Q1提供栅极电压VG。
根据Q1的特性，VG为0V时，Q1关断；Q1的阈值电压VTQ1可以是5V～6V，当VG大于等于Q1的阈值电压VTQ1时，Q1开启。
根据一个实施例，本申请中所采用的驱动晶体管Q2具有比较低或者负的阈值电压，例如在-6V～1.5V之间，同时Q2必须满足其栅极耐受电压Vm2和阈值电压VTQ2的差值不小于Q1的目标工作电压VGTarget，
即：Vm2-VTQ2≥VGTarget  (1)
图4所示驱动电路工作原理如下(以Q1阈值电压VTQ1为6V，Q2阈值电压VTQ2为1V为例)：
-首先，参考电压产生模块402会产生一个相对稳定的参考电压Vgate,例如可以是7V，使Q2始终处在导通的状态。
-因此，当DRV2为低电平时(即VDRV2低＝0)，尽管Q2处于导通状态，但电流IDRV2＝0,所以VG＝0，Q1关断。
-当DRV2跳变为高电平时，例如VDRV2高在8V～15V之间(在实际应用中，DRV2的高电平可以更高，但必须不低于Q1的目标工作电压VGTarget)。这时由于Vgate大于VTQ2(例如1V)，因此Q2仍然处于导通状态。根据公式
VG≤Vgate-VTQ2  (2)
Q1的栅极电压VG可以上升到6V附近，高于VTQ1，因此Q1被导通。
-当DRV2跳变回低电平时(即VDRV2低＝0)，Q1的栅极通过Q2反向导通放电，直至VG降到0V，导致晶体管Q1关断。
根据一个实施例，驱动模块403中的R1与驱动电路的充电速度有关，可以根据实际应用对充电速度的需要更换不同电阻值的R1，可选的，驱动模块403也可以不包括R1。
如果Q1的型号已经确定，则其目标工作电压VGTarget确定，并且Vgate已知，则需根据这两个电压选择驱动晶体管Q2，Q2应具备可以满足公式(2)的阈值电压。
根据一个实施例，如果Q1的型号已经确定，则其目标工作电压VGTarget确定，根据公式(2)以及VG的特性，再选定阈值电压VTQ2等于-VGTarget的驱动晶体管Q2，此时参考电压模块402可以直接接信号地SGND。
上述电路为Q2的栅极提供稳定的参考电压，而耦合到Q2漏极的驱动信号DRV2的高电平电压无论如何变化，氮化镓(GaN)功率晶体管Q1的栅极都可以得到稳定的驱动电压。
而现有的驱动电路在Q0导通的时候需要在驱动晶体管的漏极维持稳定的驱动信号，这是由于电路高频工作时，驱动信号很容易被功率链路上的大信号所干扰，这就需要构建非常复杂的电路结构，来实现这个目标。
而本申请的驱动方案中，将驱动晶体管的栅极电压维持在稳定的水平所需要的参考电压产生模块就可以非常简单。同时，对产生驱动信号DRV2的脉冲信号产生模块的要求也不是很高，其产生的驱动信号DRV2的高电平并不需要像现有的驱动电路所要求的那样稳定，因为氮化镓(GaN)功率晶体管Q1的栅极电压VG的值与DRV2无关。本申请提出的驱动电路结构更简单，实施更容易，成本更低。
图5所示是根据本申请一个实施例的氮化镓(GaN)功率晶体管驱动电路的电路图。相较于图4所示的电路，图5所示电路包括驱动模块503，503中将R1用一个更复杂的二极管-电容-电阻(RCD)网络替代。
根据一个实施例，这个RCD网络可以包括并联在脉冲信号产生模块501的输出端和驱动晶体管Q2的漏极之间的三条支路，其中第一条支路可以包括串联连接的二极管D3和电阻R3，其中二极管D3的阳极耦合到R3的一端，阴极耦合到脉冲信号产生模块501的输出端。根据一个实施例，第二条支路可以包括电阻R2。根据一个实施例，第三条支路可以包括电容C2。
相较于图4所示驱动模块403中的R1，上述RCD网络能够根据驱动电路的具体需求，更精准的调节驱动电路充放电的速度，以及调整放电过程中VG的动态波形。
可选的，图5所示的RCD网络也可以耦合在驱动晶体管Q2的源极和氮化镓(GaN)功率晶体管Q1的栅极之间(未示出)。
根据不同的实施例，RCD网络也可以具有其他已知的结构。
图6(a)所示是根据本申请另一个实施例的氮化镓(GaN)功率晶体管驱动电路的电路图。图6(b)所示为图6(a)所示的氮化镓(GaN)功率晶体管开启过程中栅极电压VG和充电电流IDRV2时序示意图。
图6(a)所示的氮化镓(GaN)功率晶体管驱动电路类似的也包括脉冲信号产生模块601，参考电压产生模块602，驱动模块603以及功率晶体管模块604。
相比图4所示电路中的驱动模块403，驱动模块603增加了一个与驱动晶体管Q2串联的驱动晶体管Q3，Q3是耗尽型P型晶体管，其阈值电压为VTQ3。可选的，该驱动晶体管Q3可以由硅(Si)、锗(Ge)或其他材料制成。Q3的栅极耦合到驱动电压产生模块601的输出端，接收驱动电压DRV2,Q3的源极耦合到Q2的源极和Q1的栅极，配置作为Q1栅极的放电支路，Q3的漏极接信号地SGND。
图6(a)所示驱动电路工作原理如下(此处仍以Q1阈值电压VTQ1为6V，Q2阈值电压VTQ2为1V为例)：
-首先，参考电压产生模块602会产生一个相对稳定的参考电压Vgate,例如可以是7V，使Q2处在导通的状态。
-当DRV2为低电平时(即VDRV2低＝0)，Q3导通，但电流IDRV2＝0,所以VG＝0，Q1关断。
-当DRV2跳变为高电平时，例如在8V～15V之间(在实际应用中，DRV2的高电平可以更高，但必须不低于Q1的目标工作电压VGTarget)，Q3变为关断状态，Q2仍然处于导通状态，根据公式VG≤Vgate-VTQ2(2)，Q1的栅极电压VG可以上升到6V附近，因此Q1被导通。即在实际使用中，Q1充电时驱动电路中Q2导通Q3断开。如图6(b)所示在Q1的充电过程中，只要Q2的正向电流IDRV2(从脉冲信号产生模块流向驱动模块的电流)不为零，就会持续向Q1的栅极进行充电，虽然IDRV2在下降，中间由于Q1的属性在充电达到一定水平后，其栅极电压会持平一段时间，随后继续升高。
-当DRV2跳变回低电平时(即VDRV2低＝0)，Q2和Q3都处于导通状态，Q1的栅极可以通过Q2和Q3两条通路进行放电。根据一个实施例，通过调整Q3支路的阻抗，可以调节Q1栅极放电的速度。根据一个实施例，Q3支路能够提供比Q2支路更快的放电速度。
根据另一个实施例，驱动晶体管Q3可以是耗尽型P型晶体管，即Q3的阈值电压VTQ3＞0，这样可以保证在DRV2处于低电平时，Q3为导通状态。同时，还要保证DRV2处于高电平时：
VDRV2高-VTQ3＞Vgate–VTQ2  (3)
这样才能保证在DRV2处于高电平时，Q3为关断状态，即：
0＜VTQ3＜VDRV2高-Vgate+VTQ2  (4)
根据一个实施例，驱动晶体管Q3的通断也可以由另一个外部信号来控制。
如图7所示是根据本申请一个实施例的氮化镓(GaN)功率晶体管驱动电路的电路图。可以包括脉冲信号产生模块701，参考电压产生模块702，驱动模块703和功率晶体管模块704。相较于图6(a)所示的电路，驱动模块703将驱动晶体管Q3替换成驱动晶体管Q4，Q4可以是一个增强型P型晶体管，其阈值电压为VTQ4，其有效阈值电压为VTQ4_Eff。可选的，该晶体管可以由硅(Si)、锗(Ge)或其他材料制成。Q4的衬底耦合到参考电压产生模块702的输出端配置为接收参考电压Vgate,Q4的栅极耦合到脉冲信号产生模块701的输出端配置为接收驱动信号DRV2，Q4的源极耦合到Q1的栅极，在导通时配置为Q1栅极的放电支路，Q4的漏极接信号地SGND。
根据另一个实施例，Q4可以是增强型P型晶体管，其阈值电压VTQ4为负值，其有效阈值电压VTQ4_Eff为：
Figure BDA0003341129160000121
其中
Figure BDA0003341129160000122
为衬底系数，φs为表面势。
图7所示驱动电路工作原理如下(此处以参考电压Vgate为6V为例)：
-首先，参考电压产生模块702会产生一个相对稳定的参考电压Vgate,使Q2处在导通的状态。
-当DRV2为低电平时(即VDRV2低＝0)，Q4导通，但电流IDRV2＝0,所以VG＝0，Q1关断。
-当DRV2跳变为高电平(例如VDRV2高为12V，在实际应用中，DRV2的高电平可以更高，但必须不低于Q1的目标工作电压VGTarget)时,根据公式VG≤＝Vgate-VTQ2(2)和公式(5)，VG-Vgate≤-VTQ2较小，此时VTQ4_Eff与VTQ4接近，为负值，Q4变为关断状态，Q2仍然处于导通状态，根据公式(2)，Q1的栅极电压VG可以上升到VGTarget附近，因此Q1被导通。即在实际使用中，Q1充电时驱动电路中Q2导通Q4断开。
-当DRV2跳变回低电平时(即VDRV2低＝0)，根据公式(2)和公式(5)，VG-Vgate≤-6V,VTQ4_Eff是正值，Q4导通，此时Q2和Q4都处于导通状态，Q1的栅极可以通过Q2和Q4两条通路进行放电。
图7所示的驱动电路，允许使用阈值电压VTQ4为负的增强型的P型晶体管，而这类器件较图6(a)所示电路中的耗尽型P型晶体管Q3更容易获得，成本更低。
本申请还提供了一种驱动氮化镓(GaN)功率晶体管的方法，包括利用等效可控电流源给氮化镓(GaN)功率晶体管栅极充电和/或放电，并且利用独立于所述等效可控电流源的固定的参考电压来确定所述氮化镓(GaN)功率晶体管的栅极电压水平。
本申请还提供了一种电子设备，包括如前所述的氮化镓(GaN)功率晶体管驱动电路和氮化镓(GaN)功率晶体管。
上述实施例仅供说明本发明之用，而并非是对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本发明公开的范畴。

Claims (9)

1.一种氮化镓功率晶体管驱动电路，包括
驱动模块，配置为对所述氮化镓功率晶体管的控制极充电或者放电，并且控制所述氮化镓功率晶体管(Q1)栅极电压水平；其中所述驱动模块包括第一驱动晶体管(Q2)，其控制极配置为接收固定的参考电压，其第一极配置为接收周期性的驱动信号，其第二极耦合到所述氮化镓功率晶体管的控制极，其中所述第一驱动晶体管为氮化镓晶体管；
其中所述驱动信号的高电平值大于等于所述氮化镓功率晶体管的目标工作电压；并且所述第一驱动晶体管的控制极最大耐受电压与其阈值电压之差大于等于所述氮化镓功率晶体管的目标工作电压。
2.如权利要求1所述的驱动电路，其中所述驱动模块还包括串联在所述第一驱动晶体管的第一极的第一电阻(R1)。
3.如权利要求1所述的驱动电路，其中所述驱动模块还包括串联在所述第一驱动晶体管的第一极的RCD网络，其中所述RCD网络包括三条配置为接收所述周期性驱动信号的并联支路，其中第一条支路包括串联连接的第一二极管(D3)和第二电阻(R3)，其中所述第一二极管(D3)的阳极耦合到所述第二电阻(R3)的一端，阴极接收所述周期性的驱动信号；第二条支路包括第三电阻(R2)；第三条支路包括第一电容(C2)。
4.如权利要求1所述的驱动电路，其中所述驱动模块还包括第二驱动晶体管(Q3)，其类型与所述第一驱动晶体管的类型互补，并且是耗尽型晶体管，其第二极耦合到所述第一驱动晶体管的第二极，其第一极接地，其控制极配置为接收所述周期性驱动信号；
其中所述驱动信号的高电平与所述第二驱动晶体管的阈值电压之差大于所述参考电压与所述第一驱动晶体管的阈值电压之差。
5.如权利要求1所述的驱动电路，所述驱动模块还包括第三驱动晶体管(Q4),其类型与所述第一驱动晶体管的类型互补，并且是增强型晶体管；其第二极耦合到所述第一驱动晶体管的第二极，其第一极接地，其控制极配置为接收所述周期性驱动信号，其衬底配置为接收所述参考电压；
其中所述驱动信号的高电平与所述第三驱动晶体管的有效阈值电压之差大于所述参考信号与所述第一驱动晶体管的阈值电压之差。
6.如权利要求1所述的驱动电路，还包括脉冲信号产生模块，配置为向所述驱动模块提供所述周期性驱动信号。
7.如权利要求1所述的驱动电路，还包括参考电压产生模块，所述参考电压产生模块包括并联在第一驱动晶体管(Q2)控制极和信号地之间的第二电容(C1)和第二二极管(D2)，第二二极管(D2)的阳极耦合到信号地，阴极耦合到第一驱动晶体管(Q2)的控制极，所述参考电压产生模块配置为向所述驱动模块提供所述固定的参考电压。
8.一种驱动氮化镓功率晶体管的方法，包括利用等效可控电流源给氮化镓功率晶体管栅极充电和/或放电，并且利用独立于所述等效可控电流源的固定的参考电压确定所述氮化镓功率晶体管的栅极电压水平。
9.一种驱动氮化镓功率晶体管的电子设备，包括如权利要求1-7所述的驱动电路和氮化镓功率晶体管。
CN202111308670.6A 2021-11-05 2021-11-05 一种氮化镓功率晶体管驱动电路 Pending CN116094506A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111308670.6A CN116094506A (zh) 2021-11-05 2021-11-05 一种氮化镓功率晶体管驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111308670.6A CN116094506A (zh) 2021-11-05 2021-11-05 一种氮化镓功率晶体管驱动电路

Publications (1)

Publication Number Publication Date
CN116094506A true CN116094506A (zh) 2023-05-09

Family

ID=86185579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111308670.6A Pending CN116094506A (zh) 2021-11-05 2021-11-05 一种氮化镓功率晶体管驱动电路

Country Status (1)

Country Link
CN (1) CN116094506A (zh)

Similar Documents

Publication Publication Date Title
US9264022B2 (en) Level shift circuit
US7893732B2 (en) Driver circuit
JP2012227919A (ja) 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
US9831856B2 (en) Electronic drive circuit and method
JP2016119700A (ja) 半導体装置
CN113659966B (zh) 一种用于GaN功率管的高侧双NMOS管分段驱动系统
CN115133629B (zh) 充电控制电路、控制方法以及锂电池高边驱动电路
US10135426B1 (en) Gate charge and discharge regulating circuit for gate control device
KR20060059996A (ko) 제어 회로 및 공진 드라이버 회로 동작 방법
KR102028388B1 (ko) 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치
US10483977B1 (en) Level shifter
AU2012220887A1 (en) Driver circuit for a semiconductor power switch
JP2023062427A (ja) スイッチング回路、ｄｃ／ｄｃコンバータおよびその制御回路
US10819236B2 (en) Control of a power stage of a switched-mode power supply
US11942942B1 (en) High-speed level-shifter for power-conversion applications
US6813169B2 (en) Inverter device capable of reducing through current
JP2007235859A (ja) 自己消弧型半導体素子の駆動装置
KR102026929B1 (ko) 전력 스위치용 게이트 구동회로
CN116094506A (zh) 一种氮化镓功率晶体管驱动电路
KR102657175B1 (ko) GaN FET용 구동회로
US11394372B2 (en) Wide band gap power semiconductor system and driving method thereof
US12126329B2 (en) Driving circuit
US20240178829A1 (en) Driving circuit
TWI846201B (zh) 用於電源轉換設備的控制裝置
CN116436450B (zh) Mos型半导体器件的栅极驱动电路和电力变换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination