JP2000059195A - ゲートドライブ回路 - Google Patents
ゲートドライブ回路Info
- Publication number
- JP2000059195A JP2000059195A JP10220434A JP22043498A JP2000059195A JP 2000059195 A JP2000059195 A JP 2000059195A JP 10220434 A JP10220434 A JP 10220434A JP 22043498 A JP22043498 A JP 22043498A JP 2000059195 A JP2000059195 A JP 2000059195A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitance
- gate
- voltage
- charged
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 ＩＧＢＴ１６のゲート１７，エミッタ１９間
の静電容量２０に充電された充電電圧をゲート電圧とし
てＩＧＢＴ１６を駆動するゲートドライブ回路におい
て、電圧源２６の単一化および消費電力の低減化を図
る。 【解決手段】 電圧源２６により充電されるコンデンサ
２５、静電容量２０およびスイッチとなるＭＯＳＦＥＴ
２７を直列に接続して成る充電回路により静電容量２０
を順方向に充電し、静電容量２０、第１のダイオード２
２およびスイッチとなるＭＯＳＦＥＴ２４を直列に接続
して成る放電回路により静電容量２０の充電電圧を放電
し、該放電回路に存在するインダクタンス成分により静
電容量２０に逆方向に充電し、その後、この逆方向の充
電電圧を再度、コンデンサ２５の充電電圧と共に、静電
容量２０を順方向に充電するのに用いる。
の静電容量２０に充電された充電電圧をゲート電圧とし
てＩＧＢＴ１６を駆動するゲートドライブ回路におい
て、電圧源２６の単一化および消費電力の低減化を図
る。 【解決手段】 電圧源２６により充電されるコンデンサ
２５、静電容量２０およびスイッチとなるＭＯＳＦＥＴ
２７を直列に接続して成る充電回路により静電容量２０
を順方向に充電し、静電容量２０、第１のダイオード２
２およびスイッチとなるＭＯＳＦＥＴ２４を直列に接続
して成る放電回路により静電容量２０の充電電圧を放電
し、該放電回路に存在するインダクタンス成分により静
電容量２０に逆方向に充電し、その後、この逆方向の充
電電圧を再度、コンデンサ２５の充電電圧と共に、静電
容量２０を順方向に充電するのに用いる。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＧＢＴ（Insu
lated Gate Bipolar Transister）やＭＯＳＦＥＴ等の
ＭＯＳゲートトランジスタの駆動回路に関するものであ
る。
lated Gate Bipolar Transister）やＭＯＳＦＥＴ等の
ＭＯＳゲートトランジスタの駆動回路に関するものであ
る。
【０００２】
【従来の技術】図７は、例えば特開平５−１６１３４３
号公報に記載された、従来のＭＯＳゲートトランジスタ
のゲートドライブ回路を示す回路図である。ここではＭ
ＯＳゲートトランジスタとして、ＭＯＳゲートの高速ス
イッチング特性とバイポーラトランジスタ動作による高
耐圧、高導通特性を兼ね備えたデバイスであるＩＧＢＴ
を用いる。図において、１はＩＧＢＴ、２、３、４はＩ
ＧＢＴ１の制御端子としてのゲート（Ｇ）、コレクタ
（Ｃ）、およびエミッタ（Ｅ）、５はゲート２、エミッ
タ４間の静電容量である。また、６はゲート２に接続さ
れたゲート保護抵抗、７は正極性の電圧源、８は電圧源
７により充電される第１のコンデンサ、９はＰ型のＭＯ
ＳＦＥＴ、１０は静電容量５、ゲート保護抵抗６、Ｐ型
のＭＯＳＦＥＴ９、および第１のコンデンサ８を直列に
接続して構成され、Ｐ型のＭＯＳＦＥＴ９のＯＮ／ＯＦ
Ｆにより開閉する第１の回路である。また、１１は負極
性の電圧源、１２は電圧源１１により充電される第２の
コンデンサ、１３はＮ型のＭＯＳＦＥＴ、１４は静電容
量５、ゲート保護抵抗６、Ｎ型のＭＯＳＦＥＴ１３、お
よび第２のコンデンサ１２を直列に接続して構成され、
Ｎ型のＭＯＳＦＥＴ１３のＯＮ／ＯＦＦにより開閉する
第２の回路である。さらに１５はＰ型のＭＯＳＦＥＴ９
およびＮ型のＭＯＳＦＥＴ１３の互いに接続されたゲー
トに入力される制御信号（Ａ）である。
号公報に記載された、従来のＭＯＳゲートトランジスタ
のゲートドライブ回路を示す回路図である。ここではＭ
ＯＳゲートトランジスタとして、ＭＯＳゲートの高速ス
イッチング特性とバイポーラトランジスタ動作による高
耐圧、高導通特性を兼ね備えたデバイスであるＩＧＢＴ
を用いる。図において、１はＩＧＢＴ、２、３、４はＩ
ＧＢＴ１の制御端子としてのゲート（Ｇ）、コレクタ
（Ｃ）、およびエミッタ（Ｅ）、５はゲート２、エミッ
タ４間の静電容量である。また、６はゲート２に接続さ
れたゲート保護抵抗、７は正極性の電圧源、８は電圧源
７により充電される第１のコンデンサ、９はＰ型のＭＯ
ＳＦＥＴ、１０は静電容量５、ゲート保護抵抗６、Ｐ型
のＭＯＳＦＥＴ９、および第１のコンデンサ８を直列に
接続して構成され、Ｐ型のＭＯＳＦＥＴ９のＯＮ／ＯＦ
Ｆにより開閉する第１の回路である。また、１１は負極
性の電圧源、１２は電圧源１１により充電される第２の
コンデンサ、１３はＮ型のＭＯＳＦＥＴ、１４は静電容
量５、ゲート保護抵抗６、Ｎ型のＭＯＳＦＥＴ１３、お
よび第２のコンデンサ１２を直列に接続して構成され、
Ｎ型のＭＯＳＦＥＴ１３のＯＮ／ＯＦＦにより開閉する
第２の回路である。さらに１５はＰ型のＭＯＳＦＥＴ９
およびＮ型のＭＯＳＦＥＴ１３の互いに接続されたゲー
トに入力される制御信号（Ａ）である。
【０００３】図に示すように、エミッタ４は接地され、
電圧源７、１１の基準電位および、第１および第２のコ
ンデンサ８、１２の接続点となる。上記のように構成さ
れるゲートドライブ回路では、ＩＧＢＴ１のゲート２、
エミッタ４間の静電容量５に充電される充電電圧をＩＧ
ＢＴ１のゲート電圧として、このゲート電圧を制御する
ことでＩＧＢＴ１をＯＮ／ＯＦＦスイッチング制御す
る。このゲートドライブ回路の動作を、以下に説明す
る。
電圧源７、１１の基準電位および、第１および第２のコ
ンデンサ８、１２の接続点となる。上記のように構成さ
れるゲートドライブ回路では、ＩＧＢＴ１のゲート２、
エミッタ４間の静電容量５に充電される充電電圧をＩＧ
ＢＴ１のゲート電圧として、このゲート電圧を制御する
ことでＩＧＢＴ１をＯＮ／ＯＦＦスイッチング制御す
る。このゲートドライブ回路の動作を、以下に説明す
る。
【０００４】まず、第１のコンデンサ８は電圧源７によ
り正極性に充電され、一方第２のコンデンサ１２は電圧
源１１により負極性に充電される。制御信号１５が負電
圧であるとき、Ｐ型のＭＯＳＦＥＴ９のゲートはソース
に対して負電圧となり、Ｎ型のＭＯＳＦＥＴ１３のゲー
トはソースに対してほぼ同電圧となる。即ち、Ｐ型のＭ
ＯＳＦＥＴ９はＯＮし、Ｎ型のＭＯＳＦＥＴ１３はＯＦ
Ｆするので、第１の回路１０が閉じ、静電容量５はゲー
ト２がエミッタ４に対して正電圧となる順方向に、第１
のコンデンサ８より充電電流が流れ、電圧源７の電圧ま
で充電される。第１の回路１０が閉じ、第２の回路１４
が開いている期間はこの状態が維持され、静電容量５が
順方向に充電されることによりＩＧＢＴ１のゲート電圧
が正電圧となるため、ＩＧＢＴ１はＯＮする。
り正極性に充電され、一方第２のコンデンサ１２は電圧
源１１により負極性に充電される。制御信号１５が負電
圧であるとき、Ｐ型のＭＯＳＦＥＴ９のゲートはソース
に対して負電圧となり、Ｎ型のＭＯＳＦＥＴ１３のゲー
トはソースに対してほぼ同電圧となる。即ち、Ｐ型のＭ
ＯＳＦＥＴ９はＯＮし、Ｎ型のＭＯＳＦＥＴ１３はＯＦ
Ｆするので、第１の回路１０が閉じ、静電容量５はゲー
ト２がエミッタ４に対して正電圧となる順方向に、第１
のコンデンサ８より充電電流が流れ、電圧源７の電圧ま
で充電される。第１の回路１０が閉じ、第２の回路１４
が開いている期間はこの状態が維持され、静電容量５が
順方向に充電されることによりＩＧＢＴ１のゲート電圧
が正電圧となるため、ＩＧＢＴ１はＯＮする。
【０００５】次に、制御信号１５が正電圧であるとき、
Ｐ型のＭＯＳＦＥＴ９のゲートはソースに対してほぼ同
電圧となり、Ｎ型のＭＯＳＦＥＴ１３のゲートはソース
に対して正電圧となる。即ち、Ｐ型のＭＯＳＦＥＴ９は
ＯＦＦし、Ｎ型のＭＯＳＦＥＴ１３はＯＮするので、第
１の回路１０が開き、第２の回路１４が閉じて、静電容
量５はゲート２がエミッタ４に対して負電圧となる逆方
向に、第２のコンデンサ１２より充電電流が流れ、電圧
源１１の電圧まで充電される。第１の回路１０が開き、
第２の回路１４が閉じている期間はこの状態が維持さ
れ、静電容量５が逆方向に充電されることによりＩＧＢ
Ｔ１のゲート電圧が負電圧となるため、ＩＧＢＴ１はＯ
ＦＦする。ＩＧＢＴ１をＯＦＦするには、ゲート２がエ
ミッタ４に対してほぼ同電位であれば良いが、ノイズ等
の影響で誤ってＯＮしないように確実にＯＦＦ状態を保
持するため、ゲート電圧を負電圧とする。
Ｐ型のＭＯＳＦＥＴ９のゲートはソースに対してほぼ同
電圧となり、Ｎ型のＭＯＳＦＥＴ１３のゲートはソース
に対して正電圧となる。即ち、Ｐ型のＭＯＳＦＥＴ９は
ＯＦＦし、Ｎ型のＭＯＳＦＥＴ１３はＯＮするので、第
１の回路１０が開き、第２の回路１４が閉じて、静電容
量５はゲート２がエミッタ４に対して負電圧となる逆方
向に、第２のコンデンサ１２より充電電流が流れ、電圧
源１１の電圧まで充電される。第１の回路１０が開き、
第２の回路１４が閉じている期間はこの状態が維持さ
れ、静電容量５が逆方向に充電されることによりＩＧＢ
Ｔ１のゲート電圧が負電圧となるため、ＩＧＢＴ１はＯ
ＦＦする。ＩＧＢＴ１をＯＦＦするには、ゲート２がエ
ミッタ４に対してほぼ同電位であれば良いが、ノイズ等
の影響で誤ってＯＮしないように確実にＯＦＦ状態を保
持するため、ゲート電圧を負電圧とする。
【０００６】また、制御信号１５の極性を変化させて、
ＩＧＢＴ１のＯＮ／ＯＦＦスイッチング制御するが、そ
の際、アンプにより制御信号１５の変化率を制限し、制
限された信号を増幅して用いることにより、Ｐ型のＭＯ
ＳＦＥＴ９およびＮ型のＭＯＳＦＥＴ１３のＯＮ時のＯ
Ｎ抵抗が、高インピーダンスから一気に低インピーダン
スになることを抑制し、第１および第２の回路１０、１
４に流れ始める電流を制限する。これにより、静電容量
５即ちＩＧＢＴ１のゲート電圧の立ち上がりおよび立ち
下がりの変化率を制御できる。
ＩＧＢＴ１のＯＮ／ＯＦＦスイッチング制御するが、そ
の際、アンプにより制御信号１５の変化率を制限し、制
限された信号を増幅して用いることにより、Ｐ型のＭＯ
ＳＦＥＴ９およびＮ型のＭＯＳＦＥＴ１３のＯＮ時のＯ
Ｎ抵抗が、高インピーダンスから一気に低インピーダン
スになることを抑制し、第１および第２の回路１０、１
４に流れ始める電流を制限する。これにより、静電容量
５即ちＩＧＢＴ１のゲート電圧の立ち上がりおよび立ち
下がりの変化率を制御できる。
【０００７】
【発明が解決しようとする課題】従来のＩＧＢＴ１のゲ
ートドライブ回路は以上のように構成されているため、
静電容量５を順方向と逆方向とに充電するのに電圧源
７、１１が２個必要となり、そのための電源回路も２個
必要で、小型化、低コスト化の妨げとなっていた。ま
た、ＩＧＢＴ１のＯＮ時とＯＦＦ時にそれぞれ静電容量
５への充電電力が必要であるため、ＯＮ／ＯＦＦの繰り
返し周波数が大きい場合には、ゲートドライブ回路の消
費電力が大きくなり、さらにこれにより電源回路が大型
化するという問題点があった。
ートドライブ回路は以上のように構成されているため、
静電容量５を順方向と逆方向とに充電するのに電圧源
７、１１が２個必要となり、そのための電源回路も２個
必要で、小型化、低コスト化の妨げとなっていた。ま
た、ＩＧＢＴ１のＯＮ時とＯＦＦ時にそれぞれ静電容量
５への充電電力が必要であるため、ＯＮ／ＯＦＦの繰り
返し周波数が大きい場合には、ゲートドライブ回路の消
費電力が大きくなり、さらにこれにより電源回路が大型
化するという問題点があった。
【０００８】この発明は、上記のような問題点を解消す
るために成されたものであって、電圧源が１個で、消費
電力が低減でき、小型化、低コスト化を図ることができ
る、ＭＯＳゲートトランジスタのゲートドライブ回路を
得ることを目的とする。
るために成されたものであって、電圧源が１個で、消費
電力が低減でき、小型化、低コスト化を図ることができ
る、ＭＯＳゲートトランジスタのゲートドライブ回路を
得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係わる請求項
１記載のゲートドライブ回路は、ＭＯＳゲートトランジ
スタの制御端子間の静電容量に充電される充電電圧をゲ
ート電圧として、該ＭＯＳゲートトランジスタをＯＮ／
ＯＦＦスイッチング制御する回路構成であって、上記静
電容量と第１のダイオードと第１のスイッチとを直列に
接続して成り該第１のスイッチを操作することにより開
閉する第１の回路と、電圧源により充電されるコンデン
サと上記静電容量と第２のスイッチとを直列に接続して
成り該第２のスイッチを操作することにより開閉する第
２の回路とを備え、該第１および第２の回路を交互に閉
じることにより、該第２の回路の閉時に上記静電容量に
順方向に充電された充電電圧を、該第１の回路の閉時に
上記第１のダイオードを介して放電し、その後該第１の
回路に存在するインダクタンス成分により上記静電容量
を逆方向に充電して保持し、この保持された逆方向電圧
を該第２の回路の閉時に、上記コンデンサの充電電圧と
共に再び上記静電容量を順方向に充電するのに用いるも
のである。
１記載のゲートドライブ回路は、ＭＯＳゲートトランジ
スタの制御端子間の静電容量に充電される充電電圧をゲ
ート電圧として、該ＭＯＳゲートトランジスタをＯＮ／
ＯＦＦスイッチング制御する回路構成であって、上記静
電容量と第１のダイオードと第１のスイッチとを直列に
接続して成り該第１のスイッチを操作することにより開
閉する第１の回路と、電圧源により充電されるコンデン
サと上記静電容量と第２のスイッチとを直列に接続して
成り該第２のスイッチを操作することにより開閉する第
２の回路とを備え、該第１および第２の回路を交互に閉
じることにより、該第２の回路の閉時に上記静電容量に
順方向に充電された充電電圧を、該第１の回路の閉時に
上記第１のダイオードを介して放電し、その後該第１の
回路に存在するインダクタンス成分により上記静電容量
を逆方向に充電して保持し、この保持された逆方向電圧
を該第２の回路の閉時に、上記コンデンサの充電電圧と
共に再び上記静電容量を順方向に充電するのに用いるも
のである。
【００１０】この発明に係わる請求項２記載のゲートド
ライブ回路は、請求項１において、電圧源により充電さ
れるコンデンサの容量が、ＭＯＳゲートトランジスタの
制御端子間の静電容量に比して十分大きいものである。
ライブ回路は、請求項１において、電圧源により充電さ
れるコンデンサの容量が、ＭＯＳゲートトランジスタの
制御端子間の静電容量に比して十分大きいものである。
【００１１】この発明に係わる請求項３記載のゲートド
ライブ回路は、請求項１または２において、第１の回路
と第２の回路とが静電容量を含む所定の領域を共有し、
ＭＯＳゲートトランジスタのゲートに接続されるゲート
保護抵抗を上記共有領域内に設け、上記ゲート保護抵抗
Ｒ、上記第１の回路内に存在するインダクタンスＬ、お
よび上記静電容量の容量Ｃが、該第１の回路内で直列に
接続され、（４Ｌ／Ｃ）≧Ｒ2を満たすものである。
ライブ回路は、請求項１または２において、第１の回路
と第２の回路とが静電容量を含む所定の領域を共有し、
ＭＯＳゲートトランジスタのゲートに接続されるゲート
保護抵抗を上記共有領域内に設け、上記ゲート保護抵抗
Ｒ、上記第１の回路内に存在するインダクタンスＬ、お
よび上記静電容量の容量Ｃが、該第１の回路内で直列に
接続され、（４Ｌ／Ｃ）≧Ｒ2を満たすものである。
【００１２】この発明に係わる請求項４記載のゲートド
ライブ回路は、請求項１または２において、第１の回路
と第２の回路とが静電容量を含む所定の領域を共有し、
該共有領域内に、上記静電容量の逆方向充電を制御する
抵抗Ｒ１とＭＯＳゲートトランジスタのゲートに接続さ
れるゲート保護抵抗となる抵抗Ｒ２とをそれぞれダイオ
ードを備えて並列に挿入し、上記ダイオードを互いに逆
方向に接続することにより、上記抵抗Ｒ１は上記第１の
回路内で上記静電容量を逆方向充電時に、上記抵抗Ｒ２
は上記第２の回路内で上記静電容量を順方向充電時にそ
れぞれ用いられ、しかも、上記抵抗Ｒ１、上記第１の回
路内に存在するインダクタンスＬ、および上記静電容量
の容量Ｃが、該第１の回路内で直列に接続され、（４Ｌ
／Ｃ）≧（Ｒ１）2を満たすものである。
ライブ回路は、請求項１または２において、第１の回路
と第２の回路とが静電容量を含む所定の領域を共有し、
該共有領域内に、上記静電容量の逆方向充電を制御する
抵抗Ｒ１とＭＯＳゲートトランジスタのゲートに接続さ
れるゲート保護抵抗となる抵抗Ｒ２とをそれぞれダイオ
ードを備えて並列に挿入し、上記ダイオードを互いに逆
方向に接続することにより、上記抵抗Ｒ１は上記第１の
回路内で上記静電容量を逆方向充電時に、上記抵抗Ｒ２
は上記第２の回路内で上記静電容量を順方向充電時にそ
れぞれ用いられ、しかも、上記抵抗Ｒ１、上記第１の回
路内に存在するインダクタンスＬ、および上記静電容量
の容量Ｃが、該第１の回路内で直列に接続され、（４Ｌ
／Ｃ）≧（Ｒ１）2を満たすものである。
【００１３】この発明に係わる請求項５記載のゲートド
ライブ回路は、請求項１〜４のいずれかにおいて、第１
の回路内に、第１のダイオードの正極側と静電容量との
間に過飽和リアクトルを直列に挿入するものである。
ライブ回路は、請求項１〜４のいずれかにおいて、第１
の回路内に、第１のダイオードの正極側と静電容量との
間に過飽和リアクトルを直列に挿入するものである。
【００１４】この発明に係わる請求項６記載のゲートド
ライブ回路は、請求項５において、第１の回路と第２の
回路とが静電容量を含む所定の領域を共有し、上記第１
の回路内の第１のスイッチと過飽和リアクトルと上記第
２の回路内の第２のスイッチとが直列に接続されるもの
である。
ライブ回路は、請求項５において、第１の回路と第２の
回路とが静電容量を含む所定の領域を共有し、上記第１
の回路内の第１のスイッチと過飽和リアクトルと上記第
２の回路内の第２のスイッチとが直列に接続されるもの
である。
【００１５】この発明に係わる請求項７記載のゲートド
ライブ回路は、請求項６において、第２のスイッチに遅
延回路を接続して、第２の回路のみの閉時の後、第１お
よび第２の回路の双方が閉じる期間を設け、その期間に
上記第２の回路内のコンデンサの充電電圧を上記第１の
回路内の過飽和リアクトルに放電させ該過飽和リアクト
ルに電磁エネルギを蓄積し、その後第１の回路のみの閉
時に、上記過飽和リアクトルに蓄積された上記電磁エネ
ルギと上記静電容量に順方向に充電された充電電圧を放
電し、その後該静電容量を逆方向に充電するものであ
る。
ライブ回路は、請求項６において、第２のスイッチに遅
延回路を接続して、第２の回路のみの閉時の後、第１お
よび第２の回路の双方が閉じる期間を設け、その期間に
上記第２の回路内のコンデンサの充電電圧を上記第１の
回路内の過飽和リアクトルに放電させ該過飽和リアクト
ルに電磁エネルギを蓄積し、その後第１の回路のみの閉
時に、上記過飽和リアクトルに蓄積された上記電磁エネ
ルギと上記静電容量に順方向に充電された充電電圧を放
電し、その後該静電容量を逆方向に充電するものであ
る。
【００１６】この発明に係わる請求項８記載のゲートド
ライブ回路は、請求項１〜６のいずれかにおいて、第１
の回路内にリアクトルを直列に挿入し、第２のスイッチ
に遅延回路を接続して、第２の回路のみの閉時の後、第
１および第２の回路の双方が閉じる期間を設け、その期
間に上記第２の回路内のコンデンサの充電電圧を上記第
１の回路内の上記リアクトルに放電させ該リアクトルに
電磁エネルギを蓄積し、その後第１の回路のみの閉時
に、上記リアクトルに蓄積された上記電磁エネルギと上
記静電容量に順方向に充電された充電電圧を放電し、そ
の後該静電容量を逆方向に充電するものである。
ライブ回路は、請求項１〜６のいずれかにおいて、第１
の回路内にリアクトルを直列に挿入し、第２のスイッチ
に遅延回路を接続して、第２の回路のみの閉時の後、第
１および第２の回路の双方が閉じる期間を設け、その期
間に上記第２の回路内のコンデンサの充電電圧を上記第
１の回路内の上記リアクトルに放電させ該リアクトルに
電磁エネルギを蓄積し、その後第１の回路のみの閉時
に、上記リアクトルに蓄積された上記電磁エネルギと上
記静電容量に順方向に充電された充電電圧を放電し、そ
の後該静電容量を逆方向に充電するものである。
【００１７】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施の形態を図について説明する。図１は、この発明
の実施の形態１によるＭＯＳゲートトランジスタのゲー
トドライブ回路を示す回路図である。図において、１６
はＭＯＳゲートトランジスタとしてのＩＧＢＴ、１７、
１８、１９はＩＧＢＴ１６の制御端子としてのゲート
（Ｇ）、コレクタ（Ｃ）、およびエミッタ（Ｅ）、２０
はゲート１７、エミッタ１９間の静電容量である。ま
た、２１はゲート１７に接続されたゲート保護抵抗、２
２は第１のダイオード、２３は第１のダイオード２２の
正極側に接続された過飽和リアクトル、２４は第１のス
イッチとしてのＮ型ＭＯＳＦＥＴであり、静電容量２
０、ゲート保護抵抗２１、過飽和リアクトル２３、第１
のダイオード２２、およびＮ型ＭＯＳＦＥＴ２４は直列
に接続されて、Ｎ型ＭＯＳＦＥＴ２４のＯＮ／ＯＦＦ操
作により開閉する第１の回路を構成する。
一実施の形態を図について説明する。図１は、この発明
の実施の形態１によるＭＯＳゲートトランジスタのゲー
トドライブ回路を示す回路図である。図において、１６
はＭＯＳゲートトランジスタとしてのＩＧＢＴ、１７、
１８、１９はＩＧＢＴ１６の制御端子としてのゲート
（Ｇ）、コレクタ（Ｃ）、およびエミッタ（Ｅ）、２０
はゲート１７、エミッタ１９間の静電容量である。ま
た、２１はゲート１７に接続されたゲート保護抵抗、２
２は第１のダイオード、２３は第１のダイオード２２の
正極側に接続された過飽和リアクトル、２４は第１のス
イッチとしてのＮ型ＭＯＳＦＥＴであり、静電容量２
０、ゲート保護抵抗２１、過飽和リアクトル２３、第１
のダイオード２２、およびＮ型ＭＯＳＦＥＴ２４は直列
に接続されて、Ｎ型ＭＯＳＦＥＴ２４のＯＮ／ＯＦＦ操
作により開閉する第１の回路を構成する。
【００１８】２５は正極性の電圧源２６により充電され
るコンデンサ、２７は第２のスイッチとしてのＰ型ＭＯ
ＳＦＥＴで、静電容量２０、ゲート保護抵抗２１、Ｐ型
ＭＯＳＦＥＴ２７、およびコンデンサ２５は直列に接続
されて、Ｐ型ＭＯＳＦＥＴ２７のＯＮ／ＯＦＦ操作によ
り開閉する第２の回路を構成する。また２８は、第１お
よび第２の回路の、静電容量２０とゲート保護抵抗２１
とを含む共有領域の分岐点で、この分岐点２８を介して
第１の回路内の過飽和リアクトル２３、第１のダイオー
ド２２、およびＮ型ＭＯＳＦＥＴ２４は、第２の回路内
のＰ型ＭＯＳＦＥＴ２７およびコンデンサ２５と直列に
接続される。さらに２９はＮ型ＭＯＳＦＥＴ２４および
Ｐ型ＭＯＳＦＥＴ２７の互いに接続されたゲートに入力
される制御信号（Ａ）である。また図に示すように、エ
ミッタ１９は接地され、電圧源２６の基準電位となる。
るコンデンサ、２７は第２のスイッチとしてのＰ型ＭＯ
ＳＦＥＴで、静電容量２０、ゲート保護抵抗２１、Ｐ型
ＭＯＳＦＥＴ２７、およびコンデンサ２５は直列に接続
されて、Ｐ型ＭＯＳＦＥＴ２７のＯＮ／ＯＦＦ操作によ
り開閉する第２の回路を構成する。また２８は、第１お
よび第２の回路の、静電容量２０とゲート保護抵抗２１
とを含む共有領域の分岐点で、この分岐点２８を介して
第１の回路内の過飽和リアクトル２３、第１のダイオー
ド２２、およびＮ型ＭＯＳＦＥＴ２４は、第２の回路内
のＰ型ＭＯＳＦＥＴ２７およびコンデンサ２５と直列に
接続される。さらに２９はＮ型ＭＯＳＦＥＴ２４および
Ｐ型ＭＯＳＦＥＴ２７の互いに接続されたゲートに入力
される制御信号（Ａ）である。また図に示すように、エ
ミッタ１９は接地され、電圧源２６の基準電位となる。
【００１９】上記のように構成されるゲートドライブ回
路では、ＩＧＢＴ１６のゲート１７、エミッタ１９間の
静電容量２０に充電される充電電圧をＩＧＢＴ１６のゲ
ート電圧として、このゲート電圧を制御することでＩＧ
ＢＴ１６をＯＮ／ＯＦＦスイッチング制御する。図２は
この実施の形態１によるゲートドライブ回路の各動作に
おける電流経路図、図３は動作波形を示すタイミングチ
ャート図であり、図１〜図３に基づいてこのゲートドラ
イブ回路の動作を以下に説明する。なお、図２において
は便宜上、ゲート保護抵抗２１と過飽和リアクトル２３
との図示を省略する。また、図３において、Ａは制御信
号２９、ＩＧは静電容量２０に流れる電流、ＶＧはゲー
ト電圧となる静電容量２０に充電される電圧を示し、ゲ
ート１７がエミッタ１９に対して正電圧となる方向を順
方向とする。
路では、ＩＧＢＴ１６のゲート１７、エミッタ１９間の
静電容量２０に充電される充電電圧をＩＧＢＴ１６のゲ
ート電圧として、このゲート電圧を制御することでＩＧ
ＢＴ１６をＯＮ／ＯＦＦスイッチング制御する。図２は
この実施の形態１によるゲートドライブ回路の各動作に
おける電流経路図、図３は動作波形を示すタイミングチ
ャート図であり、図１〜図３に基づいてこのゲートドラ
イブ回路の動作を以下に説明する。なお、図２において
は便宜上、ゲート保護抵抗２１と過飽和リアクトル２３
との図示を省略する。また、図３において、Ａは制御信
号２９、ＩＧは静電容量２０に流れる電流、ＶＧはゲー
ト電圧となる静電容量２０に充電される電圧を示し、ゲ
ート１７がエミッタ１９に対して正電圧となる方向を順
方向とする。
【００２０】コンデンサ２５は電圧源２６により充電さ
れ、その充電電圧は正極性でほぼ電圧源２６の出力電圧
に等しい。ここでコンデンサ２５の静電容量はＩＧＢＴ
１６のゲート１７、エミッタ１９間の静電容量２０に比
して十分大きいものとする。まず、制御信号２９がＩＧ
ＢＴ１６のエミッタ１９電位にほぼ等しいレベル、即
ち”Ｌ”レベルであるとき、Ｐ型ＭＯＳＦＥＴ２７のゲ
ートはソースに対して負電圧となり、Ｎ型ＭＯＳＦＥＴ
２４のゲートはソースに対してほぼ同電圧となる。即
ち、Ｐ型ＭＯＳＦＥＴ２７はＯＮし、Ｎ型ＭＯＳＦＥＴ
２４はＯＦＦするので、図２（ａ）に示すように、第２
の回路３０ａが閉じ、静電容量２０には順方向に、コン
デンサ２５より充電電流が流れ、電圧源２６のほぼ出力
電圧まで充電される。この時の順方向の充電電圧をＶ１
とする。第２の回路３０ａが閉じ、第１の回路３１（図
２（ｂ）参照）が開いている期間はこの状態が維持さ
れ、静電容量２０が順方向に充電されることによりＩＧ
ＢＴ１６のゲート電圧が正電圧となるため、ＩＧＢＴ１
６はＯＮする。
れ、その充電電圧は正極性でほぼ電圧源２６の出力電圧
に等しい。ここでコンデンサ２５の静電容量はＩＧＢＴ
１６のゲート１７、エミッタ１９間の静電容量２０に比
して十分大きいものとする。まず、制御信号２９がＩＧ
ＢＴ１６のエミッタ１９電位にほぼ等しいレベル、即
ち”Ｌ”レベルであるとき、Ｐ型ＭＯＳＦＥＴ２７のゲ
ートはソースに対して負電圧となり、Ｎ型ＭＯＳＦＥＴ
２４のゲートはソースに対してほぼ同電圧となる。即
ち、Ｐ型ＭＯＳＦＥＴ２７はＯＮし、Ｎ型ＭＯＳＦＥＴ
２４はＯＦＦするので、図２（ａ）に示すように、第２
の回路３０ａが閉じ、静電容量２０には順方向に、コン
デンサ２５より充電電流が流れ、電圧源２６のほぼ出力
電圧まで充電される。この時の順方向の充電電圧をＶ１
とする。第２の回路３０ａが閉じ、第１の回路３１（図
２（ｂ）参照）が開いている期間はこの状態が維持さ
れ、静電容量２０が順方向に充電されることによりＩＧ
ＢＴ１６のゲート電圧が正電圧となるため、ＩＧＢＴ１
６はＯＮする。
【００２１】この状態で次に制御信号２９が電圧源２６
の出力電圧にほぼ等しいレベル、即ち”Ｈ”レベルにな
ると、Ｎ型ＭＯＳＦＥＴ２４のゲートはソースに対して
正電圧となり、Ｐ型ＭＯＳＦＥＴ２７のゲートはソース
に対してほぼ同電圧となる。即ち、Ｎ型ＭＯＳＦＥＴ２
４はＯＮし、Ｐ型ＭＯＳＦＥＴ２７はＯＦＦするので、
図２（ｂ）に示すように、第２の回路３０ａ（図２
（ａ）参照）が開き、第１の回路３１が閉じる。これに
より、第２の回路３０ａでの静電容量２０への順方向の
充電は停止し、第１の回路３１により、静電容量２０の
充電電圧は放電され、その後、第１の回路３１内のイン
ダクタンス成分により静電容量２０に逆方向に充電され
る。この場合、第１の回路３１内には過飽和リアクトル
２３が設けられているため、第１の回路３１内のインダ
クタンス成分は過飽和リアクトル２３の飽和後の空心リ
アクトルとしてのインダクタンスで決まる。
の出力電圧にほぼ等しいレベル、即ち”Ｈ”レベルにな
ると、Ｎ型ＭＯＳＦＥＴ２４のゲートはソースに対して
正電圧となり、Ｐ型ＭＯＳＦＥＴ２７のゲートはソース
に対してほぼ同電圧となる。即ち、Ｎ型ＭＯＳＦＥＴ２
４はＯＮし、Ｐ型ＭＯＳＦＥＴ２７はＯＦＦするので、
図２（ｂ）に示すように、第２の回路３０ａ（図２
（ａ）参照）が開き、第１の回路３１が閉じる。これに
より、第２の回路３０ａでの静電容量２０への順方向の
充電は停止し、第１の回路３１により、静電容量２０の
充電電圧は放電され、その後、第１の回路３１内のイン
ダクタンス成分により静電容量２０に逆方向に充電され
る。この場合、第１の回路３１内には過飽和リアクトル
２３が設けられているため、第１の回路３１内のインダ
クタンス成分は過飽和リアクトル２３の飽和後の空心リ
アクトルとしてのインダクタンスで決まる。
【００２２】放電された静電容量２０の充電電圧が反転
し逆方向に充電されて振動するのは、第１の回路３１内
に直列に接続される回路内のインダクタンスＬ、静電容
量２０の容量Ｃおよびゲート保護抵抗Ｒが、（４Ｌ／
Ｃ）≧Ｒ2を満たす必要がある。ゲート保護抵抗Ｒが大
きくなると逆方向の充電電圧が低くなり、（４Ｌ／Ｃ）
＝Ｒ2となるとき、逆方向の充電電圧が０となる。放電
電流は、静電容量２０の充電電圧が反転し、逆方向に極
大になるまで、同一方向に流れる。さらに電流方向を反
転させて振動を継続しようとするが、第１のダイオード
２２によって阻止されるため、静電容量２０の充電電圧
は逆方向の極大値で保持される。この時の逆方向の充電
電圧をＶ２とする。第１の回路３１が閉じ、第２の回路
３０ａが開いている期間はこの状態が維持され、静電容
量２０が逆方向に充電されることによりＩＧＢＴ１６の
ゲート電圧が負電圧となるため、ＩＧＢＴ１６はＯＦＦ
する。ＩＧＢＴ１６をＯＦＦするには、ゲート１７がエ
ミッタ１９に対してほぼ同電位であれば良いが、ノイズ
等の影響で誤ってＯＮしないように確実にＯＦＦ状態を
保持するため、ゲート電圧を負電圧とする。
し逆方向に充電されて振動するのは、第１の回路３１内
に直列に接続される回路内のインダクタンスＬ、静電容
量２０の容量Ｃおよびゲート保護抵抗Ｒが、（４Ｌ／
Ｃ）≧Ｒ2を満たす必要がある。ゲート保護抵抗Ｒが大
きくなると逆方向の充電電圧が低くなり、（４Ｌ／Ｃ）
＝Ｒ2となるとき、逆方向の充電電圧が０となる。放電
電流は、静電容量２０の充電電圧が反転し、逆方向に極
大になるまで、同一方向に流れる。さらに電流方向を反
転させて振動を継続しようとするが、第１のダイオード
２２によって阻止されるため、静電容量２０の充電電圧
は逆方向の極大値で保持される。この時の逆方向の充電
電圧をＶ２とする。第１の回路３１が閉じ、第２の回路
３０ａが開いている期間はこの状態が維持され、静電容
量２０が逆方向に充電されることによりＩＧＢＴ１６の
ゲート電圧が負電圧となるため、ＩＧＢＴ１６はＯＦＦ
する。ＩＧＢＴ１６をＯＦＦするには、ゲート１７がエ
ミッタ１９に対してほぼ同電位であれば良いが、ノイズ
等の影響で誤ってＯＮしないように確実にＯＦＦ状態を
保持するため、ゲート電圧を負電圧とする。
【００２３】制御信号２９が”Ｈ”レベルの際の第１の
回路３１内の過飽和リアクトル２３の動作について、以
下に説明する。制御信号２９が”Ｈ”レベルになり第１
の回路３１が閉じて放電電流が流れようとすると、過飽
和リアクトル２３はその高インダクタンスにより放電電
流を阻止する。この間静電容量２０の電圧が過飽和リア
クトル２３の両端にかかり、所定の電圧、時間積を越え
る時間経過により、過飽和リアクトル２３は飽和し低イ
ンダクタンスとなり、放電電流は流れる。通常、第１お
よび第２の回路３１、３０ａ内のスイッチとなるＭＯＳ
ＦＥＴ２４、２７のＯＮ動作とＯＦＦ動作との動作時間
は同一ではなく、ＯＮ動作の動作時間の方が若干速いも
のである。このため、制御信号２９が”Ｈ”レベルにな
るとき、第１および第２の回路３１、３０ａが瞬間的に
双方閉じる状態となるが、第１の回路３１では放電開始
時の電流を過飽和リアクトル２３により阻止できるた
め、第２の回路３０ａによる静電容量への順方向の充電
動作と、第１の回路３１による放電動作とを完全に分離
できる。また、放電電流が流れて静電容量２０の充電電
圧が反転し、逆方向に極大になると第１のダイオード２
２がＯＦＦする。この時、通常、ダイオードにはリカバ
リー電流と称する逆電流が所定の短期間に流れるもので
あるが、第１のダイオード２２のリカバリー電流を過飽
和リアクトル２３によって阻止できるため、静電容量２
０の逆方向の充電電圧を降下させることなくほぼ完全に
極大値Ｖ２に保持できる。
回路３１内の過飽和リアクトル２３の動作について、以
下に説明する。制御信号２９が”Ｈ”レベルになり第１
の回路３１が閉じて放電電流が流れようとすると、過飽
和リアクトル２３はその高インダクタンスにより放電電
流を阻止する。この間静電容量２０の電圧が過飽和リア
クトル２３の両端にかかり、所定の電圧、時間積を越え
る時間経過により、過飽和リアクトル２３は飽和し低イ
ンダクタンスとなり、放電電流は流れる。通常、第１お
よび第２の回路３１、３０ａ内のスイッチとなるＭＯＳ
ＦＥＴ２４、２７のＯＮ動作とＯＦＦ動作との動作時間
は同一ではなく、ＯＮ動作の動作時間の方が若干速いも
のである。このため、制御信号２９が”Ｈ”レベルにな
るとき、第１および第２の回路３１、３０ａが瞬間的に
双方閉じる状態となるが、第１の回路３１では放電開始
時の電流を過飽和リアクトル２３により阻止できるた
め、第２の回路３０ａによる静電容量への順方向の充電
動作と、第１の回路３１による放電動作とを完全に分離
できる。また、放電電流が流れて静電容量２０の充電電
圧が反転し、逆方向に極大になると第１のダイオード２
２がＯＦＦする。この時、通常、ダイオードにはリカバ
リー電流と称する逆電流が所定の短期間に流れるもので
あるが、第１のダイオード２２のリカバリー電流を過飽
和リアクトル２３によって阻止できるため、静電容量２
０の逆方向の充電電圧を降下させることなくほぼ完全に
極大値Ｖ２に保持できる。
【００２４】次に、再び制御信号２９が”Ｌ”レベルに
なると、Ｎ型ＭＯＳＦＥＴ２４はＯＦＦし、Ｐ型ＭＯＳ
ＦＥＴ２７はＯＮするので、図２（ｃ）に示すように、
第２の回路３０ｂ（図２（ｂ）参照）が閉じ、第１の回
路３１が開く。この時、第２の回路３０ｂ内で、コンデ
ンサ２５の充電電圧が静電容量２０の逆方向の充電電圧
と同一方向となるため、静電容量２０に保持されていた
逆方向の充電電圧Ｖ２は、コンデンサ２５の充電電圧と
共に、再び静電容量２０を順方向に充電するのに用いら
れ、充電電流により静電容量２０は電圧源２６のほぼ出
力電圧であるＶ１まで充電され、ＩＧＢＴ１６はＯＮす
る。
なると、Ｎ型ＭＯＳＦＥＴ２４はＯＦＦし、Ｐ型ＭＯＳ
ＦＥＴ２７はＯＮするので、図２（ｃ）に示すように、
第２の回路３０ｂ（図２（ｂ）参照）が閉じ、第１の回
路３１が開く。この時、第２の回路３０ｂ内で、コンデ
ンサ２５の充電電圧が静電容量２０の逆方向の充電電圧
と同一方向となるため、静電容量２０に保持されていた
逆方向の充電電圧Ｖ２は、コンデンサ２５の充電電圧と
共に、再び静電容量２０を順方向に充電するのに用いら
れ、充電電流により静電容量２０は電圧源２６のほぼ出
力電圧であるＶ１まで充電され、ＩＧＢＴ１６はＯＮす
る。
【００２５】この後、制御信号２９が”Ｈ”レベルと”
Ｌ”レベルを繰り返すと、図２（ｂ）に示す状態と図２
（ｃ）に示す状態とを繰り返す。図３に示すように、制
御信号２９が”Ｈ”レベルから”Ｌ”レベルになると、
極大値Ｉ１となる順方向の充電電流がＴ１時間流れて、
静電容量２０には順方向の充電電圧Ｖ１が充電されて、
次に制御信号２９が”Ｈ”レベルになるまでのＴ２時間
の間、その電圧は保持される。次いで制御信号２９が”
Ｈ”レベルになると、極大値Ｉ２となる逆方向の充電電
流がＴ３時間流れて、静電容量２０には逆方向の充電電
圧Ｖ２が充電されて、次に制御信号２９が”Ｌ”レベル
になるまでの時間、その電圧は保持される。
Ｌ”レベルを繰り返すと、図２（ｂ）に示す状態と図２
（ｃ）に示す状態とを繰り返す。図３に示すように、制
御信号２９が”Ｈ”レベルから”Ｌ”レベルになると、
極大値Ｉ１となる順方向の充電電流がＴ１時間流れて、
静電容量２０には順方向の充電電圧Ｖ１が充電されて、
次に制御信号２９が”Ｈ”レベルになるまでのＴ２時間
の間、その電圧は保持される。次いで制御信号２９が”
Ｈ”レベルになると、極大値Ｉ２となる逆方向の充電電
流がＴ３時間流れて、静電容量２０には逆方向の充電電
圧Ｖ２が充電されて、次に制御信号２９が”Ｌ”レベル
になるまでの時間、その電圧は保持される。
【００２６】この実施の形態では、ＩＧＢＴ１６のゲー
トドライブ回路が制御信号２９によって上述したように
動作するため、ＩＧＢＴ１６をＯＮするために静電容量
２０に順方向に充電された充電電圧の静電エネルギを利
用して、静電容量２０に逆方向に充電して逆方向の充電
電圧を保持して、ＩＧＢＴ１６をＯＦＦする。さらに、
この逆方向に保持された充電電圧の静電エネルギを再
び、静電容量２０に順方向に充電するのに利用する。こ
のため、電圧源が１個で済み、消費電力も低減でき、ゲ
ートドライブ回路の小型化、低コスト化が図れる。ま
た、電圧源２６により充電されるコンデンサ２５の容量
を、静電容量２０の容量より十分大きくしたため、コン
デンサ２５の充電電圧を利用して静電容量２０を順方向
に短時間で充電でき、ＩＧＢＴ１６のスイッチングの０
Ｎ動作が高速化できる。
トドライブ回路が制御信号２９によって上述したように
動作するため、ＩＧＢＴ１６をＯＮするために静電容量
２０に順方向に充電された充電電圧の静電エネルギを利
用して、静電容量２０に逆方向に充電して逆方向の充電
電圧を保持して、ＩＧＢＴ１６をＯＦＦする。さらに、
この逆方向に保持された充電電圧の静電エネルギを再
び、静電容量２０に順方向に充電するのに利用する。こ
のため、電圧源が１個で済み、消費電力も低減でき、ゲ
ートドライブ回路の小型化、低コスト化が図れる。ま
た、電圧源２６により充電されるコンデンサ２５の容量
を、静電容量２０の容量より十分大きくしたため、コン
デンサ２５の充電電圧を利用して静電容量２０を順方向
に短時間で充電でき、ＩＧＢＴ１６のスイッチングの０
Ｎ動作が高速化できる。
【００２７】実施の形態２．次に、この発明の実施の形
態２を図について説明する。図４は、この発明の実施の
形態２によるＭＯＳゲートトランジスタのゲートドライ
ブ回路を示す回路図である。図に示す様に、上記実施の
形態１における第１および第２の回路の、静電容量２０
を含む共有領域に、ゲート保護抵抗２１の替わりに、抵
抗（Ｒ１）３２と抵抗（Ｒ２）３４とをそれぞれダイオ
ード３３、３５を備えて並列に挿入する。ダイオード３
３、３５は互いに逆方向に配設され、抵抗（Ｒ１）３２
は第１の回路内で静電容量２０を逆方向に充電する際
に、抵抗（Ｒ２）３４は第２の回路内で静電容量２０を
順方向に充電する際のゲート保護抵抗として用いられ
る。
態２を図について説明する。図４は、この発明の実施の
形態２によるＭＯＳゲートトランジスタのゲートドライ
ブ回路を示す回路図である。図に示す様に、上記実施の
形態１における第１および第２の回路の、静電容量２０
を含む共有領域に、ゲート保護抵抗２１の替わりに、抵
抗（Ｒ１）３２と抵抗（Ｒ２）３４とをそれぞれダイオ
ード３３、３５を備えて並列に挿入する。ダイオード３
３、３５は互いに逆方向に配設され、抵抗（Ｒ１）３２
は第１の回路内で静電容量２０を逆方向に充電する際
に、抵抗（Ｒ２）３４は第２の回路内で静電容量２０を
順方向に充電する際のゲート保護抵抗として用いられ
る。
【００２８】第１の回路内で静電容量２０を逆方向に充
電する際に、第１の回路内に直列に接続される回路内の
インダクタンスＬ、静電容量２０の容量Ｃおよび抵抗
（Ｒ１）３２が、（４Ｌ／Ｃ）≧（Ｒ１）2を満たす様
に、抵抗（Ｒ１）３２は設定される。上記条件内でＲ１
の値を変化させることにより、静電容量２０を逆方向に
充電する際の充電電圧および変化率を制御できる。抵抗
（Ｒ１）３２の値Ｒ１がほぼ０であれば、逆方向充電電
圧は順方向の充電電圧にほぼ等しい値が得られ、値Ｒ１
が大きくなると、逆方向の充電電圧は小さくなり、変化
率は小さく緩慢な電圧波形となる。値Ｒ１が（４Ｌ／
Ｃ）＝（Ｒ１）2を満たすとき、逆方向充電電圧はほぼ
０に等しくなる。また、抵抗（Ｒ２）３４は静電容量２
０を順方向に充電する際の、ゲート保護抵抗および充電
電圧の変化率を制御し、値Ｒ２が大きくなると、変化率
は小さく緩慢な電圧波形となる。
電する際に、第１の回路内に直列に接続される回路内の
インダクタンスＬ、静電容量２０の容量Ｃおよび抵抗
（Ｒ１）３２が、（４Ｌ／Ｃ）≧（Ｒ１）2を満たす様
に、抵抗（Ｒ１）３２は設定される。上記条件内でＲ１
の値を変化させることにより、静電容量２０を逆方向に
充電する際の充電電圧および変化率を制御できる。抵抗
（Ｒ１）３２の値Ｒ１がほぼ０であれば、逆方向充電電
圧は順方向の充電電圧にほぼ等しい値が得られ、値Ｒ１
が大きくなると、逆方向の充電電圧は小さくなり、変化
率は小さく緩慢な電圧波形となる。値Ｒ１が（４Ｌ／
Ｃ）＝（Ｒ１）2を満たすとき、逆方向充電電圧はほぼ
０に等しくなる。また、抵抗（Ｒ２）３４は静電容量２
０を順方向に充電する際の、ゲート保護抵抗および充電
電圧の変化率を制御し、値Ｒ２が大きくなると、変化率
は小さく緩慢な電圧波形となる。
【００２９】この実施の形態では、静電容量２０を順方
向充電時と逆方向充電時とでそれぞれ異なる抵抗３２、
３４を用いることにより、順方向充電時と逆方向充電時
とでそれぞれ個別に所望の抵抗値を設定でき、制御性が
向上する。
向充電時と逆方向充電時とでそれぞれ異なる抵抗３２、
３４を用いることにより、順方向充電時と逆方向充電時
とでそれぞれ個別に所望の抵抗値を設定でき、制御性が
向上する。
【００３０】なお、抵抗（Ｒ１）３２と抵抗（Ｒ２）３
４とは可変抵抗にしても良く、さらに制御性が向上す
る。
４とは可変抵抗にしても良く、さらに制御性が向上す
る。
【００３１】実施の形態３．静電容量２０を逆方向に充
電する際の充電電圧および変化率の制御は、第１の回路
内に直列に接続される回路内のインダクタンスＬ、静電
容量２０の容量Ｃおよび抵抗（Ｒ１）３２が、（４Ｌ／
Ｃ）≧（Ｒ１）2を満たす条件内で、インダクタンスＬ
を所望の値に設定することによっても可能である。イン
ダクタンスＬが大きい場合、逆方向の充電電圧は大きく
なり、変化率は小さくなり緩慢な電圧波形となる。逆に
インダクタンスＬが小さい場合、逆方向の充電電圧は小
さくなり、変化率は大きくなり急峻な電圧波形となる。
電する際の充電電圧および変化率の制御は、第１の回路
内に直列に接続される回路内のインダクタンスＬ、静電
容量２０の容量Ｃおよび抵抗（Ｒ１）３２が、（４Ｌ／
Ｃ）≧（Ｒ１）2を満たす条件内で、インダクタンスＬ
を所望の値に設定することによっても可能である。イン
ダクタンスＬが大きい場合、逆方向の充電電圧は大きく
なり、変化率は小さくなり緩慢な電圧波形となる。逆に
インダクタンスＬが小さい場合、逆方向の充電電圧は小
さくなり、変化率は大きくなり急峻な電圧波形となる。
【００３２】なお、上記実施の形態１および２では、イ
ンダクタンスＬは過飽和リアクトル２３の飽和後のイン
ダクタンスであるが、この過飽和リアクトル２３の替わ
りにインダクタンスが一定のリアクトルを設けても、ま
た、過飽和リアクトル２３と直列にリアクトルを接続し
て設けても良い。
ンダクタンスＬは過飽和リアクトル２３の飽和後のイン
ダクタンスであるが、この過飽和リアクトル２３の替わ
りにインダクタンスが一定のリアクトルを設けても、ま
た、過飽和リアクトル２３と直列にリアクトルを接続し
て設けても良い。
【００３３】実施の形態４．次に、この発明の実施の形
態４を図について説明する。図５は、この発明の実施の
形態４によるＭＯＳゲートトランジスタのゲートドライ
ブ回路を示す回路図である。図に示すように、上記実施
の形態１において、制御信号２９のＰ型ＭＯＳＦＥＴ２
７への入力側に、可変抵抗３６ａとコンデンサ３６ｂと
で構成される遅延回路３７を接続して、制御信号２９が
Ｐ型ＭＯＳＦＥＴ２７へ入力されるタイミングを遅らせ
る。また、３８は第１の回路内に過飽和リアクトル２３
の替わりに設けられたリアクトル、３９はダイオードで
ある。
態４を図について説明する。図５は、この発明の実施の
形態４によるＭＯＳゲートトランジスタのゲートドライ
ブ回路を示す回路図である。図に示すように、上記実施
の形態１において、制御信号２９のＰ型ＭＯＳＦＥＴ２
７への入力側に、可変抵抗３６ａとコンデンサ３６ｂと
で構成される遅延回路３７を接続して、制御信号２９が
Ｐ型ＭＯＳＦＥＴ２７へ入力されるタイミングを遅らせ
る。また、３８は第１の回路内に過飽和リアクトル２３
の替わりに設けられたリアクトル、３９はダイオードで
ある。
【００３４】図６は、この実施の形態４によるゲートド
ライブ回路の動作波形を示すタイミングチャート図であ
り、図５、図６に基づいてこのゲートドライブ回路の動
作を以下に説明する。なお、図６において、Ａは制御信
号２９、ＸはＰ型ＭＯＳＦＥＴ２７へ入力される信号、
ＹはＮ型ＭＯＳＦＥＴ２４へ入力される信号である。制
御信号２９が”Ｌ”レベルから”Ｈ”レベルになる時、
第１の回路のＮ型ＭＯＳＦＥＴ２４はＯＦＦからＯＮ
に、第２の回路のＰ型ＭＯＳＦＥＴ２７はタイミング遅
れで０ＮからＯＦＦに変わり、第２の回路のみが閉じて
いた状態から、Ｎ型およびＰ型ＭＯＳＦＥＴ２４、２７
の両方が０Ｎして第１および第２の回路の双方が閉じる
状態となる期間が生じ、その後、第１の回路のみが閉じ
る状態となる。
ライブ回路の動作波形を示すタイミングチャート図であ
り、図５、図６に基づいてこのゲートドライブ回路の動
作を以下に説明する。なお、図６において、Ａは制御信
号２９、ＸはＰ型ＭＯＳＦＥＴ２７へ入力される信号、
ＹはＮ型ＭＯＳＦＥＴ２４へ入力される信号である。制
御信号２９が”Ｌ”レベルから”Ｈ”レベルになる時、
第１の回路のＮ型ＭＯＳＦＥＴ２４はＯＦＦからＯＮ
に、第２の回路のＰ型ＭＯＳＦＥＴ２７はタイミング遅
れで０ＮからＯＦＦに変わり、第２の回路のみが閉じて
いた状態から、Ｎ型およびＰ型ＭＯＳＦＥＴ２４、２７
の両方が０Ｎして第１および第２の回路の双方が閉じる
状態となる期間が生じ、その後、第１の回路のみが閉じ
る状態となる。
【００３５】上記のような第１および第２の回路の双方
が閉じる期間において、第１の回路のＮ型ＭＯＳＦＥＴ
２４およびリアクトル３８と、第２の回路のＰ型ＭＯＳ
ＦＥＴ２７とが分岐点２８を介して直列に接続される。
これにより、コンデンサ２５の充電電圧が分岐点２８を
介して、第２の回路側から第１の回路側に流れ、リアク
トル３８に電磁エネルギーが蓄積される。この間、第１
の回路内においても、静電容量２０の順方向の充電電圧
は放電されて減少していく。第２の回路に設けられたダ
イオード３９は、この間に電流が第１の回路側から第２
の回路側に流れるのを防止する。この後、第１の回路の
みが閉じる状態となると、第２の回路側から第１の回路
側に流れる電流は停止する。静電容量２０の順方向の充
電電圧は放電を続け、第１の回路内のインダクタンス成
分、この場合リアクトル３８のインダクタンスにより静
電容量２０を逆方向に充電するが、この時、第２の回路
内のコンデンサ２５の充電電圧によってリアクトル３８
に蓄積されていた電磁エネルギからも、放電され、静電
容量２０を逆方向に充電する。
が閉じる期間において、第１の回路のＮ型ＭＯＳＦＥＴ
２４およびリアクトル３８と、第２の回路のＰ型ＭＯＳ
ＦＥＴ２７とが分岐点２８を介して直列に接続される。
これにより、コンデンサ２５の充電電圧が分岐点２８を
介して、第２の回路側から第１の回路側に流れ、リアク
トル３８に電磁エネルギーが蓄積される。この間、第１
の回路内においても、静電容量２０の順方向の充電電圧
は放電されて減少していく。第２の回路に設けられたダ
イオード３９は、この間に電流が第１の回路側から第２
の回路側に流れるのを防止する。この後、第１の回路の
みが閉じる状態となると、第２の回路側から第１の回路
側に流れる電流は停止する。静電容量２０の順方向の充
電電圧は放電を続け、第１の回路内のインダクタンス成
分、この場合リアクトル３８のインダクタンスにより静
電容量２０を逆方向に充電するが、この時、第２の回路
内のコンデンサ２５の充電電圧によってリアクトル３８
に蓄積されていた電磁エネルギからも、放電され、静電
容量２０を逆方向に充電する。
【００３６】静電容量２０に逆方向に充電された電圧
は、極大値Ｖ２で保持され、次に、再び制御信号２９
が”Ｌ”レベルになると、Ｎ型ＭＯＳＦＥＴ２４はＯＦ
Ｆし、Ｐ型ＭＯＳＦＥＴ２７はタイミング遅れでＯＮし
て、第２の回路内でコンデンサ２５の充電電圧が静電容
量２０の逆方向の充電電圧と同一方向となるため、静電
容量２０に保持されていた逆方向の充電電圧は、コンデ
ンサ２５の充電電圧と共に、再び静電容量２０を順方向
に充電するのに用いられ、充電電流により静電容量２０
は電圧源２６のほぼ出力電圧であるＶ１まで充電され、
ＩＧＢＴ１６はＯＮする。
は、極大値Ｖ２で保持され、次に、再び制御信号２９
が”Ｌ”レベルになると、Ｎ型ＭＯＳＦＥＴ２４はＯＦ
Ｆし、Ｐ型ＭＯＳＦＥＴ２７はタイミング遅れでＯＮし
て、第２の回路内でコンデンサ２５の充電電圧が静電容
量２０の逆方向の充電電圧と同一方向となるため、静電
容量２０に保持されていた逆方向の充電電圧は、コンデ
ンサ２５の充電電圧と共に、再び静電容量２０を順方向
に充電するのに用いられ、充電電流により静電容量２０
は電圧源２６のほぼ出力電圧であるＶ１まで充電され、
ＩＧＢＴ１６はＯＮする。
【００３７】この実施の形態では、遅延回路３７を設け
て、静電容量２０を逆方向に充電する際に、第１および
第２の回路の双方が閉じる状態となる期間を生じさせ、
静電容量２０に順方向に充電されていた充電電圧だけで
なく、Ｐ型ＭＯＳＦＥＴ２７のタイミング遅れ時間にリ
アクトル３８に蓄積されていた電磁エネルギも利用する
ため、図６に示すように、逆方向の充電電流（極大値Ｉ
２）は増大し、静電容量２０の逆方向の充電電圧（極大
値Ｖ２）も増大する。
て、静電容量２０を逆方向に充電する際に、第１および
第２の回路の双方が閉じる状態となる期間を生じさせ、
静電容量２０に順方向に充電されていた充電電圧だけで
なく、Ｐ型ＭＯＳＦＥＴ２７のタイミング遅れ時間にリ
アクトル３８に蓄積されていた電磁エネルギも利用する
ため、図６に示すように、逆方向の充電電流（極大値Ｉ
２）は増大し、静電容量２０の逆方向の充電電圧（極大
値Ｖ２）も増大する。
【００３８】なお、遅延回路３７の可変抵抗３６ａの抵
抗値を変化させることにより、Ｐ型ＭＯＳＦＥＴ２７の
タイミング遅れ時間を調節して、リアクトル３８に蓄積
される電磁エネルギ量を調節し、静電容量２０の逆方向
の充電電圧Ｖ２を制御することができる。
抗値を変化させることにより、Ｐ型ＭＯＳＦＥＴ２７の
タイミング遅れ時間を調節して、リアクトル３８に蓄積
される電磁エネルギ量を調節し、静電容量２０の逆方向
の充電電圧Ｖ２を制御することができる。
【００３９】また、この実施の形態では、リアクトル３
８に蓄積された電磁エネルギを利用したが、上記実施の
形態１で用いた過飽和リアクトル２３であっても良く、
飽和後の過飽和リアクトル２３に蓄積された電磁エネル
ギを同様に利用できる。さらに、過飽和リアクトル２３
とリアクトル３８とを直列に接続して、双方のリアクト
ル２３、３８に蓄積された電磁エネルギを用いることも
できる。
８に蓄積された電磁エネルギを利用したが、上記実施の
形態１で用いた過飽和リアクトル２３であっても良く、
飽和後の過飽和リアクトル２３に蓄積された電磁エネル
ギを同様に利用できる。さらに、過飽和リアクトル２３
とリアクトル３８とを直列に接続して、双方のリアクト
ル２３、３８に蓄積された電磁エネルギを用いることも
できる。
【００４０】上記実施の形態１〜４では、ＩＧＢＴ１６
のゲートドライブ回路を用いて説明したが、ＩＧＢＴ１
６に限るものではなく、ＭＯＳＦＥＴ等のＭＯＳゲート
トランジスタに同様に適用できる。
のゲートドライブ回路を用いて説明したが、ＩＧＢＴ１
６に限るものではなく、ＭＯＳＦＥＴ等のＭＯＳゲート
トランジスタに同様に適用できる。
【００４１】
【発明の効果】以上のように、この発明による請求項１
記載のゲートドライブ回路は、静電容量と第１のダイオ
ードと第１のスイッチとを直列に接続して成り該第１の
スイッチを操作することにより開閉する第１の回路と、
電圧源により充電されるコンデンサと上記静電容量と第
２のスイッチとを直列に接続して成り該第２のスイッチ
を操作することにより開閉する第２の回路とを備え、該
第１および第２の回路を交互に閉じることにより、該第
２の回路の閉時に上記静電容量に順方向に充電された充
電電圧を、該第１の回路の閉時に上記第１のダイオード
を介して放電し、その後該第１の回路に存在するインダ
クタンス成分により上記静電容量を逆方向に充電して保
持し、この保持された逆方向電圧を該第２の回路の閉時
に、上記コンデンサの充電電圧と共に再び上記静電容量
を順方向に充電するのに用いるため、電圧源が１個で済
み、消費電力も低減でき、ゲートドライブ回路の小型
化、低コスト化が図れる。
記載のゲートドライブ回路は、静電容量と第１のダイオ
ードと第１のスイッチとを直列に接続して成り該第１の
スイッチを操作することにより開閉する第１の回路と、
電圧源により充電されるコンデンサと上記静電容量と第
２のスイッチとを直列に接続して成り該第２のスイッチ
を操作することにより開閉する第２の回路とを備え、該
第１および第２の回路を交互に閉じることにより、該第
２の回路の閉時に上記静電容量に順方向に充電された充
電電圧を、該第１の回路の閉時に上記第１のダイオード
を介して放電し、その後該第１の回路に存在するインダ
クタンス成分により上記静電容量を逆方向に充電して保
持し、この保持された逆方向電圧を該第２の回路の閉時
に、上記コンデンサの充電電圧と共に再び上記静電容量
を順方向に充電するのに用いるため、電圧源が１個で済
み、消費電力も低減でき、ゲートドライブ回路の小型
化、低コスト化が図れる。
【００４２】またこの発明による請求項２記載のゲート
ドライブ回路は、請求項１において、電圧源により充電
されるコンデンサの容量が、ＭＯＳゲートトランジスタ
の制御端子間の静電容量に比して十分大きいため、コン
デンサの充電電圧を利用して静電容量を順方向に短時間
で充電でき、ＭＯＳゲートトランジスタのスイッチング
操作が高速化できる。
ドライブ回路は、請求項１において、電圧源により充電
されるコンデンサの容量が、ＭＯＳゲートトランジスタ
の制御端子間の静電容量に比して十分大きいため、コン
デンサの充電電圧を利用して静電容量を順方向に短時間
で充電でき、ＭＯＳゲートトランジスタのスイッチング
操作が高速化できる。
【００４３】またこの発明による請求項３記載のゲート
ドライブ回路は、請求項１または２において、第１の回
路と第２の回路とが静電容量を含む所定の領域を共有
し、ＭＯＳゲートトランジスタのゲートに接続されるゲ
ート保護抵抗を上記共有領域内に設け、上記ゲート保護
抵抗Ｒ、上記第１の回路内に存在するインダクタンス
Ｌ、および上記静電容量の容量Ｃが、該第１の回路内で
直列に接続され、（４Ｌ／Ｃ）≧Ｒ2を満たすため、静
電容量の順方向の充電電圧を放電し、確実に逆方向に充
電して保持することができて、電圧源の単一化および消
費電力の低減効果が確実に得られる。
ドライブ回路は、請求項１または２において、第１の回
路と第２の回路とが静電容量を含む所定の領域を共有
し、ＭＯＳゲートトランジスタのゲートに接続されるゲ
ート保護抵抗を上記共有領域内に設け、上記ゲート保護
抵抗Ｒ、上記第１の回路内に存在するインダクタンス
Ｌ、および上記静電容量の容量Ｃが、該第１の回路内で
直列に接続され、（４Ｌ／Ｃ）≧Ｒ2を満たすため、静
電容量の順方向の充電電圧を放電し、確実に逆方向に充
電して保持することができて、電圧源の単一化および消
費電力の低減効果が確実に得られる。
【００４４】またこの発明による請求項４記載のゲート
ドライブ回路は、請求項１または２において、第１の回
路と第２の回路とが静電容量を含む所定の領域を共有
し、該共有領域内に、上記静電容量の逆方向充電を制御
する抵抗Ｒ１とＭＯＳゲートトランジスタのゲートに接
続されるゲート保護抵抗となる抵抗Ｒ２とをそれぞれダ
イオードを備えて並列に挿入し、上記ダイオードを互い
に逆方向に接続することにより、上記抵抗Ｒ１は上記第
１の回路内で上記静電容量を逆方向充電時に、上記抵抗
Ｒ２は上記第２の回路内で上記静電容量を順方向充電時
にそれぞれ用いられ、しかも、上記抵抗Ｒ２、上記第１
の回路内に存在するインダクタンスＬ、および上記静電
容量の容量Ｃが、該第１の回路内で直列に接続され、
（４Ｌ／Ｃ）≧（Ｒ２）2を満たすため、順方向充電時
と逆方向充電時とでそれぞれ個別に回路内の抵抗を所望
の抵抗値に設定でき、制御性が向上する。
ドライブ回路は、請求項１または２において、第１の回
路と第２の回路とが静電容量を含む所定の領域を共有
し、該共有領域内に、上記静電容量の逆方向充電を制御
する抵抗Ｒ１とＭＯＳゲートトランジスタのゲートに接
続されるゲート保護抵抗となる抵抗Ｒ２とをそれぞれダ
イオードを備えて並列に挿入し、上記ダイオードを互い
に逆方向に接続することにより、上記抵抗Ｒ１は上記第
１の回路内で上記静電容量を逆方向充電時に、上記抵抗
Ｒ２は上記第２の回路内で上記静電容量を順方向充電時
にそれぞれ用いられ、しかも、上記抵抗Ｒ２、上記第１
の回路内に存在するインダクタンスＬ、および上記静電
容量の容量Ｃが、該第１の回路内で直列に接続され、
（４Ｌ／Ｃ）≧（Ｒ２）2を満たすため、順方向充電時
と逆方向充電時とでそれぞれ個別に回路内の抵抗を所望
の抵抗値に設定でき、制御性が向上する。
【００４５】またこの発明による請求項５記載のゲート
ドライブ回路は、請求項１〜４のいずれかにおいて、第
１の回路内に、第１のダイオードの正極側と静電容量と
の間に過飽和リアクトルを直列に挿入するため、第１の
ダイオードのリカバリー電流を過飽和リアクトルによっ
て阻止できて、静電容量に逆方向に充電された充電電圧
をほぼ完全に保持でき、消費電力を効果的に低減でき
る。
ドライブ回路は、請求項１〜４のいずれかにおいて、第
１の回路内に、第１のダイオードの正極側と静電容量と
の間に過飽和リアクトルを直列に挿入するため、第１の
ダイオードのリカバリー電流を過飽和リアクトルによっ
て阻止できて、静電容量に逆方向に充電された充電電圧
をほぼ完全に保持でき、消費電力を効果的に低減でき
る。
【００４６】またこの発明による請求項６記載のゲート
ドライブ回路は、請求項５において、第１の回路と第２
の回路とが静電容量を含む所定の領域を共有し、上記第
１の回路内の第１のスイッチと過飽和リアクトルと上記
第２の回路内の第２のスイッチとが直列に接続され、放
電開始時の電流を過飽和リアクトルにより阻止できて、
静電容量への順方向の充電動作と逆方向の放電動作とを
完全に分離可能とでき、信頼性が向上する。
ドライブ回路は、請求項５において、第１の回路と第２
の回路とが静電容量を含む所定の領域を共有し、上記第
１の回路内の第１のスイッチと過飽和リアクトルと上記
第２の回路内の第２のスイッチとが直列に接続され、放
電開始時の電流を過飽和リアクトルにより阻止できて、
静電容量への順方向の充電動作と逆方向の放電動作とを
完全に分離可能とでき、信頼性が向上する。
【００４７】またこの発明による請求項７記載のゲート
ドライブ回路は、請求項６において、第１のスイッチに
遅延回路を接続して、第２の回路のみの閉時の後、第１
および第２の回路の双方が閉じる期間を設け、その期間
に上記第２の回路内のコンデンサの充電電圧を上記第１
の回路内の過飽和リアクトルに放電させ該過飽和リアク
トルに電磁エネルギを蓄積し、その後第１の回路のみの
閉時に、上記過飽和リアクトルに蓄積された上記電磁エ
ネルギと上記静電容量に順方向に充電された充電電圧を
放電し、その後該静電容量を逆方向に充電するため、静
電容量の逆方向の充電電圧を増大できる。
ドライブ回路は、請求項６において、第１のスイッチに
遅延回路を接続して、第２の回路のみの閉時の後、第１
および第２の回路の双方が閉じる期間を設け、その期間
に上記第２の回路内のコンデンサの充電電圧を上記第１
の回路内の過飽和リアクトルに放電させ該過飽和リアク
トルに電磁エネルギを蓄積し、その後第１の回路のみの
閉時に、上記過飽和リアクトルに蓄積された上記電磁エ
ネルギと上記静電容量に順方向に充電された充電電圧を
放電し、その後該静電容量を逆方向に充電するため、静
電容量の逆方向の充電電圧を増大できる。
【００４８】またこの発明による請求項８記載のゲート
ドライブ回路は、請求項１〜６のいずれかにおいて、第
１の回路内にリアクトルを直列に挿入し、第１のスイッ
チに遅延回路を接続して、第２の回路のみの閉時の後、
第１および第２の回路の双方が閉じる期間を設け、その
期間に上記第２の回路内のコンデンサの充電電圧を上記
第１の回路内の上記リアクトルに放電させ該リアクトル
に電磁エネルギを蓄積し、その後第１の回路のみの閉時
に、上記リアクトルに蓄積された上記電磁エネルギと上
記静電容量に順方向に充電された充電電圧を放電し、そ
の後該静電容量を逆方向に充電するため、静電容量の逆
方向の充電電圧を増大できる。
ドライブ回路は、請求項１〜６のいずれかにおいて、第
１の回路内にリアクトルを直列に挿入し、第１のスイッ
チに遅延回路を接続して、第２の回路のみの閉時の後、
第１および第２の回路の双方が閉じる期間を設け、その
期間に上記第２の回路内のコンデンサの充電電圧を上記
第１の回路内の上記リアクトルに放電させ該リアクトル
に電磁エネルギを蓄積し、その後第１の回路のみの閉時
に、上記リアクトルに蓄積された上記電磁エネルギと上
記静電容量に順方向に充電された充電電圧を放電し、そ
の後該静電容量を逆方向に充電するため、静電容量の逆
方向の充電電圧を増大できる。
【図１】 この発明の実施の形態１によるゲートドライ
ブ回路の回路図である。
ブ回路の回路図である。
【図２】 この発明の実施の形態１によるゲートドライ
ブ回路の各動作における電流経路図である。
ブ回路の各動作における電流経路図である。
【図３】 この発明の実施の形態１によるゲートドライ
ブ回路の動作波形を示すタイミングチャート図である。
ブ回路の動作波形を示すタイミングチャート図である。
【図４】 この発明の実施の形態２によるゲートドライ
ブ回路の回路図である。
ブ回路の回路図である。
【図５】 この発明の実施の形態４によるゲートドライ
ブ回路の回路図である。
ブ回路の回路図である。
【図６】 この発明の実施の形態４によるゲートドライ
ブ回路の動作波形を示すタイミングチャート図である。
ブ回路の動作波形を示すタイミングチャート図である。
【図７】 従来のゲートドライブ回路の回路図である。
１６ ＭＯＳゲートトランジスタとしてのＩＧＢＴ、１
７ 制御端子としてのゲート、１９ 制御端子としての
エミッタ、２０ 静電容量、２１ ゲート保護抵抗、２
２ 第１のダイオード、２３ 過飽和リアクトル、２４
第１のスイッチとしてのＮ型ＭＯＳＦＥＴ、２５ コ
ンデンサ、２６ 電圧源、２７ 第２のスイッチとして
のＰ型ＭＯＳＦＥＴ、３０ａ，３０ｂ 第２の回路、３
１ 第１の回路、３２ 抵抗Ｒ１、３３ ダイオード、
３４ 抵抗Ｒ２、３５ ダイオード、３７ 遅延回路、
３８ リアクトル。
７ 制御端子としてのゲート、１９ 制御端子としての
エミッタ、２０ 静電容量、２１ ゲート保護抵抗、２
２ 第１のダイオード、２３ 過飽和リアクトル、２４
第１のスイッチとしてのＮ型ＭＯＳＦＥＴ、２５ コ
ンデンサ、２６ 電圧源、２７ 第２のスイッチとして
のＰ型ＭＯＳＦＥＴ、３０ａ，３０ｂ 第２の回路、３
１ 第１の回路、３２ 抵抗Ｒ１、３３ ダイオード、
３４ 抵抗Ｒ２、３５ ダイオード、３７ 遅延回路、
３８ リアクトル。
Claims (8)
- 【請求項１】 ＭＯＳゲートトランジスタの制御端子間
の静電容量に充電される充電電圧をゲート電圧として、
該ＭＯＳゲートトランジスタをＯＮ／ＯＦＦスイッチン
グ制御するゲートドライブ回路において、上記静電容量
と第１のダイオードと第１のスイッチとを直列に接続し
て成り該第１のスイッチを操作することにより開閉する
第１の回路と、電圧源により充電されるコンデンサと上
記静電容量と第２のスイッチとを直列に接続して成り該
第２のスイッチを操作することにより開閉する第２の回
路とを備え、該第１および第２の回路を交互に閉じるこ
とにより、該第２の回路の閉時に上記静電容量に順方向
に充電された充電電圧を、該第１の回路の閉時に上記第
１のダイオードを介して放電し、その後該第１の回路に
存在するインダクタンス成分により上記静電容量を逆方
向に充電して保持し、この保持された逆方向電圧を該第
２の回路の閉時に、上記コンデンサの充電電圧と共に再
び上記静電容量を順方向に充電するのに用いることを特
徴とするゲートドライブ回路。 - 【請求項２】 電圧源により充電されるコンデンサの容
量が、ＭＯＳゲートトランジスタの制御端子間の静電容
量に比して十分大きいことを特徴とする請求項１記載の
ゲートドライブ回路。 - 【請求項３】 第１の回路と第２の回路とが静電容量を
含む所定の領域を共有し、ＭＯＳゲートトランジスタの
ゲートに接続されるゲート保護抵抗を上記共有領域内に
設け、上記ゲート保護抵抗Ｒ、上記第１の回路内に存在
するインダクタンスＬ、および上記静電容量の容量Ｃ
が、該第１の回路内で直列に接続され、（４Ｌ／Ｃ）≧
Ｒ2を満たすことを特徴とする請求項１または２記載の
ゲートドライブ回路。 - 【請求項４】 第１の回路と第２の回路とが静電容量を
含む所定の領域を共有し、該共有領域内に、上記静電容
量の逆方向充電を制御する抵抗Ｒ１とＭＯＳゲートトラ
ンジスタのゲートに接続されるゲート保護抵抗となる抵
抗Ｒ２とをそれぞれダイオードを備えて並列に挿入し、
上記ダイオードを互いに逆方向に接続することにより、
上記抵抗Ｒ１は上記第１の回路内で上記静電容量を逆方
向充電時に、上記抵抗Ｒ２は上記第２の回路内で上記静
電容量を順方向充電時にそれぞれ用いられ、しかも、上
記抵抗Ｒ１、上記第１の回路内に存在するインダクタン
スＬ、および上記静電容量の容量Ｃが、該第１の回路内
で直列に接続され、（４Ｌ／Ｃ）≧（Ｒ）2を満たすこ
とを特徴とする請求項１または２記載のゲートドライブ
回路。 - 【請求項５】 第１の回路内に、第１のダイオードの正
極側と静電容量との間に過飽和リアクトルを直列に挿入
することを特徴とする請求項１〜４のいずれかに記載の
ゲートドライブ回路。 - 【請求項６】 第１の回路と第２の回路とが静電容量を
含む所定の領域を共有し、上記第１の回路内の第１のス
イッチと過飽和リアクトルと上記第２の回路内の第２の
スイッチとが直列に接続されることを特徴とする請求項
５記載のゲートドライブ回路。 - 【請求項７】 第２のスイッチに遅延回路を接続して、
第２の回路のみの閉時の後、第１および第２の回路の双
方が閉じる期間を設け、その期間に上記第２の回路内の
コンデンサの充電電圧を上記第１の回路内の過飽和リア
クトルに放電させ該過飽和リアクトルに電磁エネルギを
蓄積し、その後第１の回路のみの閉時に、上記過飽和リ
アクトルに蓄積された上記電磁エネルギと上記静電容量
に順方向に充電された充電電圧を放電し、その後該静電
容量を逆方向に充電することを特徴とする請求項６記載
のゲートドライブ回路。 - 【請求項８】 第１の回路内にリアクトルを直列に挿入
し、第２のスイッチに遅延回路を接続して、第２の回路
のみの閉時の後、第１および第２の回路の双方が閉じる
期間を設け、その期間に上記第２の回路内のコンデンサ
の充電電圧を上記第１の回路内の上記リアクトルに放電
させ該リアクトルに電磁エネルギを蓄積し、その後第１
の回路のみの閉時に、上記リアクトルに蓄積された上記
電磁エネルギと上記静電容量に順方向に充電された充電
電圧を放電し、その後該静電容量を逆方向に充電するこ
とを特徴とする請求項１〜６のいずれかに記載のゲート
ドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22043498A JP3348022B2 (ja) | 1998-08-04 | 1998-08-04 | ゲートドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22043498A JP3348022B2 (ja) | 1998-08-04 | 1998-08-04 | ゲートドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000059195A true JP2000059195A (ja) | 2000-02-25 |
| JP3348022B2 JP3348022B2 (ja) | 2002-11-20 |
Family
ID=16751059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22043498A Expired - Fee Related JP3348022B2 (ja) | 1998-08-04 | 1998-08-04 | ゲートドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3348022B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091753B2 (en) | 2003-07-02 | 2006-08-15 | Denso Corporation | Gate driving circuit |
| JP2011024368A (ja) * | 2009-07-17 | 2011-02-03 | Mitsubishi Electric Corp | 電力用半導体の駆動回路および駆動方法 |
| US8217704B2 (en) | 2009-05-13 | 2012-07-10 | Fuji Electric Co., Ltd. | Gate drive device |
| JP2014093892A (ja) * | 2012-11-06 | 2014-05-19 | Fuji Electric Co Ltd | 電圧駆動型半導体素子の駆動装置 |
| JP5955425B1 (ja) * | 2015-02-10 | 2016-07-20 | 菊水電子工業株式会社 | ゲート駆動回路およびインバータ装置 |
| US9401705B2 (en) | 2011-07-07 | 2016-07-26 | Fuji Electric Co., Ltd. | Gate driving device |
| US9490800B2 (en) | 2014-06-30 | 2016-11-08 | Denso Corporation | Control circuit of semiconductor switching element |
-
1998
- 1998-08-04 JP JP22043498A patent/JP3348022B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091753B2 (en) | 2003-07-02 | 2006-08-15 | Denso Corporation | Gate driving circuit |
| US8217704B2 (en) | 2009-05-13 | 2012-07-10 | Fuji Electric Co., Ltd. | Gate drive device |
| JP2011024368A (ja) * | 2009-07-17 | 2011-02-03 | Mitsubishi Electric Corp | 電力用半導体の駆動回路および駆動方法 |
| US9401705B2 (en) | 2011-07-07 | 2016-07-26 | Fuji Electric Co., Ltd. | Gate driving device |
| JP2014093892A (ja) * | 2012-11-06 | 2014-05-19 | Fuji Electric Co Ltd | 電圧駆動型半導体素子の駆動装置 |
| US9490800B2 (en) | 2014-06-30 | 2016-11-08 | Denso Corporation | Control circuit of semiconductor switching element |
| JP5955425B1 (ja) * | 2015-02-10 | 2016-07-20 | 菊水電子工業株式会社 | ゲート駆動回路およびインバータ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3348022B2 (ja) | 2002-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4071783A (en) | Enhancement/depletion mode field effect transistor driver | |
| EP3537582B1 (en) | Drive circuit for power element | |
| US4321661A (en) | Apparatus for charging a capacitor | |
| JP4804142B2 (ja) | 高速ゲート駆動回路 | |
| US8723564B2 (en) | Driving circuit | |
| US3631528A (en) | Low-power consumption complementary driver and complementary bipolar buffer circuits | |
| JP5945629B2 (ja) | レベルシフト回路 | |
| EP1098428A2 (en) | Semiconductor power converting apparatus | |
| JPH03117211A (ja) | 半導体素子の駆動回路 | |
| US11451130B2 (en) | Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal | |
| US5552731A (en) | Integrated control circuit with a level shifter for switching an electronic switch | |
| US4547686A (en) | Hybrid power semiconductor switch | |
| JP3702159B2 (ja) | 半導体集積回路装置 | |
| US4591734A (en) | Integratable circuit for controlling turn-off voltage rate-of-change of non-regenerative voltage-controlled switching semiconductor devices | |
| US5057721A (en) | Level shift circuit for controlling a driving circuit | |
| JP3348022B2 (ja) | ゲートドライブ回路 | |
| US20240186884A1 (en) | Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal | |
| US4587441A (en) | Interface circuit for signal generators with two non-overlapping phases | |
| US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
| US6813169B2 (en) | Inverter device capable of reducing through current | |
| US4321561A (en) | Switch operated capacitive oscillator apparatus | |
| JP2000324801A (ja) | 電圧制御形半導体素子の駆動回路 | |
| JP2001274665A (ja) | 電圧駆動型素子の駆動方法および駆動回路 | |
| JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| US4496852A (en) | Low power clock generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |