JPS6249322A - 液晶素子及びその製造方法 - Google Patents
液晶素子及びその製造方法Info
- Publication number
- JPS6249322A JPS6249322A JP18848985A JP18848985A JPS6249322A JP S6249322 A JPS6249322 A JP S6249322A JP 18848985 A JP18848985 A JP 18848985A JP 18848985 A JP18848985 A JP 18848985A JP S6249322 A JPS6249322 A JP S6249322A
- Authority
- JP
- Japan
- Prior art keywords
- ito
- liquid crystal
- film
- resistance
- crystal element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、液晶素子とその製法に関し、特に、均一なモ
ノドメイン配向を得る液晶素子及びその製造方法に関す
る。
ノドメイン配向を得る液晶素子及びその製造方法に関す
る。
[開示の概要]
木明細書及び図面は均一なモノドメインを得る液晶素子
とその製造方法において、基板の有する透明導電膜が場
所により異なる導電率と均一な膜厚とを備えるように構
成され、かつその形成は各種プラズマに選択的に曝され
る製法で行われることにより1段差のない透明電極をつ
くり、段差によって生じる配向欠陥をなくす技術を開示
するものである。
とその製造方法において、基板の有する透明導電膜が場
所により異なる導電率と均一な膜厚とを備えるように構
成され、かつその形成は各種プラズマに選択的に曝され
る製法で行われることにより1段差のない透明電極をつ
くり、段差によって生じる配向欠陥をなくす技術を開示
するものである。
[従来の技術]
従来より、ITO(Indium−Tin−Oxide
)膜は、低抵抗で高い透過率を示すことから、透明導電
膜として最もよく用いられ、液晶表示素子の電極として
欠かせないものとなっている。 ITO膜は、通常、ガ
ラス基板りにスパッタリング蒸着によって生成され、エ
ツチングによって不要部分を除去し、所望の形状にパタ
ーンニングされる。 ゛[発明が解決しようとす
る問題点] 第2図は、上記の工程で形成された従来の液晶セルの断
面図である。第2図において、液晶セルは、′2枚のガ
ラス基板21.21aの少なくとも一方の板面にITO
膜22 、22aを形成し、さらに配向膜23.23a
で被覆し、それらの間に液晶材24を挟持して構成され
ている。ガラス基板21a上のパターンニングされたI
TO膜22aは、周縁に段差25を有し、その結果、こ
れを覆う配向膜23aの表面にも段差26を生じている
。配向膜23 、23aはラビング処理されて液晶分子
の配向規制力を備えるが、前記段差26が液晶材24の
配向に若干の影響を与えるこ°とがある。多くの場合、
この段差によって配向が乱されることはあまりないが、
一部のスメクチック液晶、例えば強誘電性を有するp−
デシロキシベンジリデン−p′−アミノ−2−メチルブ
チルシンナメート(DOBANBC)などでは、配向膜
23aのほんの僅かな段差26によっても配向欠陥が生
じ、欠陥部分の両側に異なった配向状態のドメインがで
きる0段差の近辺に配向欠陥が生じる原因は必ずしも明
らかでないが、段差を起因に分子が配向し始め、それが
成長して行くと考えると、段差の両側における分子配向
方向の僅かなずれが異なったドメイン生成のきっかけに
なり、モノドメインの形成が妨げられると理解できる。
)膜は、低抵抗で高い透過率を示すことから、透明導電
膜として最もよく用いられ、液晶表示素子の電極として
欠かせないものとなっている。 ITO膜は、通常、ガ
ラス基板りにスパッタリング蒸着によって生成され、エ
ツチングによって不要部分を除去し、所望の形状にパタ
ーンニングされる。 ゛[発明が解決しようとす
る問題点] 第2図は、上記の工程で形成された従来の液晶セルの断
面図である。第2図において、液晶セルは、′2枚のガ
ラス基板21.21aの少なくとも一方の板面にITO
膜22 、22aを形成し、さらに配向膜23.23a
で被覆し、それらの間に液晶材24を挟持して構成され
ている。ガラス基板21a上のパターンニングされたI
TO膜22aは、周縁に段差25を有し、その結果、こ
れを覆う配向膜23aの表面にも段差26を生じている
。配向膜23 、23aはラビング処理されて液晶分子
の配向規制力を備えるが、前記段差26が液晶材24の
配向に若干の影響を与えるこ°とがある。多くの場合、
この段差によって配向が乱されることはあまりないが、
一部のスメクチック液晶、例えば強誘電性を有するp−
デシロキシベンジリデン−p′−アミノ−2−メチルブ
チルシンナメート(DOBANBC)などでは、配向膜
23aのほんの僅かな段差26によっても配向欠陥が生
じ、欠陥部分の両側に異なった配向状態のドメインがで
きる0段差の近辺に配向欠陥が生じる原因は必ずしも明
らかでないが、段差を起因に分子が配向し始め、それが
成長して行くと考えると、段差の両側における分子配向
方向の僅かなずれが異なったドメイン生成のきっかけに
なり、モノドメインの形成が妨げられると理解できる。
いずれにせよ、このような段差に起因する配向欠陥は表
示素fとして好ましくないものであり、これを除去した
均一なモノドメイン配向を得る方法が強く望まれていた
。
示素fとして好ましくないものであり、これを除去した
均一なモノドメイン配向を得る方法が強く望まれていた
。
本発明は、上記に鑑み従来の欠点を除去し1段差のない
透明電極をつくり、均一な配向を得ることのできる液晶
素子とその製法を提供することを目的とする。
透明電極をつくり、均一な配向を得ることのできる液晶
素子とその製法を提供することを目的とする。
[問題点を解決するためのf段]
第1の発明の液晶素子は、導電性の被膜を有する2枚の
基板と、その間に挟持された液晶材とからなる液晶素子
であって、少なくとも一方の導電被膜がITO(Ind
iu+5−Tin−0xide)であり、該ITOが場
所毎に異なる2種類又は2種類以上の導電率を示し、か
つその膜厚は全場所域にわたって均一であることを特徴
とするものである。第2の発明である製造方法は、その
ITOを選択的に酸素プラズマに曝すことにより高抵抗
化することを特徴とするものであり、第3の発明である
製造方法は、水素プラズマ又はアルゴンプラズマに曝す
ことにより低抵抗化することを特徴とするものである。
基板と、その間に挟持された液晶材とからなる液晶素子
であって、少なくとも一方の導電被膜がITO(Ind
iu+5−Tin−0xide)であり、該ITOが場
所毎に異なる2種類又は2種類以上の導電率を示し、か
つその膜厚は全場所域にわたって均一であることを特徴
とするものである。第2の発明である製造方法は、その
ITOを選択的に酸素プラズマに曝すことにより高抵抗
化することを特徴とするものであり、第3の発明である
製造方法は、水素プラズマ又はアルゴンプラズマに曝す
ことにより低抵抗化することを特徴とするものである。
[作 用]
本発明は、ITO膜をエツチングではなく、選択的に抵
抗値を高く(又は低く)する処理を施すことによりパタ
ーン形成し、段差のない電極層を形成するものである。
抗値を高く(又は低く)する処理を施すことによりパタ
ーン形成し、段差のない電極層を形成するものである。
この様に、パターン化された電極間の段差をなくし、膜
厚を均一 とすることによって段差に起因するモノドメ
インの配向欠陥をなくすことができる。
厚を均一 とすることによって段差に起因するモノドメ
インの配向欠陥をなくすことができる。
[実施例]
以下、本発明の実施例を、図面と共に詳履に説明する。
第1図(a)〜(d)は、本発明を実施した液晶素子の
製作工程の1例を示す工程図である。各図の順序に従っ
て工程を説明すると、まず第1図(a)に示される如く
、ガラス基板11 、hに比較的低抵抗(本実施例では
4Ω/sq )のITO膜12をスパッタリング蒸着す
る。これに、図(b)に示される如く、フォトレジスト
13を塗布してマスク露光し、不要部のレジストを除去
してI丁0膜而を露出させる0次に、図(C)に示され
る如く、上記ガラス基板を酸素プラズマ雰囲気に約30
分間曝す、その結果、ITOの露出部分12’の抵抗が
IKΩ/sqに1−昇し、一方で非露出部分抵抗はプラ
ズマ処理前と変わらす4Ω/sqのままとなる。その後
フォトレジスト13を除去し、図(d)に示される如く
、配向膜(ポリイミド)を@布する。この製法によれば
、第1図(d)に示されたとおり、配向v15には段差
が生じないので、均一なモノドメインの液晶セルが容易
に製作される。製作された液晶素子のITOは、膜厚が
均一で、異なる導電率により電極パターンが形成されて
いる。
製作工程の1例を示す工程図である。各図の順序に従っ
て工程を説明すると、まず第1図(a)に示される如く
、ガラス基板11 、hに比較的低抵抗(本実施例では
4Ω/sq )のITO膜12をスパッタリング蒸着す
る。これに、図(b)に示される如く、フォトレジスト
13を塗布してマスク露光し、不要部のレジストを除去
してI丁0膜而を露出させる0次に、図(C)に示され
る如く、上記ガラス基板を酸素プラズマ雰囲気に約30
分間曝す、その結果、ITOの露出部分12’の抵抗が
IKΩ/sqに1−昇し、一方で非露出部分抵抗はプラ
ズマ処理前と変わらす4Ω/sqのままとなる。その後
フォトレジスト13を除去し、図(d)に示される如く
、配向膜(ポリイミド)を@布する。この製法によれば
、第1図(d)に示されたとおり、配向v15には段差
が生じないので、均一なモノドメインの液晶セルが容易
に製作される。製作された液晶素子のITOは、膜厚が
均一で、異なる導電率により電極パターンが形成されて
いる。
プラズマ処理でITOの抵抗が増す理由は次のように考
えられる。即ち、第3図に示されるように、本来、 I
TOはIn2O3の約4eVのバンドギャップの上端(
コンダクションバンド底端)Ec附近に、酸素欠陥やS
n”によるドナー準位Eoを有するバンド構造になって
いる。 ITOの導電性はこのドナー準位からの電子供
給によるもので、上記実施例で抵抗値が変化したのは、
酸素プラズマ処理によって酸素欠陥が埋められ、ドナー
準位及び電子密度が減少したためと考えられる。
えられる。即ち、第3図に示されるように、本来、 I
TOはIn2O3の約4eVのバンドギャップの上端(
コンダクションバンド底端)Ec附近に、酸素欠陥やS
n”によるドナー準位Eoを有するバンド構造になって
いる。 ITOの導電性はこのドナー準位からの電子供
給によるもので、上記実施例で抵抗値が変化したのは、
酸素プラズマ処理によって酸素欠陥が埋められ、ドナー
準位及び電子密度が減少したためと考えられる。
また、前記実施例では、当初に低抵抗の準位ITOを形
成して、後に高抵抗化処理を施したが。
成して、後に高抵抗化処理を施したが。
逆に当初に比較的高抵抗のITOを形成しておき、後に
低抵抗化処理を施すこともでき、その場合は、第1図の
工程において、酸素プラズマ処理の代りに水素プラズマ
処理又はアルゴンプラズマ処理を行えばよい、実験によ
ると、露出部の抵抗は約1桁低くなったが、これは酸素
原子が水素と結合して、 ITOから遊離し、ビ0自体
の酸素欠陥密度が大になるためと考えられる。
低抵抗化処理を施すこともでき、その場合は、第1図の
工程において、酸素プラズマ処理の代りに水素プラズマ
処理又はアルゴンプラズマ処理を行えばよい、実験によ
ると、露出部の抵抗は約1桁低くなったが、これは酸素
原子が水素と結合して、 ITOから遊離し、ビ0自体
の酸素欠陥密度が大になるためと考えられる。
さらに、上記の高抵抗化及び低抵抗化の2種類の処理を
同一基板に対して続けて行えば、該基板上に3種類の抵
抗値、即ち導電率を区分することも容易である。
同一基板に対して続けて行えば、該基板上に3種類の抵
抗値、即ち導電率を区分することも容易である。
[発明の効果]
以上説明した通り1本発明によれば、ITOの導電率を
選択的に変える処理を行うことによって。
選択的に変える処理を行うことによって。
膜厚が一定で段差のない、しかも所望のパターンの透明
電極を形成することができ、段差による配向欠陥をなく
シ、均一なモノドメインの液晶素子及びその製法を提供
することができる。
電極を形成することができ、段差による配向欠陥をなく
シ、均一なモノドメインの液晶素子及びその製法を提供
することができる。
第1図は本発明の1実施例の製造工程図、第2図は従来
例の断面図、第3図はITOのエネルギーバンド図であ
る・ 11.21ニガラス基板、 12,22: ITO。 13:抵抗膜、14:酸素イオン、 15 、23 :配向膜、24:液晶材、25:夏TO
の段差、26:配向膜の段差。 EC:コンダクションバンド底端、 ED :ドナー準位。 Ev :バレンスバンド上端、 EG :エネルギーギャップ。
例の断面図、第3図はITOのエネルギーバンド図であ
る・ 11.21ニガラス基板、 12,22: ITO。 13:抵抗膜、14:酸素イオン、 15 、23 :配向膜、24:液晶材、25:夏TO
の段差、26:配向膜の段差。 EC:コンダクションバンド底端、 ED :ドナー準位。 Ev :バレンスバンド上端、 EG :エネルギーギャップ。
Claims (4)
- (1)導電性の被膜を有する2枚の基板と、その間に挟
持された液晶材を有する液晶素子において、少なくとも
一方の導電被膜がITO(Indium−Tin−Ox
ide)であり、該ITOが場所毎に異なる2種類又は
2種類以上の導電率を示し、かつその膜厚は全場所域に
わたって均一であることを特徴とする液晶素子。 - (2)液晶材がカイラルスメクチックC相を有する強誘
電液晶であることを特徴とする特許請求の範囲第1項に
記載の液晶素子。 - (3)液晶材を挟持する2枚の基板に導電性の被膜を形
成し、その被膜の少なくとも一方をITOとし、該IT
Oを選択的に酸素プラズマに曝すことにより高抵抗化す
ることを特徴とする液晶素子の製造方法。 - (4)液晶材を挟持する2枚の基板に導電性の被膜を形
成し、その被膜の少なくとも一方をITOとし、該IT
Oを選択的に水素プラズマ又はアルゴンプラズマに曝す
ことにより低抵抗化することを特徴とする液晶素子の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18848985A JPS6249322A (ja) | 1985-08-29 | 1985-08-29 | 液晶素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18848985A JPS6249322A (ja) | 1985-08-29 | 1985-08-29 | 液晶素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6249322A true JPS6249322A (ja) | 1987-03-04 |
Family
ID=16224623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18848985A Pending JPS6249322A (ja) | 1985-08-29 | 1985-08-29 | 液晶素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6249322A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6482271B2 (en) | 2000-04-24 | 2002-11-19 | Nippon Steel Corporation | Grain-oriented electrical steel sheet excellent in magnetic properties |
JP2006267907A (ja) * | 2005-03-25 | 2006-10-05 | Ricoh Co Ltd | 光偏向素子・画像表示装置 |
KR20210088666A (ko) | 2018-12-05 | 2021-07-14 | 제이에프이 스틸 가부시키가이샤 | 방향성 전자 강판 및 그의 제조 방법 |
-
1985
- 1985-08-29 JP JP18848985A patent/JPS6249322A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6482271B2 (en) | 2000-04-24 | 2002-11-19 | Nippon Steel Corporation | Grain-oriented electrical steel sheet excellent in magnetic properties |
JP2006267907A (ja) * | 2005-03-25 | 2006-10-05 | Ricoh Co Ltd | 光偏向素子・画像表示装置 |
KR20210088666A (ko) | 2018-12-05 | 2021-07-14 | 제이에프이 스틸 가부시키가이샤 | 방향성 전자 강판 및 그의 제조 방법 |
US11923116B2 (en) | 2018-12-05 | 2024-03-05 | Jfe Steel Corporation | Grain-oriented electrical steel sheet and method of producing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0688973A (ja) | 透明導電膜およびそれを用いた半導体装置ならびにその作製方法 | |
JPS6249322A (ja) | 液晶素子及びその製造方法 | |
JPS6374033A (ja) | パタ−ン形成方法 | |
JPH0279308A (ja) | 電極形成方法 | |
JPS63177472A (ja) | 薄膜トランジスタ | |
JPH03261005A (ja) | 透明導電膜の形成方法 | |
JPH0584606B2 (ja) | ||
CN108461391B (zh) | 一种igzo有源层、氧化物薄膜晶体管的制备方法 | |
JPS58172621A (ja) | 液晶表示素子 | |
JPS6317430A (ja) | 液晶素子及びその製造方法 | |
JPH07333656A (ja) | 透明導電膜およびその製造方法 | |
JPS62288883A (ja) | 薄膜トランジスタの製造方法 | |
JPH06273780A (ja) | 液晶装置の製造方法及びそれを用いた液晶装置 | |
JPH01255829A (ja) | アルミニウムとitoとの多層配線 | |
JPH0527261A (ja) | アクテイブマトリクス基板の製造方法 | |
JPH03167522A (ja) | 透明パネルヒーターを有する液晶素子 | |
JPH09185078A (ja) | 液晶素子及び該液晶素子の製造方法 | |
JP2000164887A (ja) | 半導体装置 | |
JPS62288882A (ja) | 薄膜トランジスタの製造方法 | |
JPS60121611A (ja) | 透明電極の製造方法 | |
JPH0249470A (ja) | 薄膜トランジスタの製造方法 | |
JPS63235982A (ja) | 表示パネルの電極製造方法 | |
JPS63235981A (ja) | 被覆透明導電膜の形成方法 | |
JPH0342631A (ja) | Mim型非線形スイッチング素子の製造方法 | |
JPH11160707A (ja) | 液晶表示素子の製造方法 |