JPS6243756A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS6243756A JPS6243756A JP18360885A JP18360885A JPS6243756A JP S6243756 A JPS6243756 A JP S6243756A JP 18360885 A JP18360885 A JP 18360885A JP 18360885 A JP18360885 A JP 18360885A JP S6243756 A JPS6243756 A JP S6243756A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- circuit
- control signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は入出力制御１１装置に関し、特に入出力制御装
置に於けるコマンド処理方式に関する。
置に於けるコマンド処理方式に関する。
従来技術
従来、入出力制御装置では、コマンド処理に関する１運
のアルゴリズムを各コマンド毎に処理ハードウェアによ
り実現するのが普通であった。第２図は従来の入出力制
御装置に於けるコマンド処理方式の例である。
のアルゴリズムを各コマンド毎に処理ハードウェアによ
り実現するのが普通であった。第２図は従来の入出力制
御装置に於けるコマンド処理方式の例である。
従来の入出力制御装置は、第２図で示すように、制御信
号レシーバ回路１、制御信号検出回路２．１．１ＩＩｌ
ｌ信号レジスタ回路３、コマンド処理ハードウェア９、
帰還信号ドライバ回路１０、入力データレシーバ回路１
１、記憶ユニット１２、送信データドライバ回路１３か
ら構成されている。
号レシーバ回路１、制御信号検出回路２．１．１ＩＩｌ
ｌ信号レジスタ回路３、コマンド処理ハードウェア９、
帰還信号ドライバ回路１０、入力データレシーバ回路１
１、記憶ユニット１２、送信データドライバ回路１３か
ら構成されている。
データの入力処理は次のように行われる。入力データに
先立って、制御信号入力インタフェース１４と１．ＩＩ
御信号レシーバ回路１とにより入力ｔ、ｌｌ＠信号３９
として受信される。制御信号検出回路２は入力制御信号
１５を受けてｌ！Ｉ １ｍ１１信号インタフェース１６
を介し制御信号を発信する。
先立って、制御信号入力インタフェース１４と１．ＩＩ
御信号レシーバ回路１とにより入力ｔ、ｌｌ＠信号３９
として受信される。制御信号検出回路２は入力制御信号
１５を受けてｌ！Ｉ １ｍ１１信号インタフェース１６
を介し制御信号を発信する。
制御信号レジスタ回路３は制御［Ｉ信号検出回路２から
制御信号インタフェース１６を介して制御信号を受信し
たら、入力制御信号１５の状態を次に＆１ＩＩＩＩ信号
検出回路２が動作するまで保持する。また、このυ１１
１１信号レジスタ回路３は受信した制御信号に基づきコ
マンド処理ハードウェア９への入力を判断し、それが状
態制御信号のときは状態制御信号インタフェース１７で
制御信号を発信し、入出力制御信号のときは入出力制御
信号インタフェース１８で制御信号を発信する。
制御信号インタフェース１６を介して制御信号を受信し
たら、入力制御信号１５の状態を次に＆１ＩＩＩＩ信号
検出回路２が動作するまで保持する。また、このυ１１
１１信号レジスタ回路３は受信した制御信号に基づきコ
マンド処理ハードウェア９への入力を判断し、それが状
態制御信号のときは状態制御信号インタフェース１７で
制御信号を発信し、入出力制御信号のときは入出力制御
信号インタフェース１８で制御信号を発信する。
次に、コマンド処理ハードウェア９は入力された＆１１
ｔＸｌ信号の状態を解読判断し、それが状態処理制御
のときは状態処理を行い、入力データ処理制御のときは
入力データインタフェース２６と入力データレシーバ回
路１１とにより、入力されたデータはデータ入力信号イ
ンタフェース２７を介して記憶ユニット１２へ順次記憶
する。
ｔＸｌ信号の状態を解読判断し、それが状態処理制御
のときは状態処理を行い、入力データ処理制御のときは
入力データインタフェース２６と入力データレシーバ回
路１１とにより、入力されたデータはデータ入力信号イ
ンタフェース２７を介して記憶ユニット１２へ順次記憶
する。
更に、コマンド処理ハードウェア９は帰還信号２４を帰
還信号ドライバ回路１０を通して帰還信号インタフェー
ス２５で応答する。
還信号ドライバ回路１０を通して帰還信号インタフェー
ス２５で応答する。
次にデータ出力制御動作を説明する。データ出力動作に
おいてもデータ入力処理と同様に、出力データに先立っ
て制御信号入力インタフェース１４と制御ｉＤ信号レシ
ーバ回路１とにより入力制御（１”号１５として受信さ
れる。υ制御信号検出回路２（４入力制御化号コ５を受
けて制御１１偲号インタフェース１６を介して制御化８
を発信する。
おいてもデータ入力処理と同様に、出力データに先立っ
て制御信号入力インタフェース１４と制御ｉＤ信号レシ
ーバ回路１とにより入力制御（１”号１５として受信さ
れる。υ制御信号検出回路２（４入力制御化号コ５を受
けて制御１１偲号インタフェース１６を介して制御化８
を発信する。
制御信号レジスタ回路３Ｉは制御信号検出回路２から制
御信号インタフェース１６を介してＬｌｌ １１１信号
を受信したら、入力制御信号の状態を次に制御信号検出
回路２が動作するまで保持する。また、この制御信号レ
ジスタ回路３は受信した制御信号に基づきコマンド処理
ハードウェア９への入力を判断し、それが状態制御信号
のときは状態制御１１信号インタフェース１７でＩＩＩ
御信号を発信し、入出力制御信号のときは入出力制ｔｅ
ｌ信号インタフェース１８で制御信号を発信する。
御信号インタフェース１６を介してＬｌｌ １１１信号
を受信したら、入力制御信号の状態を次に制御信号検出
回路２が動作するまで保持する。また、この制御信号レ
ジスタ回路３は受信した制御信号に基づきコマンド処理
ハードウェア９への入力を判断し、それが状態制御信号
のときは状態制御１１信号インタフェース１７でＩＩＩ
御信号を発信し、入出力制御信号のときは入出力制ｔｅ
ｌ信号インタフェース１８で制御信号を発信する。
次に、コマンド処理ハードウェア９は入力された制御信
号の状態を解読判断し、それが状態処理制御のときは状
態処理を行い、出力データ処理制御のときは記憶ユニッ
ト１２のデータを出力データ信号２８として送信データ
ドライバ回路１３へ出力し、出力データ信号インタフェ
ース２９を介して順次実施される。
号の状態を解読判断し、それが状態処理制御のときは状
態処理を行い、出力データ処理制御のときは記憶ユニッ
ト１２のデータを出力データ信号２８として送信データ
ドライバ回路１３へ出力し、出力データ信号インタフェ
ース２９を介して順次実施される。
更に、コマンド処理ハードウェア９は帰還信号２４を帰
還信号ドライバ回路１０を通して帰還信号インタフェー
ス２５で応答する。
還信号ドライバ回路１０を通して帰還信号インタフェー
ス２５で応答する。
上述した従来の入出力制御方式では、コマンド処理ハー
ドウェアの処理で制御信号の引き取り。
ドウェアの処理で制御信号の引き取り。
状態の解読判断が必要であり、よってハードウェアが複
雑となり、多口の高価なハードウェア素子で実現する必
要がある。また、処理アルゴリズムを実現するデータ処
理ハードウェアは必要な全ての要件を満足するように制
御される必要があり、処理内容によっては非常に複雑か
つ応答が遅くなり、品質の良い設計製造は困難な作業と
なる等の欠点があった。
雑となり、多口の高価なハードウェア素子で実現する必
要がある。また、処理アルゴリズムを実現するデータ処
理ハードウェアは必要な全ての要件を満足するように制
御される必要があり、処理内容によっては非常に複雑か
つ応答が遅くなり、品質の良い設計製造は困難な作業と
なる等の欠点があった。
ｌ豆二旦１
本発明の目的は、制御信号の引き取り処理や状態解読判
断処理等の複雑な処理の軽減を図り、応答の速い簡潔な
コマンド処理ハードウェアを実現し得る入出力制御装置
を提供することである。
断処理等の複雑な処理の軽減を図り、応答の速い簡潔な
コマンド処理ハードウェアを実現し得る入出力制御装置
を提供することである。
発明の構成
本発明による入出力制御装置は、マイクロプログラムυ
Ｉｔｌｌｌにより動作をする入出力制ｍｉｘであって、
入力制御信号を検出する制御信号検出回路と、前記入力
制御信号の状態を解読変換する解読変換回路と、この解
読変換回路から出力される変換アドレスデータを前記ｔ
Ｉ１１１ｉＤ信号検出回路からの制御に基づいて選択的
に導出する選択回路と、この選択されたアドレスデータ
をマイクロプログラムのスタートアドレスの１品として
実行処理をなすコマンド処理回路とからなることを特徴
とする。
Ｉｔｌｌｌにより動作をする入出力制ｍｉｘであって、
入力制御信号を検出する制御信号検出回路と、前記入力
制御信号の状態を解読変換する解読変換回路と、この解
読変換回路から出力される変換アドレスデータを前記ｔ
Ｉ１１１ｉＤ信号検出回路からの制御に基づいて選択的
に導出する選択回路と、この選択されたアドレスデータ
をマイクロプログラムのスタートアドレスの１品として
実行処理をなすコマンド処理回路とからなることを特徴
とする。
実施例
次に、本発明の実施例を図面を参照して説明する。
第１図は本発明による入出力制御装置の一実施例を示す
回路ブロック図である。第１図において、制御信号入力
インタフェース１４はυ制御信号レシーバ回路１を経て
、入力制御信号１５として１ｑ罪信号検出回路２と制御
信号レジスタ回路３とへ接続される。制御信号検出回路
２からの制御信号は制御信号インタフェース１６を経て
制御信号レジスタ回路３と、変換アドレス選択回路８と
、コマンド処理ハードウェア９とへ接続される。
回路ブロック図である。第１図において、制御信号入力
インタフェース１４はυ制御信号レシーバ回路１を経て
、入力制御信号１５として１ｑ罪信号検出回路２と制御
信号レジスタ回路３とへ接続される。制御信号検出回路
２からの制御信号は制御信号インタフェース１６を経て
制御信号レジスタ回路３と、変換アドレス選択回路８と
、コマンド処理ハードウェア９とへ接続される。
制御信号レジスタ回路３からの状態制御信号は状態制御
インタフェース１７を経て状態制御信号解読変換回路４
へ接続される。また、制御信号レジスタ回路３からの入
出力制御信号は入出力制御信号インタフェース１８を経
て人出力制御信号解読変換回路５に接続される。
インタフェース１７を経て状態制御信号解読変換回路４
へ接続される。また、制御信号レジスタ回路３からの入
出力制御信号は入出力制御信号インタフェース１８を経
て人出力制御信号解読変換回路５に接続される。
状態制御信号解読変換回路４からの信号は状態解読変換
インタフェース１９を経て状態変換アドレスレジスタ回
路６へ接続される。入出力制御信号解読変換回路５から
の信号は入出力解読変換インタフェース２０を経て入出
力変換アドレスレジスタ回路７へ接続される。状態変換
アドレスレジスタ回路６から信号は状態変換アドレスイ
ンタフェース２１を経て変換アドレス選択回路８へ接続
される。入出力変換アドレスレジスタ回路７からの信号
は入出力変換アドレスインタフェース２２を軽て変換ア
ドレス選択回路８へ接続される。変換アドレス選択回路
８からの信号は変換アドレスインタフェース２３を経て
、コマンド処理ハードウェア９に接続される。コマンド
処理ハードウェア９からの帰還信号２４は帰還信号ドラ
イバ回路１０へ接続され、帰還信号インタフェース２５
で出力先外部装置へ接続される。
インタフェース１９を経て状態変換アドレスレジスタ回
路６へ接続される。入出力制御信号解読変換回路５から
の信号は入出力解読変換インタフェース２０を経て入出
力変換アドレスレジスタ回路７へ接続される。状態変換
アドレスレジスタ回路６から信号は状態変換アドレスイ
ンタフェース２１を経て変換アドレス選択回路８へ接続
される。入出力変換アドレスレジスタ回路７からの信号
は入出力変換アドレスインタフェース２２を軽て変換ア
ドレス選択回路８へ接続される。変換アドレス選択回路
８からの信号は変換アドレスインタフェース２３を経て
、コマンド処理ハードウェア９に接続される。コマンド
処理ハードウェア９からの帰還信号２４は帰還信号ドラ
イバ回路１０へ接続され、帰還信号インタフェース２５
で出力先外部装置へ接続される。
入力データインタフェース２６は入力データレシーバ回
路１１を経てデータ入力信号インタフェース２７で記憶
ユニット１２へ接続される。記憶ユニット１２からの出
力データ信号２２は送信データドライブ回路１３へ接続
され、出力データ信号インタフェース２９で出力先外部
装置へ接続される。
路１１を経てデータ入力信号インタフェース２７で記憶
ユニット１２へ接続される。記憶ユニット１２からの出
力データ信号２２は送信データドライブ回路１３へ接続
され、出力データ信号インタフェース２９で出力先外部
装置へ接続される。
このような入出力制御装置において、データの入出力処
理は次のように行われる。入出力データに先立って、制
御信号の入力インタフェース１４と制御信号レシーバ回
路１とにより入力１１１ｔｌｌ信号１５として受信され
る。ｖＩ御低信号検出回路２入力制御信号１５を受けて
制御信号インタフェース１６を介し制御信号を発信する
。制御信号レジスタ回路３は制御信号検出回路２から制
御信号インタフェース１６を介し制御信号を受信したら
、入力制御信号の状態を次に制御信号検出回路２が動作
するまで保持する。また、制御信号レジスタ回路３は受
信した制御信号に基づき状態制御信号のとぎは、状態制
御信号インタフェース１７で制御信号を発信し、入出力
制御信号のときは、入出力制御信号インタフェース１８
で制御信号を発生する。
理は次のように行われる。入出力データに先立って、制
御信号の入力インタフェース１４と制御信号レシーバ回
路１とにより入力１１１ｔｌｌ信号１５として受信され
る。ｖＩ御低信号検出回路２入力制御信号１５を受けて
制御信号インタフェース１６を介し制御信号を発信する
。制御信号レジスタ回路３は制御信号検出回路２から制
御信号インタフェース１６を介し制御信号を受信したら
、入力制御信号の状態を次に制御信号検出回路２が動作
するまで保持する。また、制御信号レジスタ回路３は受
信した制御信号に基づき状態制御信号のとぎは、状態制
御信号インタフェース１７で制御信号を発信し、入出力
制御信号のときは、入出力制御信号インタフェース１８
で制御信号を発生する。
状態変換アドレスレジスタ回路６は状態制御信号解読変
換回路４からの信号を状態解読変換インタフェース１９
を介し受信したら、状態制御信号解読変換回路４の状態
を状態変換アドレスインタフェース２１を介し変換アド
レス選択回路８ヘコマンド処理ハードウエア９のマイク
ロプログラムのスタートアドレスを決定できる内容に変
換して送信し、次に制御信号検出回路２が動作するまで
保持する。
換回路４からの信号を状態解読変換インタフェース１９
を介し受信したら、状態制御信号解読変換回路４の状態
を状態変換アドレスインタフェース２１を介し変換アド
レス選択回路８ヘコマンド処理ハードウエア９のマイク
ロプログラムのスタートアドレスを決定できる内容に変
換して送信し、次に制御信号検出回路２が動作するまで
保持する。
入出力変換アドレスレジスタ回路７は入出力制御信号解
読変換回路５からの信号を入出力解読変換インタフェー
ス２０を介し受信したら、入出力制御信号解読変換回路
５の状態を入出力変換アドレスインタフェース２２を介
し変換アドレス選択回路８ヘコマンド処理ハードウエア
９のマイクロプログラムのスタートアドレスを決定でき
る内容に変換して送信し、次に１１１′ｍ信号検出回路
２が動作するまで保持する。
読変換回路５からの信号を入出力解読変換インタフェー
ス２０を介し受信したら、入出力制御信号解読変換回路
５の状態を入出力変換アドレスインタフェース２２を介
し変換アドレス選択回路８ヘコマンド処理ハードウエア
９のマイクロプログラムのスタートアドレスを決定でき
る内容に変換して送信し、次に１１１′ｍ信号検出回路
２が動作するまで保持する。
変換アドレス選択回路８は状態変換アドレスインタフェ
ース２１と入出力変換アドレスインタフェース２２とで
受信された変換アドレスを制御信号インタフェース１６
に基づき選択し、変換アドレスインタフェース２３を介
しコマンド処理ハードウェア９へ送信する。コマンド処
理ハードウェア９は制御信号検出回路２から制御信号イ
ンタフェース１６を介して制御信号を受信したら、変換
アドレス選択回路８の状態を変換アドレスインタフェー
ス２３を介して入力し、マイクロプログラムのアドレス
をその内容にセットし、即状態＆＋１ Ｉｌｌ又は入出
力制御に入る。
ース２１と入出力変換アドレスインタフェース２２とで
受信された変換アドレスを制御信号インタフェース１６
に基づき選択し、変換アドレスインタフェース２３を介
しコマンド処理ハードウェア９へ送信する。コマンド処
理ハードウェア９は制御信号検出回路２から制御信号イ
ンタフェース１６を介して制御信号を受信したら、変換
アドレス選択回路８の状態を変換アドレスインタフェー
ス２３を介して入力し、マイクロプログラムのアドレス
をその内容にセットし、即状態＆＋１ Ｉｌｌ又は入出
力制御に入る。
データ入力処理ｉｌｌ制御のとき、入力データインタフ
ェース２６と入力データレシーバ回路１１とにより入力
されたデータは、データ入力信号インタフェース２７を
介して配憶ユニット１２へ順次記憶する。データ出力制
御に入ると、記憶ユニット１２から読み出されたデータ
は出力データ信号２８を経て送信データドライバ回路１
３へ出力され、出力データ信号インタフェース２９を介
して順次実施される。状態処理制御に入ると、コマンド
処理ハードウェア９は状態υ１’ｆ８Ｉを実施する。
ェース２６と入力データレシーバ回路１１とにより入力
されたデータは、データ入力信号インタフェース２７を
介して配憶ユニット１２へ順次記憶する。データ出力制
御に入ると、記憶ユニット１２から読み出されたデータ
は出力データ信号２８を経て送信データドライバ回路１
３へ出力され、出力データ信号インタフェース２９を介
して順次実施される。状態処理制御に入ると、コマンド
処理ハードウェア９は状態υ１’ｆ８Ｉを実施する。
更に、コマンド処理ハードウェア９は帰還信号２４を帰
還信号ドライバ回路１０を通して帰還信号インタフェー
ス２５で出力先外部装置へ応答する。
還信号ドライバ回路１０を通して帰還信号インタフェー
ス２５で出力先外部装置へ応答する。
ＬＬＱと１里
以上説明したように、本発明によれば、制御信号レシー
バ回路からの入力制御信号を解読変換し、コマンド処理
ハードウェアのマイクロプログラム起動アドレスを提供
できるように状態制御解読変換回路と、入出力制御解読
変換回路と、状態変換アドレスレジスタ回路と、入出力
変換アドレスレジスタ回路と、変換アドレス選択回路と
を設ける方式をとることにより、］マント処理ハード・
シェアの制御信号の引き取り、状態の解読判断等の複雑
な処理の軽減を図り、応答の速い１！？ｉ潔な入力制御
信号が実現できるという効果がある。
バ回路からの入力制御信号を解読変換し、コマンド処理
ハードウェアのマイクロプログラム起動アドレスを提供
できるように状態制御解読変換回路と、入出力制御解読
変換回路と、状態変換アドレスレジスタ回路と、入出力
変換アドレスレジスタ回路と、変換アドレス選択回路と
を設ける方式をとることにより、］マント処理ハード・
シェアの制御信号の引き取り、状態の解読判断等の複雑
な処理の軽減を図り、応答の速い１！？ｉ潔な入力制御
信号が実現できるという効果がある。
第１図は本発明の実施例のブロック図、第２図は従来の
入出力υ制御′ｊｉｌａのブロック図である。 主要部分の符号の説明
入出力υ制御′ｊｉｌａのブロック図である。 主要部分の符号の説明
Claims (1)
- マイクロプログラム制御により動作をする入出力制御装
置であつて、入力制御信号を検出する制御信号検出回路
と、前記入力制御信号の状態を解読変換する解読変換回
路と、この解読変換回路から出力される変換アドレスデ
ータを前記制御信号検出回路からの制御に基づいて選択
的に導出する選択回路と、この選択されたアドレスデー
タをマイクロプログラムのスタートアドレスの１部とし
て実行処理をなすコマンド処理回路とからなることを特
徴とする入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18360885A JPS6243756A (ja) | 1985-08-21 | 1985-08-21 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18360885A JPS6243756A (ja) | 1985-08-21 | 1985-08-21 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6243756A true JPS6243756A (ja) | 1987-02-25 |
Family
ID=16138773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18360885A Pending JPS6243756A (ja) | 1985-08-21 | 1985-08-21 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243756A (ja) |
-
1985
- 1985-08-21 JP JP18360885A patent/JPS6243756A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6243756A (ja) | 入出力制御装置 | |
| JPH09186736A (ja) | 複数の無線通信伝送方式を選択的に使用可能にする通信システム | |
| JPS60262257A (ja) | 入出力制御装置 | |
| JPH01137778A (ja) | 符号化／復号化装置 | |
| JPH0746991Y2 (ja) | 通信コントローラ | |
| KR0127877Y1 (ko) | 알에스-485/알에스-232 컨버터를 구비한 피엘씨 통신 네트워크 | |
| JPH05151151A (ja) | バス変換装置 | |
| JP2760027B2 (ja) | Ｉ／ｏ装置 | |
| JPS61105993A (ja) | 音響装置 | |
| JPS63253596A (ja) | シリアルリ−ドライト型ｐｒｏｍ書き込み装置 | |
| JPH01261705A (ja) | プログラマブルコントローラシステムのデータ転送方法 | |
| JPS63268053A (ja) | バス制御装置 | |
| JPH10340245A (ja) | 入力デバイスの中継装置と入力デバイスの接続構造 | |
| JPH04195241A (ja) | 情報処理装置 | |
| JPS63245095A (ja) | 遠隔制御装置 | |
| JPH11296269A (ja) | 入力変換装置 | |
| JPS5942335B2 (ja) | 文字処理のための割込方式 | |
| JPH04249947A (ja) | 通信制御装置 | |
| JPH03190397A (ja) | リモートコントロールインターフェース装置 | |
| JPH06236338A (ja) | データ入出力処理装置 | |
| JPH0689108A (ja) | プログラマブルコントローラとモーションコントローラのデータの授受方法 | |
| JPS62237830A (ja) | 通信制御装置 | |
| JPS62293430A (ja) | プログラムの解読防止方式 | |
| JPS61211755A (ja) | 通信制御装置 | |
| JPH09307592A (ja) | 端末間データ中継装置 |