JPS6238673B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は計時機能を有する電子機器の午前・午
後セツト方式に関する。

近年、電子機器に計時機能を持たせたものが実
用化されている。このような計時機能を有する電
子機器は一般にアラーム機能をも有しているが、
このアラーム機能は目覚しとして使用される場合
も勿論考えられるが、多くの場合は目覚しとして
使うよりも近い未来に予定された時刻、例えば２
時間後に行なわれる会議の時刻を知らせる等の使
われ方をされている。また、上記計時機能を有す
る電子機器には時刻セツトを行なう際に午後を指
定する為に用いる「AN／PM」キーを有してお
り、ある午後の時刻をセツトする場合には必ず上
記「AN／PM」キーを操作する必要があつた。そ
こで、上述の如く近い未来の時刻を知らせる為に
使用されることの多いアラーム時刻をセツトする
場合、現在時刻が午後に近い午前にあるとすると
殆どのアラーム時刻が午後となることも考えら
れ、従来の時刻セツト方式のように必ず午後を指
定する為のキー操作を行なつていたのではキー操
作が煩しいという欠点があつた。

本発明は上記実情に基づいてなされたもので、
現在時刻から12時間以内にアラーム時刻をセツト
する場合が多いことに着眼し、時計時刻及びアラ
ーム時刻等の時刻セツトを行なう際、そのセツト
時刻が電子機器内部で動作している時計時刻から
12時間以内であれば午前・午後指定のキー操作を
行なうことなしに時刻セツトが可能となる午前・
午後セツト方式を提供することを目的とする。

以下、第１図乃至第４図を参照しながら本発明
を小型電子式計算機に適用した場合の一実施例に
ついて説明する。

第１図において、１はキー入力部であり通常の
計算に用いるテンキー２、フアンクシヨンキー３
の他に時刻セツトを行なう際に操作するセツトモ
ードスイツチ４、午前（AM）・午後（PM）の切
換えを行なう「DIS」キー５、時刻セツトの際の
時計、アラームの別を指定する「SET」キー
６、アラーム１を指定する「AL₁」キー７、アラ
ーム２を指定する「AL2」キー８、時計を指定す
る「TM」キー９を備えている。上記キー入力部
１から出力されるキー操作信号は制御部１０へ送
られ、キー入力データは入力バツフア１１を介し
てRAM１２へ送られる。このRAM１２は表示用
Ｘレジスタ、計時用Ａレジスタ、アラーム１用Ｂ
レジスタ、アラーム２用Ｃレジスタ等からなり、
上記各レジスタは１桁４ビツトの10桁構成となつ
ている。そして、上記計時用Ａレジスタは第１桁
で１秒単位、第２桁で10秒単位、第４桁で１分単
位、第５桁で10分単位、第７桁で１時単位、第８
桁で10時単位の計時データの記憶を行ない、第３
桁及び第６桁で時・分・秒を区別する記号データ
（「−」）を記憶し、第10桁で午前・午後信号を記
憶する。一方、１３は基準周波数信号を出力する
発振器であり、この出力は分周器１４に送られ分
周されて１秒信号として上記制御部１０に送られ
る。この制御部１０はキー入力部１から送られる
キー操作信号、分周器１４から送られる１秒信号
及び演算部１５から送られる演算結果に従つて制
御動作を行なうものであり、アラームセツト時刻
となつたときにブザー１６を駆動させる為のブザ
ー駆動信号、RAM１２内の各レジスタの行、列
のアドレスを指定するアドレス信号、後述する午
前・午後フラツグ制御回路１７に送られる
「DIS」キー信号（キー入力部１において「DIS」
キー５が操作された際に「１」、操作されない際
には「０」として制御部１０から出力される信
号）及び各部に各種命令を与える命令信号が出力
される。一方、上記RAM１２から読み出される
データは演算部１５に送られ演算処理され、その
演算結果はRAM１２内の所定のレジスタに送ら
れる。また、上記RAM１２内の計時用Ａレジス
タのフラツグ桁（第10桁）に記憶されている午
前・午後信号（午前を「０」、午後を「１」とす
る信号）は制御部１０から出力されるアドレス信
号により読み出され、午前・午後フラツグ制御回
路１７に送られる。更に演算部１５では制御部１
０から出力される命令信号に従つてRAM１２内
の表示用Ｘレジスタに記憶されているセツト時刻
と計時用Ａレジスタに記憶されている内部時計時
刻の夫々８桁以下のデータの大小判断を行ない、
セツト時刻＞内部時計時刻のとき「１」、セツト
時刻≦内部時計時刻のとき「０」が大小判断信号
として上記午前・午後フラツグ制御回路１７に送
られる。この午前・午後フラツグ制御回路１７
は、上記した大小判断信号、午前・午後信号及び
「DIS」キー信号によつて午前・午後信号の制御
を行なうもので第２図に示す如くアンドゲート１
８，１９，２０，２１、インバータ２２，２３，
２４、オアゲート２５及びラツチ回路２６から構
成されている。しかして、上記アンドゲート１８
には大小判断信号と午前・午後信号が直接及び
「DIS」キー信号がインバータ２４を介して入力
されており、上記アンドゲート１９には大小判断
信号、午前・午後信号及び「DIS」キー信号が
夫々インバータ２２，２３，２４を介し入力され
ている。また、上記アンドゲート２０には大小判
断信号と「DIS」キー信号が直接、及び午前・午
後信号がインバータ２３を介して入力されてお
り、上記アンドゲート２１には大小判断信号がイ
ンバータ２２を介し、午前・午後信号及び
「DIS」キー信号が直接入力されている。即ち、
大小判断信号、午前・午後信号及び「DIS」キー
信号が夫々（１、１、０）、（０、０、０）、（１、
０、１）、（０、１、１）のとき上記アンドゲート
１８，１９，２０，２１からは午後を表わす信号
「１」が出力されるように構成されている。そし
て、上記アンドゲート１８，１９，２０，２１の
出力は夫々オアゲート２５に入力され、更にラツ
チ回路２６にクロツクφｅ（「SET」キー７を操
作した後に所定のタイミングで出されるクロツ
ク）のタイミングで読み込まれ、その午前・午後
信号はRAM１２内の表示用Ｘレジスタのフラツ
グ桁（第10桁）に記憶される。一方、表示処理回
路３０ではRAM１２から読み出されるデータに
従つて所望のゼグメントが選択され表示部２８で
所定の表示が行なわれる。

以下、図面を参照しながら本発明の一実施例に
ついて説明する。第１図の如き構成をなす計時機
能を有する小型電子式計算機の通常の計時動作は
次のようになる。分周器１４から入力された１秒
信号に従つて制御部１０は演算部１５に命令信号
を出力し、この演算部１５において計時用Ａレジ
スタの第１桁毎に＋１していき、60秒となつた際
には分の桁へ、60分となつた際には時の桁へ、更
に12時となつた際には午前・午後信号を反転制御
させ、通常の計時動作が行なわれる。

次に、第３図及び第４図を参照しながら時刻セ
ツトを行なう際の本実施例の動作について説明す
る。第１図に示す構成をなす小型電子式計算機に
おいて、前記の如き計時動作が行なわれ、その内
部時計時刻が例えば第３図に示す如く午前７時30
分で表示部３１では「AM7−30−00」と表示が
行なわれているとする。ここで第３図ａの如く上
記内部時計時刻と同じ午前で、同日の午前８時30
分にアラーム時刻をセツトする場合のキー操作は
最初にキー入力部１の時計セツトスイツチ４をオ
ン状態として、次に分単位までの時刻数字
「８」、「３」、「０」をテンキー２により置数す
る。そのキー操作データは入力バツフア１１を介
してRAM１２内の表示用Ｘレジスタに送られ第
３桁以下に「830」と記憶される。次に秒単位の
時刻数字を置数するのだがこの数字は「０」であ
る為「SET」キー６を操作することにより自動
的にセツトされ、表示用Ｘレジスタの第７桁以下
に「８−30−00」が記憶される。この時、制御部
１０から出力されるアドレス信号によりRAM１
２内の計時用Ａレジスタと表示用Ｘレジスタの第
８桁以下の記憶データが演算部１５に送られ大小
判断をされ、大小判断信号として午前・午後フラ
ツグ制御回路１７に送られる。また計時用Ａレジ
スタのフラツグ桁（第10桁）からは午前・午後信
号が、そして制御部１０からは「DIS」キー信号
が午前・午後フラツグ制御回路１７に入力され
る。この場合セツト時刻数字が内部時計時刻数字
より大きい為に大小判断信号は「１」、内部時計
時刻が午前である為に午前・午後信号は「０」ま
たはセツト時刻が内部時計時刻から12時間以内で
あるから「DIS」キー５の操作を行なわない為に
「DIS」キー信号は「０」となり上記アンドゲー
ト１８，１９，２０，２１からは午前を表わす信
号「０」が出力され、アンドゲート２５を介しラ
ツチ回路２６にクロツクφｅのタイミングで書き
込まれRAM１２内の表示用Ｘレジスタのフラツ
グ桁（第10桁）に「０」が記憶される。更に
「AL₁」キー７を操作すると表示部２８では
「AM8−30−00」と表示され、上記表示用Ｘレジ
スタの内容がアラーム１用Ｂレジスタに転送され
アラーム時刻セツトが行なわれる。第３図ｂは内
部時計時刻の午前とは違う同日の午後６時にアラ
ーム時刻をセツトする場合である。なお、セツト
時刻数字の置数を行なう際の動作は前記第３図ａ
に示した動作と同様である為省略し、以下表示用
Ｘレジスタに時刻数字が記憶された後から説明す
る。時刻数字「６」、「０」、「０」を置数した後
「SET」キー７を操作すると秒単位のデータ
「０」が自動的にセツトされ表示用Ｘレジスタの
第７桁以下に「６−00−00」と記憶される。この
時前記第３図ａの場合と同様に午前・午後フラグ
制御回路１７には大小判断信号、午前・午後信号
及び「DIS」キー信号が入力される。この場合の
大小判断信号は内部時計時刻数字がセツト時刻数
字より大きい為「０」、午前・午後信号は内部時
計時刻が午前である為「０」及び「DIS」キー信
号はセツト時刻が内部時計時刻から12時間以内で
ある為「DIS」キー５が操作されず「０」とな
り、アンドゲート１９から午後を表わす信号
「１」が出力され、オアゲート２５を介しラツチ
回路２６にクロツクφｅのタイミングで書き込ま
れ表示用Ｘレジスタのフラツグ桁（第10桁）に
「１」が記憶される。更に、「AL₁」キー７を操作
すると表示部２８で「PM6−00−00」と表示さ
れ、上記表示用Ｘレジスタの内容がアラーム１用
Ｂレジスタに転送され、アラーム時刻セツトが行
なわれる。第３図ｃは内部時計時刻の午後とは違
う同日の午後８時30分にアラーム時刻をセツトす
る場合である。時刻数字「８」、「３」、「０」を置
数した後に、セツト時刻が内部時計時刻から12時
間以降である為「DIS」キー５を操作し、次に
「SET」キー６の操作を行なうと秒単位のデータ
「０」が自動的にセツトされ表示用Ｘレジスタの
第７桁以下に「８−30−00」と記憶される。この
時、大小判断信号、午前・午後信号及び「DIS」
キー信号が午前・午後フラツグ制御回路１７に入
力される。上記大小判断信号はセツト時刻数字が
内部時計時刻数字より大きい為「１」、午前・午
後信号は内部時計時刻が午前である為「０」及び
「DIS」キー信号は「DIS」キー５を操作した為
「１」となり、アンドゲート２１から午後を表わ
す信号「１」が出力され、オアゲート２５を介し
ラツチ回路２６にクロツクφｅのタイミングで書
き込まれ表示用Ｘレジスタのフラツグ桁（第10
桁）に「１」が記憶される。更に、「AL₁」キー
７を操作すると表示部２８で「PM8−30−00」と
表示され、上記表示用Ｘレジスタの内容がアラー
ム１用Ｂレジスタに転送されアラーム時刻セツト
が行なわれる。第３図ｄは内部時計時刻の午前と
同じで翌日の午前６時にアラーム時刻をセツトす
る場合である。時刻数字「６」、「０」、「０」を置
数した後に、セツト時刻が内部時計時刻から12時
間以降である為「DIS」キー５を操作し、次に
「SET」キー６の操作を行なうと秒単位のデータ
「０」が自動的にセツトされ表示用Ｘレジスタの
第７桁以下に「６−00−00」と記憶される。この
時、大小判断信号、午前・午後信号及び「DIS」
キー信号が午前・午後フラツグ制御回路１７に入
力される。上記大小判断信号は内部時計時刻数字
がセツト時刻数字より大きい為「０」、午前・午
後信号は内部時計時刻が午前である為「０」及び
「DIS」キー信号は「DIS」キー５を操作した為
「１」となり、アンドゲート１８，１９，２０，
２１からは午前を表わす信号「０」が出力されオ
アゲート２５を介しラツチ回路２６にクロツク
ｅのタイミングで書き込まれ表示用Ｘレジスタの
フラツグ桁（第10桁）に「０」が記憶される。更
に、「AL₁」キー７を操作すると表示部３１で
「AM6−00−00」と表示され、上記表示用Ｘレジ
スタの内容がアラーム１用Ｂレジスタに転送され
アラーム時刻セツトが行なわれる。

第４図は内部時計時刻が午後５時30分のとき、
第３図と同様に内部時計時刻から12時間以内の午
前と午後及び内部時計時刻から12時間以降の午前
と午後に夫々アラーム時刻のセツトを行なう場合
のキー操作と各レジスタの内容を示した図であ
る。なお、説明を簡略化するため上記第３図の場
合と同じキー操作及び動作についてはその説明を
省略し、本発明の主要部をなす午前・午後フラツ
グ制御回路１７内の動作について説明を行なう。
第４図ａは内部時計時刻から12時間以内で同日の
午後９時にアラーム時刻をセツトする場合であ
る。午前・午後フラツグ制御回路１７に入力する
大小判断信号はセツト時刻数字が内部時計時刻数
字より大きい為に「１」、午前・午後信号は内部
時計が午後である為「１」、そして「DIS」キー
信号はセツト時刻が内部時計時刻から12時間以内
である為「DIS」キー５は操作されず「０」とな
り、アンドゲート１８から午後を表わす信号
「１」が出力し、オアゲート２５を介しラツチ回
路２６にクロツクｅのタイミングで読み込まれ
表示用Ｘレジスタのフラツグ桁（第10桁）に
「０」が記憶されるのである。第４図ｂは内部時
計時刻と違う午前で翌日の午前４時にアラーム時
刻をセツトする場合である。この場合の大小判断
信号は内部時計時刻数字がセツト時刻数字より大
きい為「０」、午前・午後信号は内部時計が午後
である為「１」、または「DIS」キー信号はツト
時刻が内部時計から12時間以内である為「DIS」
キー５は操作されず「０」となり、アンドゲート
１８，１９，２０，２１からは午前を表わす信号
「０」が出力しオアゲート２５を介しラツチ回路
２６にクロツクｅのタイミングで読み込まれ表
示用Ｘレジスタのフラツグ桁（第10桁）に「０」
が記憶されるのである。第４図ｃは内部時計時刻
と違う午前で翌日の午前９時にアラーム時刻をセ
ツトする場合である。この場合の大小判断信号は
セツト時刻数字が内部時計時刻数字より大きい
為、「１」、午前・午後信号は内部時計が午後であ
る為「１」、または「DIS」キー信号はセツト時
刻が内部時計から12時間以降であり「DIS」キー
５の操作を行なう為「１」となり、アンドゲート
１８，１９，２０，２１からは午前を表わす信号
「０」が出力しオアゲート２５を介しラツチ回路
２６にクロツクｅのタイミングで読み込まれ表
示用Ｘレジスタのフラツグ桁（第10桁）に「０」
が記憶されるのである。第４図ｄは内部時計時刻
と同じ午後で翌日の午後４時にアラーム時刻をセ
ツトする場合である。この場合の大小判断信号は
内部時計時刻がセツト時刻より大きい為「０」、
午前・午後信号は内部時計が午後である為
「１」、また「DIS」キー信号はセツト時刻内部時
計時刻から12時間以降であり「DIS」キー５の操
作を行なう為「１」となり、アンドゲート２１か
らは午後を表わす信号「１」が出力しオアゲート
２５を介しラツチ回路２６にクロツクφｅのタイ
ミングで読み込まれ表示用Ｘレジスタのフラツグ
桁（第10桁）に「１」が記憶されるのである。

上記の第３図及び第４図ａ，ｂ，ｃ，ｄの夫々
の場合について整理すると次のようになる。

(a) 所望のアラーム時刻が内部時計時刻から12時
間以内で内部時計時刻と同じ午前・午後のアラ
ーム時刻セツトを行なう場合。

(b) 所望のアラーム時刻が内部時計時刻から12時
間以内で内部時計時刻と違う午前・午後のアラ
ーム時刻セツトを行なう場合。

(c) 所望のアラーム時刻が内部時計時刻から12時
間以降で内部時計時刻と違う午前・午後のアラ
ーム時刻セツトを行なう場合。

(d) 所望のアラーム時刻が内部時計時刻から12時
間以降で内部時計時刻と同じ午前・午後のアラ
ーム時刻セツトを行なう場合。

しかして、上記(a)、(b)の場合すなわちセツト時
刻が内部時計時刻から12時間以内であれば、午
前・午後指定のキー操作を行なわずに時刻セツト
が可能となり、上記(c)、(d)の場合すなわちセツト
時刻が内部時計時刻から12時間以降のときには
「DIS」キー５を操作することによつて時刻セツ
トを行なうのである。

なお、本実施例では現在時刻から12時間以内に
アラーム時刻をセツトする場合が多いと考えた
為、セツト時刻が内部時計時刻から12時間以内で
あれば午前・午後指定のキー操作を行なわずに時
刻セツトが可能となるようにしたが、これに限ら
れることなく24時間以内の一定時間であればよ
い。

また、午前・午後フラツグ制御回路の回路構成
は本実施例に限られることなく同様の機能を有す
る回路構成であればよい。

更に、本実施例では計時機能を有する小型電子
式計算機について説明したが、これ以外の計時機
能を有する電子機器に幅広く応用出来ることは勿
論であり、要は本発明の要旨を逸脱しない範囲で
あればよい。

以上、詳述したように本発明によれば計時機能
を有する電子機器において時計時刻セツト及びア
ラーム時刻セツト等の時刻セツトを行なう際、そ
のセツト時刻が電子機器内部で動作している時計
時刻から所定時間以内であれば特に午前・午後指
定のキー操作を行なうことなく時刻セツトが可能
となる為、キー操作が簡略化され著しく操作性が
向上する。

【図面の簡単な説明】

第１図は本実施例の回路構成を示すブロク図、
第２図は午前・午後フラツグ制御回路の回路構成
を示す図、第３図及び第４図はアラーム時刻セツ
トを行なう際のキー操作、各レジスタ内容及び表
示状態を示す図である。 １……キー入力部、１０……制御部、１２……
ROM、１３……発振器、１４……分周器、１５
……演算部、１７……午前・午後フラツグ制御回
路、１８，１９，２０，２１……アンドゲート、
２２，２３，２４……インバータ、２５……オア
ゲート、２６……ラツチ回路、２８……表示部。

Claims (1)

【特許請求の範囲】
1. １ 計時機能を有する電子機器において、当該計
   時時刻を記憶する第１の記憶手段と、時刻セツト
   を行なう為の入力手段と、この入力手段によるセ
   ツト時刻を記憶する第２の記憶手段と、前記第２
   の記憶手段のセツト時刻が前記第１の記憶手段の
   当該計時時刻から所定時間以内で且つ前記セツト
   時刻と当該計時時刻とを比較することによつて前
   記第１の記憶手段による当該計時時刻の午前及び
   午後を示す信号を出力制御する手段と、時刻セツ
   トの際に前記第２の記憶手段にセツト時刻と共に
   前記出力制御手段から発せられる午前及び午後を
   示す信号を自動的に入力させる手段とを具備した
   ことを特徴とする午前・午後セツト方式。