JPS6126955Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は電子機器に関し、特に１日の予定を表
示しうる電子機器に関する。

従来電子機器に１日の予定されている事柄の予
定時刻を入力し、それを記憶する電子機器があつ
た。

上述の如き電子機器において、機器にまだ入力
されていない事柄の予定時刻を入力するとき、今
入力すべき予定時刻がすでに入力されているかど
うかを調べる必要があつた。

本考案は上述の点を鑑み、機器に予定された事
柄の予定時刻を入力したら、その予定された時刻
を表示するように構成したものである。

以下本考案による一実施例を図面と共に説明す
る。

第１図は本考案による電子機器の外観図を示
す。

KBは入力ユニツトで、第２図はその詳細図で
ある。第２図において、「０」〜「９は数値を入
力する為のキー、「・」は小数点を入力するキ
ー、「＋」「−」「×」「÷」はそれぞれ四則演算の
命令を入力する為のキー、「＝」は上述の命令を
実行させる為のキー、「確」は予定確認を入力す
る為のキー、「SET」は予定時刻をメモリにセツ
トさせる為のキー、「RET」は予定時刻をメモリ
からリセツトさせる為のキー、「Ｈ」は時刻の時
間を入力する為のキー、「Ｍ」は時刻の分を入力
する為のキー、「AM」は入力した時刻が午前で
あることを示す為のキー、「PM」を入力した時刻
が午後であることを示すキー、「Ｃ」は後述した
メモリの内容をクリアする為のキーである。

DPは表示器で、第３図にその詳細を示す。第
３図Ａにおいて、NDPは表示器で入力ユニツト
KBより入力した数値、演算結果、一表示、エラ
ー表示を行ない、第３図ＢにおいてTDPは表示
〓〓〓〓〓
器で時計の表示を行なう表示器TIDP及び予定表
示を行なう予定表示器SDPとから成る。予定表示
器SDPは30分単位の予定を表示すべく24個の表示
体から成る。

第４図は第１図に示す電子機器のブロツク図で
ある。同図について説明する。

KBは第１図、第２図に示す入力ユニツトで、
各キーが操作されると、各キーに対応するキー信
号が発生する。

CPUは処理部で、加算、減算、比較、データ
転送等を行なう。

ROMは制御メモリで、制御手順及び制御に必
要なデータ等を記憶している。

TCは時計チツプで、水晶発振器（不図示）の
信号をカウントダウンさせ、時分秒及び午前、午
後のデータを出力する。

RAMはメモリで、入力ユニツトKBから入力さ
れた時間データが第５図のｃに示す如く48記憶可
能である。

WRAMはメモリで、処理部CPUで処理すべき
データを一時記憶しておくレジスタWR，WR
１，WR２四則命令を記憶しておくレジスタ
FM、メモリに対するアドレスレジスタAX，
AY、メモリRAMに対するアドレスレジスタ
RREGを備えている。

DRAM１は第５図のａに示す如く表示すべき
データを記憶するメモリで、表示器NDP及び表
示器TIDPで表示される数値、記号等を記憶す
る。

DRAM２は第５図のｂに示す如くデータを記
憶するメモリで、表示器SDPで表示されるデータ
を記憶する。

COXはカウンタで、カウンタCOYとでメモリ
DRAM１のアドレスを指示する信号を発生す
る。またカウンタCOYはメモリDRAM２のアド
レスを指示する。

DEはデコーダで、カウンタCOXの出力をデコ
ードし、表示器NDP，TIDP，SDPを選択する信
号を発生する。

DPCは表示回路で、第３図に示す表示器を駆
動する回路である。

第７図は第４図に示す表示回路DPCの一部詳
細図で、第３図に示す表示器SDPを駆動する回路
である。表示器SDPはデコーダDEの出力信号Ｔ_O
〜Ｔ_Bと、カウンタCOXの出力をデコードするデ
コーダDE６の出力で開閉されるゲートＧを介し
て得られるメモリDRAMの出力をデコードする
デコーダDE５の出力とで表示される。

第８図は第４図に示す表示回路DPCの一部詳
細図で第３図に示す表示器NDP，TIDPを駆動す
る回路である。

同図において、表示器NDP，TIDPがデコーダ
DEで得られる桁信号Ｔ_O〜Ｔ_F及びメモリDRAM
１から送られるデータをセグメント信号に変換す
るデコーダDE１〜４の出力とで選択表示され
る。

第４図において、ADは警報駆動回路で、ブザ
ーＢを処理部CPUからの信号で駆動する。TMR
はタイマで、起動させてから15分で信号を出力す
る。

上述の構成より成る実施例の作動説明を第９図
に示す制御説明図を基に行なう。

第４図に示す制御メモリROMには第９図Ａ，
Ｂに示す如き制御手順が記憶されている。

同図に従つて説明する。まず水晶発振器（不図
示）の出力を計数している時計チツプTCの内容
例えばAM9：15のデータが処理部CPUを介して
メモリDRAM２のアドレス０〜６に記憶され
る。メモリDRAM２に記憶されたデータはカウ
ンタCOXから逐次送られてくるアドレス信号
（カウント内容）で読み出され、デコーダDEの出
力によつて表示器TIDPで「AM 9H 15M」と表
示される。

次に入力ユニツトKBのいずれかのキーが操作
されたかを判別し操作されなければ、現在表示さ
れている時間データに予定時刻を設定しているか
否かを判別する。かかる判別はメモリWRのレジ
スタAX，AYにメモリのアドレスデータをセツト
し、例えばAYに０をセツトしたAXに０をセツト
し、しかる後AXの内容を６迄インクリメントさ
せ予定時刻のデータをメモリRAMより読み出
し、レジスタWR１に記憶させる。時計チツプ
TCからの時間データはレジスタWRに記憶さ
せ、処理部CPUでWRとWR１とを比較させる。
上述のような制御をメモリRAM内の各アドレス
に対し行ない一致するものがなければ、再び時計
チツプTCのデータを表示させる制御を行なう。

今PM3：00からPM3：30迄会議を行なうことが
〓〓〓〓〓
決まれば、以下のキー操作によつて予定表示を行
なう。

まずキーAMが操作されると、キーAMに対応
するコード信号がレジスタWRの最下位桁に記憶
される。次に「３」「Ｈ」「０」「０」「Ｍ」とキー
操作すると、「PM3H00M」のデータがレジスタ
WRに記憶される。

次にキー「SET」が操作されると、キー
「SET」が操作されたかで「YES」となり、まず
データ「PM3H00M」をレジスタWR１，WR２に
送り、レジスタWRをクリアする。次にレジスタ
AX，AYをクリアする。

次に処理部CPUでレジスタWR１の内容が偶数
時か否かを判別し、今の場合NOであるので、
WR＋２→WRを行なう。偶数であれば、WR＋２
を行なわない。次にPMであるかをCPUで判別
し、PMであれば、WR１＋12→WR１を行なう。

次に処理部CPUはレジスタWR１の内容を２で
割算し、レジスタAXにその結果を貯える。今の
場合、７がレジスタAXに記憶される。次に
「分」のセツトは30分か否かを判別しYESであれ
ば＋１し、レジスタWRの内容をレジスタAYに
送る。

次にレジスタWR２の内容をレジスタRREGの
指示するメモリRAMのアドレスに記憶させる。
データがメモリRAMに入るごとにレジスタ
RREGの内容は次のアドレスになる。さらにCPU
はレジスタAX，AYに記憶されたアドレスに従つ
てメモリDRAM２のＸ６，Ｙ２のメモリロケー
シヨンに１を立てる。

かかるメモリDRAM２の内容はカウンタ
COX，COYのアドレス指示に応答し表示回路
DPCにメモリDRAM２の内容を印加すると、該
当する表示器SDP１が点灯する。

以上の如くしてセツトしたい時刻データを入力
し、キー「SET」が操作されると、該当する表
示器SDPが点灯する。

次に予定した時刻の会議・打合せ等がキヤンセ
ルされた場合、以下のキー操作により予定データ
をクリアする。

例えば「AM11：30」に予定していた事柄がキ
ヤンセルされたとき、 前述の予定時刻のデータ設定と同様にキー
「AM」「１」「１」「Ｈ」「３」「０」「Ｍ」が逐次
操作されると、上述のキー操作に対応するデータ
がレジスタWRに記憶される。

次にキー「RST」が操作されると、レジスタ
WRの内容に該当するデータがメモリRAMに記
憶されているか否かを判別する。

メモリRAMの内容はレジスタAX，AYに記憶
されたアドレス指示によりレジスタWR１に呼び
出し、処理部CPUで比較し、該当するものがな
ければエラー表示例えば表示されている内容を点
減させる。該当するものがあれば、次に設定され
たデータAM11H30Mを処理する。

まずWR１，WR２に転送しレジスタWRの内容
をクリアし、レジスタAX，AYの内容をクリアす
る。

次にPMかAMかを判別しPMであれば、時間の
データを記憶している桁に12を加算する。次にセ
ツトされた時間が偶数時か奇数時かを判別し、奇
数時であればレジスタWRに２を加える。次にレ
ジスタWR１に記憶したAM11：30の11を２で除
算し、その結果の「５」をレジスタAXに記憶さ
せる。次に分の単位が30であるか否かを調べ、
「30」であればWR＋１→WRを行なう。従つて
WRは３となる。

次にCPUはWRの内容をレジスタAYに転送す
る。従つてAXに５，AYに３が記憶されたことに
なる。

次に処理部CPUはレジスタAX，AYで示され
たアドレスのメモリDRAM２の内容に０を記憶
させる。

従つてメモリDRAM２の内容を表示する表示
器SDPの該当する表示体は点灯されなくなる。次
にメモリRAMの内容がクリアされて時間表示制
御にもどる。

前述の如くメモリRAMに予定時刻データが記
憶された後、時計チツプTCが予定時刻データを
出力すると、セツトされた時間か？でYesとな
り、処理部CPUは警報駆動回路ADを駆動し、ブ
ザーＢをならし、15分タイマーTMを作動せしめ
る。

次に確認の為のキー「確」が操作されたかを判
別し、操作されれば、ブザーＢを停止させ、時間
制御にもどる。

もしキー「確」が操作されなければ、表示点
減、ブザー駆動の制御、キー「確」を操作したか
〓〓〓〓〓
15分経過したかの判別制御等を行なう。15分経過
したかあるいはキー「確」が操作されたかのいず
れか一方が起きれば、表示点滅、ブザー駆動の制
御が停止し、時間表示となる。

以上述べた如く本発明によれば、予定時刻が入
力されると、予定された時刻が入力されたことを
表わすマークを点灯するので、操作者は予定を立
ててあるか否かを表示で知ることができる。

【図面の簡単な説明】

第１図は本考案による電子機器の外観図、第２
図は第１図に示す入力ユニツトの詳細図、第３図
Ａ，Ｂは第１図に示す表示器の詳細図、第４図は
第１図に示す電子ユニツトのブロツク図、第５図
は第４図に示すRAM，DRAM１，DARA２の内
部を示す図、第６図は第４図に示すメモリWRの
内部図、第７図は第３図Ａに示す表示器SDPの駆
動回路図、第８図は第３図Ａ，Ｂに示す表示器
NDP，TIDPの駆動回路図、第９図Ａ、第９図Ｂ
は制御手順を示す図。 SDP……表示器、KB……入力ユニツト、RAM
……メモリ。 〓〓〓〓〓

Claims (1)

1. 【実用新案登録請求の範囲】 予定の時刻情報を入力する為の数値入力手段と 前記予定の時刻情報を記憶する記憶する予定時
   刻記憶手段と、 時刻情報を発生する為の時計手段と、 前記数値入力手段より入力された前記予定の時
   刻情報の表示位置を計算する計算手段と、 前記計算手段で計算された前記表示位置の結果
   を記憶する位置記憶手段と、 前記予定時刻記憶手段に記憶された前記予定の
   時刻情報の時刻になつたか否かを前記時計手段の
   時刻情報により検出する検出手段と、 前記検出手段の検出結果の基づき警告を発生す
   る手段と、 前記時計手段の時刻を表示する為の時刻表示手
   段と 前記時刻表示手段のそばに設けられ、前記位置
   記憶手段の内容を表示する位置表示手段とを有す
   る電子機器。