JPS6228878B2

JPS6228878B2 -

Info

Publication number: JPS6228878B2
Application number: JP11697578A
Authority: JP
Inventors: Toshifusa Iwamaru
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1978-09-22
Filing date: 1978-09-22
Publication date: 1987-06-23
Also published as: JPS5543442A

Description

【発明の詳細な説明】本発明は計時機能を有する小型電子式計算機の
午前・午後セツト方式に関する。

従来、計時機能を有する小型電子式計算機にお
いて、その内部で計時動作を行なつている際の時
刻の修正、別時計の時刻セツトあるいはアラーム
時刻のセツトを行なう場合、そのセツト時刻の数
字をキー操作により置数した後に午前・午後指定
のキー操作を行なつていた。しかし、時刻の修正
では分単位以下の修正が多くなる為、そのセツト
時刻は上記小型電子式計算機内部で動作している
時計時刻の午前・午後と同じ場合が多く、従来の
キー操作のように必ず午前・午後指定を行なうの
ではキー操作が煩しいという欠点があつた。ま
た、別時計の時刻セツト及びアラーム時刻のセツ
トを行なう際、そのセツト時刻の午前・午後が上
記小型電子式計算機内部で動作している時計時刻
の午前・午後と同じ場合であつても、必ず午前・
午後指定のキー操作を行なわなければならずキー
操作が煩しいという欠点があつた。

本発明は上記実情に鑑みてなされたもので、時
計時刻セツト及びアラーム時刻セツト等の時刻セ
ツトを行なう際、そのセツト時刻が小型電子式計
算機内部で動作している時計時刻の午前・午後と
同じ場合には、午前・午後指定のキー操作を行な
うことなしに時刻セツトを可能となる午前・午後
セツト方式を提供することを目的とする。

以下、図面を参照しながら本発明の一実施例に
ついて説明する。

第１図において、１はキー入力部であり通常の
計算に用いるテンキー２、フアンクシヨンキー３
の他に時刻セツトを行なう際に操作するセツトモ
ードスイツチ４、午前（AM）・午後（PM）の指
定を行なう「AM／PM」キー５、時刻セツトの
際の時計、アラームの別を指定する「SET」キ
ー６、アラーム１を指定する「AL₁」キー７、ア
ラーム２を指定する「AL₂」キー８及び時計を指
定する「TM」キー９を備えている。上記キー入
力部１から出力されるキー操作信号は制御部１０
へ送られ、キー入力データは入力バツフア１１を
介してRAM１２へ送られる。このRAM１２は表
示用Ｘレジスタ、計時用Ａレジスタ、アラーム１
用Ｂレジスタ、アラーム２用Ｃレジスタ等からな
り、上記各レジスタは１桁４ビツトの10桁構成と
なつている。そして、上記計時用Ａレジスタは第
１桁で１秒単位、第２桁で10秒単位、第３桁で１
分単位、第４桁で10分単位、第５桁で１時単位、
第６桁で10時単位の計時データの記憶を行ない、
第10桁で午前・午後信号を記憶する。一方、１３
は基準周波数信号を出力する発振器であり、この
出力は分周器１４に送られ分周されて１秒信号と
して上記制御部１０に送られる。この制御部１０
はキー入力部１から送られるキー操作信号、分周
器１４から送られる１秒信号及び演算部１５から
送られる演算結果に従つて制御動作を行なうもの
であり、アラームセツト時刻となつたときにブザ
ー１６を駆動させる為のブザー駆動信号、RAM
１２内の表示用Ｘレジスタ、計時用Ａレジスタ、
アラーム１用Ｂレジスタ及びアラーム２用Ｃレジ
スタ等各レジスタの行、列のアドレスを指定する
アドレス信号、後述する午前・午後フラツグ制御
回路１７に送られる第１置数信号、「AM／PM」
キー信号及び書き込み信号、各部に各種命令を与
える命令信号が出力される。ここで、第１置数信
号とはキー入力部１においてセツトモードスイツ
チ４をオン状態とした後にセツト時刻数字をテン
キー２により置数を行なつた際の最初の数値キー
操作により、また、上記セツトモードスイツチ４
のオン状態でフアンクシヨンキー３の例えば
「Ｃ」キー（図示せず）等の操作後に最初に操作
される数値キーにより制御部１０より出力される
信号で、「AM／PM」信号は時刻セツトの際に午
前・午後を切り換える為に「AM／PM」キー５
の操作が行なわれたときに出力される信号、ま
た、書き込み信号は上記第１置数信号及び
「AM／PM」キー信号が制御部１０から午前・午
後フラツグ制御回路１７に出力された後に所定の
タイミングで出力されるゲート制御信号である。
一方、上記RAM１２から読み出されるデータは
演算部１５に送られ演算処理され、その演算結果
はRAM１２内の所定のレジスタに送られる。ま
た、上記RAM１２内の計時用Ａレジスタのフラ
ツグ桁（第10桁）に記憶されている午前・午後信
号（午前を「０」、午後を「１」とする信号）は
制御部１０から出力されるアドレス信号により読
み出され、午前・午後フラツグ制御回路１７に送
られる。この午前・午後フラツグ制御回路１７は
キー入力部１から出力されるキー操作信号に従つ
て午前・午後信号の制御を行なうものでアンドゲ
ート１８，１９，２０、オアゲート２１、インバ
ータ２２及びフリツプフロツプ２３から構成され
ている。しかして、RAM１２内の計時用Ａレジ
スタのフラツグ桁（第10桁）から送られる午前・
午後信号はアンドゲート１８に入力され、制御部
１０から第１置数信号が出力されると同時に上記
アンドゲート１８が開かれてオアゲート２１を介
しフリツプフロツプ２３にクロツクφ_Kのタイミ
ングにより読み込まれる。このクロツクφ_Kは
RAM１２内の計時用Ａレジスタのフラツグ桁
（第10桁）から午前・午後信号が午前・午後フラ
ツグ制御回路１７に送れたとき及びキー入力部１
において「AM／PM」キー５が操作された後に
所定のタイミングで出されるパルスである。ま
た、上記フリツプフロツプ２３はセツトモードス
イツチ４がオンされた瞬間にリセツトされる。こ
のフリツプフロツプ２３に読み込まれた午前・午
後信号は、アンドゲート１９に入力され、また、
インバータ２２を介することにより反転された午
前・午後信号はアンドゲート２０に入力される。

そして、「AM／PM」キー５を操作した際に制
御部１０からAM／PMキー信号が出力されると
同時に上記アンドゲート２０が開かれ、反転され
午前・午後信号はオアゲート２１を介し再びフリ
ツプフロツプ２３にクロツクφ_Kのタイミングで
読み込まれて、アンドゲート１９に入力される。
更に、制御部１０から前書き込み信号が出力され
ると同時に上記アンドゲート９が開かれて午前・
午後信号はRAM１２内の所定のレジスタのフラ
ツグ桁（第10桁）に記憶される。一方、表示処理
回路２４ではRAM１２から読み出されるデータ
に従つて所望のセグメントが選択され、表示部２
５で所定の表示が行なわれる。

以下、第２図及び第３図を参照しながら時刻セ
ツトを行なう際の本実施例の動作について説明す
る。第１図の如き構成をなす小型電子式計算機に
おいて、分周器１４から入力された１秒信号に従
つて制御部１０は演算部１５に命令信号を出力
し、この演算部１５において計時用Ａレジスタの
第１桁に１秒毎に＋１していき、60秒となつた際
には分の桁へ、60分となつた際には時の桁へ、更
に12時となつた際には午前・午後信号を反転制御
させ通常の計時動作が行なわれる。しかして、第
１図の如き構成をなす小型電子式計算機において
上記の計時動作が行なわれ、その内部時計時刻が
午前７時25分10秒であつたとする。ここで実際の
時計時刻が午前７時20分で上記内部時計時刻が５
分10秒だけ進んでいるとして、時刻修正を行なう
場合のキー操作、各レジスタ内容及び表示内容を
第２図に示す。最初にセツトモードスイツチ４を
オン状態とすると計時用Ａレジスタに記憶されて
いる計時データ表示部２５に送られ
「PM7_H25_M10_S」と表示される。また、上記セツト
モードスイツチ４をオン状態とした瞬間に午前・
午後フラツグ制御回路１７のフリツプフロツプ２
３がリセツトされる。次に第１置数として「７」
を置数するところを誤つて「６」をテンキー２に
より置数したとすると、この入力データが入力バ
ツフア１１を介してRAM１２内の表示用Ｘレジ
スタに送られ第１桁に「６」が記憶され、表示部
２５において「６」と表示される。この第１置数
時に午前・午後フラツグ制御回路１７内のアンド
ゲート１８には、制御部１０から出力されるアド
レス信号によりRAM１２内の計時用Ａレジスタ
のフラツグ桁（第10桁）から午後を表わす信号
「１」が読み出され入力される。そして、制御部
１０から第１置数信号が出力すると同時に上記ア
ンドゲート１８が開き、午後を表わす信号「１」
がオアゲート２１を介しクロツクφ_Kによつてフ
リツプフロツプ２３に読み込まれ、更にアンドゲ
ート１９に入力される。上記アンドゲート１９は
制御部１０から出力される書き込み信号によつて
開かれ、午後を表わす信号「１」がRAM１２内
の表示用Ｘレジスタに送られ、そのフラツグ桁
（第10桁）に「１」が自動的に記憶され表示部２
５において「PM」が表示される。ここで誤つて
置数した時刻数字「６」を消すためにフアンクシ
ヨンキー３内の「Ｃ」キー（図示せず）を操作す
ると表示用Ｘレジスタの内容は全てクリアーされ
表示部２５では「０」と表示される。次に所望の
時刻数字「７」を再び第１置数として置数する
と、午前・午後フラツグ制御回路１７では上記と
同様の動作が行なわれ表示用Ｘレジスタのフラツ
グ桁（第１桁）には内部時計時刻と同じ午後を表
わす「１」が、また第１桁には「７」が記憶され
表示部２５において「PM7」と表示される。次
に、分単位の時刻数字である「２」、「０」をテン
キー２によつて置数するとRAM１２内の表示用
Ｘレジスタには第３桁以下に「720」が記憶さ
れ、表示部２５では「PM720」と表示される。次
に、秒単位の時刻数字を置数するのであるが、こ
の秒単位の時刻数字は「０」である為「SET」
キー６を操作することによつて自動的にセツトさ
れ、結局RAM１２内の表示用Ｘレジスタには第
10桁に「１」、第５桁以下に「72000」が記憶され
る。そして、「TM」キー９の操作を行なうと上
記表示用Ｘレジスタの内容が計時用Ａレジスタに
転送され計時動作を開始すると共に表示部２５で
は「PM7_H20_M00_S」と表示される。

第３図はアラーム時刻をセツトする場合で、内
部時計時刻が午後８時30分10秒であつたとする。
ここで上記内部時計時刻と違う午前で翌日の午前
９時20分にアラーム時刻をセツトする場合のキー
操作は、最初にセツトモードスイツチ４をオン状
態とすると計時用Ａレジスタに記憶されている計
時データが表示部２５に送られ「PM8_H30_M10_S」
と表示され、その瞬間に午前・午後フラツグ制御
回路１７内のフリツプフロツプ２３がリセツトさ
れる。次に、第１置数として時刻数字「９」をテ
ンキー２により置数すると表示用Ｘレジスタの第
１桁に「９」が記憶され表示部２５において
「９」と表示される。また、上記第１置数が行な
われると午前・午後フラツグ制御回路１７内のア
ンドゲート１８に計時用Ａレジスタのフラツグ桁
（第10桁）から午後を表わす信号「１」が入力さ
れる。上記アンドゲート１８は制御部１０から第
１置数信号が出力されると同時に開かれ、午後を
表わす信号「１」がオアゲート２１を介しフリツ
プフロツプ２３にクロツクφ_Kによつて読み込ま
れアンドゲート１９に入力される。この時上記制
御部１０から書き込み信号が出力され上記アンド
ゲート１９が開かれ、午後を表わす信号「１」が
RAM１２内の表示用Ｘレジスタに送られてフラ
ツグ桁（第10桁）に「１」が記憶され表示部２５
において「PM」が表示される。次に、分単位の
時刻数字「２」、「０」をテンキー２により置数す
ると表示用Ｘレジスタの第３桁以下に「920」と
記憶され、表示部２５では「PM920」と表示され
る。一方、上記第１置数時にフリツプフロツプ２
３から出力された午後を表わす信号「１」はイン
バータ２２によつて反転され午前を表わす信号
「０」としてアンドゲート２０に記憶されてい
る。しかして、内部時計時刻とは違う午前を入力
させる為に「AM／PM」キー５を操作すると制
御部１０から「AM／PM」キー信号が出力され
上記アンドゲート２０が開かれて、午前を表わす
信号「０」がオアゲート２１を介し再びフリツプ
フロツプ２３にクロツクφ_Kにより読み込まれア
ンドゲート１９に入力される。ここで制御部１０
から出力される書込み信号により、上記アンドゲ
ート１９が開かれ、午前を表わす信号「０」が表
示用Ｘレジスタに送られフラツグ桁（第10桁）に
「０」が記憶され表示部２５では「AM920」と表
示される。次に、「SET」キー６を操作すると秒
単位の時刻数字がセツトされ、結局表示用Ｘレジ
スタには第10桁に「０」、第５桁以下に「92000」
が記憶される。そして、「AL₁」キー７を操作す
ると表示部２５において「AM AL₁ ９_H20_M00_S」
と表示されると共に上記表示用Ｘレジスタの内容
がアラーム１用Ｂレジスタに転送されアラーム時
刻セツトが行なわれるのである。

このように、セツトモードスイツチ４をオン状
態とした後の第１置数時及び上記セツトモードス
イツチ４をオン状態としてフアンクシヨンキー３
操作後の１置数時に計時用Ａレジスタのフラツグ
桁（第10桁）に記憶されている午前・午後信号が
自動的に表示用Ｘレジスタのフラツグ桁（第10
桁）に記憶されるのであ。

なお、計時用レジスタのフラツグ桁はなくても
よく、例えば上記計時用レジスタに記憶されてい
る計時データが12時以上か以下かを判断しその信
号を出力させるようにしてもよい。

また、午前・午後フラツグ制御回路の回路構成
は本実施例に限られることなく同様の機能を有す
る回路構成であればよく、要は本発明の要旨を逸
脱しない範囲であればよい。

以上詳述したように本発明によれば時刻の修
正、別時計の時刻セツト及びアラーム時刻等の時
刻セツトを行なう際、セツトモードスイツチ操作
後の第１置数時に当該時刻の午前・午後信号が自
動的に表示用レジスタに記憶される。そのセツト
時刻が上記内部時計時刻の午前・午後と同じ場合
には午前・午後指定のキー操作を行なうことなく
時刻セツトが可能となり、キー操作が簡略化され
る。また、第１置数時に午前・午後を表わす信号
が表示される為、確認が容易になる等種々の利点
を有する。

【図面の簡単な説明】

第１図は本実施例の回路構成を示すブロツク
図、第２図及び第３図はキー操作例と各種レジス
タ内容及び表示の関係を示した図である。１……キー入力部、１０……制御部、１２……
RAM、１３……基準周波数発振器、１５……演
算部、１７……午前・午後フラグ制御回路、１
８，１９，２０……アンドゲート、２１……オア
ゲート、２２……インバータ、２３……フリツプ
フロツプ、２５……表示部。

Claims

【特許請求の範囲】

１計時機能を有する小型電子式計算機におい
て、当該計時時刻を記憶する記憶手段と、時刻セ
ツト可能状態に設定する設定手段と、セツト時刻
を入力する入力キーと、前記設定手段による時刻
セツト可能状態での前記入力キーによるセツト時
刻の入力動作の第１置数キー操作を検出する手段
と、この第１置数の検出によつて前記記憶手段の
当該時刻による午前・午後を示す信号が自動的に
記憶される表示レジスタと、この表示レジスタの
記憶内容を表示する手段と、前記表示レジスタに
対する前記入力キーによる時刻セツト終了後に前
記表示レジスタにセツトされた時刻を所定のレジ
スタに記憶させる手段とを具備し、所望のセツト
時刻が前記記憶手段の当該時刻の午前・午後と同
じ場合には午前・午後を指定する入力動作を行な
うことなく時刻セツトを可能とすることを特徴と
する午前・午後セツト方式。