JPS6236975A - 画像縮小回路 - Google Patents
画像縮小回路Info
- Publication number
- JPS6236975A JPS6236975A JP60175168A JP17516885A JPS6236975A JP S6236975 A JPS6236975 A JP S6236975A JP 60175168 A JP60175168 A JP 60175168A JP 17516885 A JP17516885 A JP 17516885A JP S6236975 A JPS6236975 A JP S6236975A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- image signal
- image
- picture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ファクタ％ ＩＪ装置等の画像処理装置にお
いて、ＪＩＳに規定される用紙の大きさＢ列ｎ番相当の
画像をＡ列ｎ番相当の画像に縮小するための画像縮小回
路に係シ、特に、国際規格の解像度にも合致した縮小が
行なえるようにした画像縮小回路に関する。
いて、ＪＩＳに規定される用紙の大きさＢ列ｎ番相当の
画像をＡ列ｎ番相当の画像に縮小するための画像縮小回
路に係シ、特に、国際規格の解像度にも合致した縮小が
行なえるようにした画像縮小回路に関する。
従来のこの種の画像縮小回路では、以下に述べるような
縮小処理によってＪＩＳ Ｂ列ｎ番（ｎ＝ｏ。
縮小処理によってＪＩＳ Ｂ列ｎ番（ｎ＝ｏ。
１．２．・・・）の画像をＡ列ｎ番の画像に縮小するの
が一般的であった。例えば、Ｂ列４番の画像をＡ列４番
の画像へ縮小する場合、主走査方向に着目するとＢ４短
辺２５７間をＡ４短辺２１０膿に縮小することになるか
ら、１つの方法としては縮小処理後の主走査方向の画像
の大きさが、処理前の大きさに比べ２１０／２５７の比
となるように前記Ｂ列４番の画□□□の対すする画素を
正確に間引く方法があり、いま１つの方法としては上記
縮小処理後の画像の大きさが、処理前の５／６の比とな
るように前記Ｂ列４番の画像の対むする画素を近似的に
間引く方法があった。
が一般的であった。例えば、Ｂ列４番の画像をＡ列４番
の画像へ縮小する場合、主走査方向に着目するとＢ４短
辺２５７間をＡ４短辺２１０膿に縮小することになるか
ら、１つの方法としては縮小処理後の主走査方向の画像
の大きさが、処理前の大きさに比べ２１０／２５７の比
となるように前記Ｂ列４番の画□□□の対すする画素を
正確に間引く方法があり、いま１つの方法としては上記
縮小処理後の画像の大きさが、処理前の５／６の比とな
るように前記Ｂ列４番の画像の対むする画素を近似的に
間引く方法があった。
係る方法によってＢ列ｎ番の画像をＡ列ｎ番の画像に縮
小する従来の画像縮小回路では、例えばファクシミＩＪ
装置における国際規格の解像度８ｄ ｏ ｔ／ｍｍのも
とで、主走査方向２０４８画素から成るＢ列４番の画像
を同１７２８画素から成るＡ列４番の画像に縮小する際
に、前者の方法による縮小処理を施こされたＢ列４番の
画像は、２０４８Ｘ２１０／２５７＝１６７３画素なる
画像に、また後者の方法による縮小処理を施こされたＢ
列４番の画像は、２０４８ Ｘ５／６＝１７６７画素々
る画像にそれぞれ縮小されるため、上述した如（１７２
８画素丁度のＡ列４番の画像を得ることができず、国際
規格の解像度に適合した縮小処理を行なえないという問
題点があった。
小する従来の画像縮小回路では、例えばファクシミＩＪ
装置における国際規格の解像度８ｄ ｏ ｔ／ｍｍのも
とで、主走査方向２０４８画素から成るＢ列４番の画像
を同１７２８画素から成るＡ列４番の画像に縮小する際
に、前者の方法による縮小処理を施こされたＢ列４番の
画像は、２０４８Ｘ２１０／２５７＝１６７３画素なる
画像に、また後者の方法による縮小処理を施こされたＢ
列４番の画像は、２０４８ Ｘ５／６＝１７６７画素々
る画像にそれぞれ縮小されるため、上述した如（１７２
８画素丁度のＡ列４番の画像を得ることができず、国際
規格の解像度に適合した縮小処理を行なえないという問
題点があった。
本発明は上記実情に鑑みてなされたものであり、国際規
格にも適合したＢ列ｎ番の画像のＡ列ｎ番の画（象への
縮小を可能とする画像縮小回路を提供することを目的と
する。
格にも適合したＢ列ｎ番の画像のＡ列ｎ番の画（象への
縮小を可能とする画像縮小回路を提供することを目的と
する。
そこで本発明では、供給される画信号をカウントするカ
ウンタと、当該カウンタのカウント値が予め設定された
任意の値に達する毎に、当該カウント値に対応する画信
号を間引くための信号を出力する画信号間引き指令設定
手段と、当該画信号間引き指令設定手段の出力にもとづ
き前記任意の値のカウント値に対応する画信号を間引く
制御手段とを具備し、例えばＢ列４番の画像をＡ列４番
の画像に縮小するとき等は、前記印字すべく供給される
画信号を主走査方向へは３２画素に対して５画素分また
副走査方向へは３２ラインに対して５ライン分ずつ間引
いて印字することにより上記目的を達成している。
ウンタと、当該カウンタのカウント値が予め設定された
任意の値に達する毎に、当該カウント値に対応する画信
号を間引くための信号を出力する画信号間引き指令設定
手段と、当該画信号間引き指令設定手段の出力にもとづ
き前記任意の値のカウント値に対応する画信号を間引く
制御手段とを具備し、例えばＢ列４番の画像をＡ列４番
の画像に縮小するとき等は、前記印字すべく供給される
画信号を主走査方向へは３２画素に対して５画素分また
副走査方向へは３２ラインに対して５ライン分ずつ間引
いて印字することにより上記目的を達成している。
以下、本発明の実施例を添付図面にもとづいて詳細に説
明する。第１図は、本発明に係る画像縮小回路の１実施
例を示すブロック図であり、設定されたカウント値がカ
ウントアツプされる毎にリセットされるカウンタ１．予
め用意されたテーブル上から上記カウンタ１のカウント
値により指定されたアドレスのデータを出力するＲＯＭ
（ＲｅａｄＯｎｌｙ Ｍｅｍｏｒｙ ） ２ 、それ
ぞれＩＮＶＥＲＴ −ＮＯＲｒ −）およびＩＮＶＥＲ
Ｔ −ＮＡＮＤ ｒ−）から構成されるｒ−ト回路３お
よび４が具備されて成る。また第２図および第３図は、
前記画像縮小回路における主走査方向および副走査方向
への縮小処理動作を示すタイミングチャートであり、以
下これらのタイミングチャートを参照しつつ主走査方向
の縮小処理動作から順に説明する。例えば、読取走査等
により得られた画信号〔第２図（ａ）〕に同期して発生
する画信号同期タイ２ング信号Ｓｓ Ｃ第２図（ｂ）
〕が前記カウンタ１のクロ、り端子に入力すると、当該
カウンタ１はこの画信号同期タイミング信号Ｓｌのパル
ス数をカウントし、順に１〜３２までのカウント値Ｓ、
Ｃ同図（Ｃ）〕を出力する。このカウント値が入力され
たＲＯＭ ２では、当該カウント値Ｓ２をアドレスとし
て指定し、当該ＲＯＭ ２に予め用意されているテーブ
ル上の上記カウント値Ｓ２に対応するアドレスＯＯ〜Ｉ
Ｆのメモリに記憶されているデータを、ＲＯＭ出力Ｓｓ
Ｃ同図（ｄ）〕として出力する。第４図はこのＲＯ
Ｍ ２に用意されたテーブルに記憶されているデータ表
を示したものであシ、前記カウンタ１のカウント値Ｓ８
に対応するアドレス０５．ＱＣ，１２，１９，ＩＦには
、それぞれ１＃すなわち″Ｈ＃レベルのＲＯＭ出力Ｓ３
を出力する旨の指令データが書き込まれている。
明する。第１図は、本発明に係る画像縮小回路の１実施
例を示すブロック図であり、設定されたカウント値がカ
ウントアツプされる毎にリセットされるカウンタ１．予
め用意されたテーブル上から上記カウンタ１のカウント
値により指定されたアドレスのデータを出力するＲＯＭ
（ＲｅａｄＯｎｌｙ Ｍｅｍｏｒｙ ） ２ 、それ
ぞれＩＮＶＥＲＴ −ＮＯＲｒ −）およびＩＮＶＥＲ
Ｔ −ＮＡＮＤ ｒ−）から構成されるｒ−ト回路３お
よび４が具備されて成る。また第２図および第３図は、
前記画像縮小回路における主走査方向および副走査方向
への縮小処理動作を示すタイミングチャートであり、以
下これらのタイミングチャートを参照しつつ主走査方向
の縮小処理動作から順に説明する。例えば、読取走査等
により得られた画信号〔第２図（ａ）〕に同期して発生
する画信号同期タイ２ング信号Ｓｓ Ｃ第２図（ｂ）
〕が前記カウンタ１のクロ、り端子に入力すると、当該
カウンタ１はこの画信号同期タイミング信号Ｓｌのパル
ス数をカウントし、順に１〜３２までのカウント値Ｓ、
Ｃ同図（Ｃ）〕を出力する。このカウント値が入力され
たＲＯＭ ２では、当該カウント値Ｓ２をアドレスとし
て指定し、当該ＲＯＭ ２に予め用意されているテーブ
ル上の上記カウント値Ｓ２に対応するアドレスＯＯ〜Ｉ
Ｆのメモリに記憶されているデータを、ＲＯＭ出力Ｓｓ
Ｃ同図（ｄ）〕として出力する。第４図はこのＲＯ
Ｍ ２に用意されたテーブルに記憶されているデータ表
を示したものであシ、前記カウンタ１のカウント値Ｓ８
に対応するアドレス０５．ＱＣ，１２，１９，ＩＦには
、それぞれ１＃すなわち″Ｈ＃レベルのＲＯＭ出力Ｓ３
を出力する旨の指令データが書き込まれている。
したがってこのテーブル上では、前記ＲＯＭ ２の出力
Ｓ３はそれぞれ６画素目、７画素目、６画素目、７画素
目、６画素目の間隔で１画素ずつ順に′Ｈ”レベルとな
る。また上述した画信号を縮小するか否かは縮小要求信
号Ｓ４によって指定され、具体的にはこの縮小要求信号
Ｓ４を、縮小するときには゛°Ｈ″レベルにまた縮小し
ないときはＬ”レベルにそれぞれ切換える。今、前記縮
小要求信号Ｓ４が゛Ｈ＃レベルにあシ縮小要求が指令さ
れているものとすると、前記ｒ−）回路３の出力Ｓｌｉ
には前記ＲＯＭ ２の出力Ｓ３と同じ出力が得られるよ
うになる。係る条件のもとで、上述した如くの間隔で前
記ＲＯＭ ２の出力Ｓ３に”ｔ Ｈｗレベルが得られる
と、その間〔第２図（ｄ） −Ａ ：］前記ｒ−）回路
３の出力ＳＳが″′Ｈ＃レベルとなるため、この出力Ｓ
５が入力されるダート回路４は次の回の画信号同期タイ
ミング信号Ｓ１を出力できず、当該ゲート回路４の出力
である縮小画信号同期タイミング信号Ｓａ ［同図（
ｅ）〕は、継続して″Ｈ＃レベルに維持されることにな
る。次いで、前記カウンタ１に入力される画信号同期タ
イミング信号Ｓ１により当該カウンタ１のカウント値Ｓ
！が１つ進み前記ＲＯＭ ２の出力Ｓ３がＬ”レベルに
転じると、前記ダート回路３の出力Ｓ、もＬ”レベルと
なるため、この出力Ｓ５が入力されるダート回路４は前
記画信号同期タイミング信号Ｓ１を出力できるようにな
る。これによりｆ−）回路４の出力である縮小画信号同
期タイミング信号Ｓ６は、前記ＲＯＭ ２の出力Ｓ３が
′Ｌ”レベルに転じた後も次の（前記カウンタ１のカウ
ント値Ｓ２を１つ進め得た）画信号同期タイミング信号
Ｓｌに同期して更に継続して′Ｈ”レベルに維持される
とともに、この画信号同期タイ２ング信号ｓｌの立下が
りに同期してＬ”レベルに転じられる。
Ｓ３はそれぞれ６画素目、７画素目、６画素目、７画素
目、６画素目の間隔で１画素ずつ順に′Ｈ”レベルとな
る。また上述した画信号を縮小するか否かは縮小要求信
号Ｓ４によって指定され、具体的にはこの縮小要求信号
Ｓ４を、縮小するときには゛°Ｈ″レベルにまた縮小し
ないときはＬ”レベルにそれぞれ切換える。今、前記縮
小要求信号Ｓ４が゛Ｈ＃レベルにあシ縮小要求が指令さ
れているものとすると、前記ｒ−）回路３の出力Ｓｌｉ
には前記ＲＯＭ ２の出力Ｓ３と同じ出力が得られるよ
うになる。係る条件のもとで、上述した如くの間隔で前
記ＲＯＭ ２の出力Ｓ３に”ｔ Ｈｗレベルが得られる
と、その間〔第２図（ｄ） −Ａ ：］前記ｒ−）回路
３の出力ＳＳが″′Ｈ＃レベルとなるため、この出力Ｓ
５が入力されるダート回路４は次の回の画信号同期タイ
ミング信号Ｓ１を出力できず、当該ゲート回路４の出力
である縮小画信号同期タイミング信号Ｓａ ［同図（
ｅ）〕は、継続して″Ｈ＃レベルに維持されることにな
る。次いで、前記カウンタ１に入力される画信号同期タ
イミング信号Ｓ１により当該カウンタ１のカウント値Ｓ
！が１つ進み前記ＲＯＭ ２の出力Ｓ３がＬ”レベルに
転じると、前記ダート回路３の出力Ｓ、もＬ”レベルと
なるため、この出力Ｓ５が入力されるダート回路４は前
記画信号同期タイミング信号Ｓ１を出力できるようにな
る。これによりｆ−）回路４の出力である縮小画信号同
期タイミング信号Ｓ６は、前記ＲＯＭ ２の出力Ｓ３が
′Ｌ”レベルに転じた後も次の（前記カウンタ１のカウ
ント値Ｓ２を１つ進め得た）画信号同期タイミング信号
Ｓｌに同期して更に継続して′Ｈ”レベルに維持される
とともに、この画信号同期タイ２ング信号ｓｌの立下が
りに同期してＬ”レベルに転じられる。
つまり前記縮小画信号同期タイεフグ信号ｓ６は、前記
ＲＯＭ ２の出力Ｓｓ′が″′Ｈ＃レベルにあるときと
その次に入力される画信号２画素分に相当する期間だけ
′Ｈ”レベルに維持されることになる。ところで前記Ｒ
ＯＭ ２の出力が°゛Ｈ”レベルとなるタイミングは、
上述したテーブルのデータ設定に応じて６画素目、７画
素目の間隔毎に１同視われるため、前記縮小画信号同期
タイミング信号同期タイミング信号Ｓ６は、次いで図示
しない例えば符号化回路等に入力され、その入力タイミ
ングに同期させて前記画信号を記録ヘッドに供給し、こ
れを記録するだめの処理に供される。このような処理は
、上述した如くパルス数が消失されるタイミングすなわ
ち前記カウンタ１のカウント値Ｓ。
ＲＯＭ ２の出力Ｓｓ′が″′Ｈ＃レベルにあるときと
その次に入力される画信号２画素分に相当する期間だけ
′Ｈ”レベルに維持されることになる。ところで前記Ｒ
ＯＭ ２の出力が°゛Ｈ”レベルとなるタイミングは、
上述したテーブルのデータ設定に応じて６画素目、７画
素目の間隔毎に１同視われるため、前記縮小画信号同期
タイミング信号同期タイミング信号Ｓ６は、次いで図示
しない例えば符号化回路等に入力され、その入力タイミ
ングに同期させて前記画信号を記録ヘッドに供給し、こ
れを記録するだめの処理に供される。このような処理は
、上述した如くパルス数が消失されるタイミングすなわ
ち前記カウンタ１のカウント値Ｓ。
によシ前記ＲＯＭ ２に対して０６．ＯＤ、１３．ＩＡ
。
。
・・・に対応するアドレス指定が出されたときにはなさ
れず、結局、前記画信号が３２画素に対して５画素の割
合いで間引かれることになる。例えば、Ｂ４短辺２０４
８画素から成る画信号に上述した如くの処理を施こすこ
とによｆｉ、１７２８画素なるＡ４短辺の画信号への正
確な縮小が可能となる。また、前記縮小要求信号Ｓ４が
′Ｌ”レベルに切換えられ縮小指令が解除された状態で
は、前記ダート回路３の出力ＳＬ１が前記ＲＯＭ ２の
出力Ｓ３にかかわらず″Ｌ’レベルとなるから、前記グ
ー）回路４の出力すなわち縮小画信号同期タイミング信
号Ｓ６には前記画信号同期タイミング信号Ｓ１と同じ出
力が得られるために、上述した間引きは行なわれず、前
記画信号の縮小はなされないことになる。
れず、結局、前記画信号が３２画素に対して５画素の割
合いで間引かれることになる。例えば、Ｂ４短辺２０４
８画素から成る画信号に上述した如くの処理を施こすこ
とによｆｉ、１７２８画素なるＡ４短辺の画信号への正
確な縮小が可能となる。また、前記縮小要求信号Ｓ４が
′Ｌ”レベルに切換えられ縮小指令が解除された状態で
は、前記ダート回路３の出力ＳＬ１が前記ＲＯＭ ２の
出力Ｓ３にかかわらず″Ｌ’レベルとなるから、前記グ
ー）回路４の出力すなわち縮小画信号同期タイミング信
号Ｓ６には前記画信号同期タイミング信号Ｓ１と同じ出
力が得られるために、上述した間引きは行なわれず、前
記画信号の縮小はなされないことになる。
次に、副走査方向についても第１図に示した回路と同様
の回路構成で縮小できることを、第３図のタイミングチ
ャートを参照して簡単に説明する。
の回路構成で縮小できることを、第３図のタイミングチ
ャートを参照して簡単に説明する。
この場合、カウンタ１のクロ、り端子には画信号〔第３
図（ａ）〕に対する主走査の開始を示す主走査スタート
信号８１′〔同図（ｂ）〕を入力させており、当該カウ
ンタ１は、そのパルス数をカウントして走査されたライ
ン数に対応する１〜３２のカウント値８２ ［同図（Ｃ
）〕を順に出力する。当該カウント値Ｓ３は、ＲＯＭ
２に入力されるとアドレスとして指定され、当該ＲＯＭ
２に予め用意されたテーブルから上記カウント値Ｓ２
に対応するアドレスメモリＯＯ〜ＩＦ内に書き込まれた
データを出力せしめる。今、このテーブルには第４図に
示したと同様のデータ表が書き込まれているため、前記
カウンタ１のカウント値Ｓ２によ、）０５ 、 ＱＣ。
図（ａ）〕に対する主走査の開始を示す主走査スタート
信号８１′〔同図（ｂ）〕を入力させており、当該カウ
ンタ１は、そのパルス数をカウントして走査されたライ
ン数に対応する１〜３２のカウント値８２ ［同図（Ｃ
）〕を順に出力する。当該カウント値Ｓ３は、ＲＯＭ
２に入力されるとアドレスとして指定され、当該ＲＯＭ
２に予め用意されたテーブルから上記カウント値Ｓ２
に対応するアドレスメモリＯＯ〜ＩＦ内に書き込まれた
データを出力せしめる。今、このテーブルには第４図に
示したと同様のデータ表が書き込まれているため、前記
カウンタ１のカウント値Ｓ２によ、）０５ 、 ＱＣ。
１２．１９．ＩＦに相当するアドレス指令がなされたと
きにＲＯＭ ２の出力ＳＳ（同図（ｄ）〕が順に”Ｈ”
レベルとなυ、上記副走査実行時にはこれが６ライン目
、７ライン目、６ライン目、７ライン目、６ライン目の
間隔毎に１ラインづつの割合で現われることになる。
きにＲＯＭ ２の出力ＳＳ（同図（ｄ）〕が順に”Ｈ”
レベルとなυ、上記副走査実行時にはこれが６ライン目
、７ライン目、６ライン目、７ライン目、６ライン目の
間隔毎に１ラインづつの割合で現われることになる。
このとき、縮小要求信号Ｓ４を”Ｈ”レベルにせしめる
ことによって縮小要求指令を与えているものとすると、
前記ダート回路３の出力Ｓ、には常に前記ＲＯＭ ２の
出力Ｓ３と同じ出力が得られることになる。この状態で
前記ＲＯＭ ２の出力Ｓ３が”Ｈ″レベル保たれる間〔
同図（ｄ） −Ｂ ） 、前記ダート回路３の出力Ｓ、
も”Ｈ”レベルとなってダート回路４に入力されるため
、当該ダート回路４では次の回の主走査スタート信号８
１′を出力できず、縮小主走査スタート信号８６′〔同
図（ｅ）〕が継続的に”■”レベルを維持している。次
いで、前記カウンタ１によるカウント値Ｓ、の繰シ上り
によって前記ＲＯＭ ２の出力Ｓ、がＬ”レベルに転じ
ると、前記ダート回路４へ入力されるダート回路３の出
力Ｓ、も６Ｌ”レベルとなるため、前記ダート回路４か
ら前記主走査スタート信号８１′が出力される。係る制
御によって前記ダート回路４の出力である縮小主走査ス
タート信号Ｓ、′〔同図（ｅ）〕は、前記カウンタ１の
カウント値Ｓ、によシＲＯＭ ２に対して０６．ＯＤ、
１３．ＩＡ、・・・に対応するアドレス指令がなされた
ときに１ノ９ルスを失ない、６ライン目または７ライン
目毎に１ライン分のノ母ルスが消失された信号となる。
ことによって縮小要求指令を与えているものとすると、
前記ダート回路３の出力Ｓ、には常に前記ＲＯＭ ２の
出力Ｓ３と同じ出力が得られることになる。この状態で
前記ＲＯＭ ２の出力Ｓ３が”Ｈ″レベル保たれる間〔
同図（ｄ） −Ｂ ） 、前記ダート回路３の出力Ｓ、
も”Ｈ”レベルとなってダート回路４に入力されるため
、当該ダート回路４では次の回の主走査スタート信号８
１′を出力できず、縮小主走査スタート信号８６′〔同
図（ｅ）〕が継続的に”■”レベルを維持している。次
いで、前記カウンタ１によるカウント値Ｓ、の繰シ上り
によって前記ＲＯＭ ２の出力Ｓ、がＬ”レベルに転じ
ると、前記ダート回路４へ入力されるダート回路３の出
力Ｓ、も６Ｌ”レベルとなるため、前記ダート回路４か
ら前記主走査スタート信号８１′が出力される。係る制
御によって前記ダート回路４の出力である縮小主走査ス
タート信号Ｓ、′〔同図（ｅ）〕は、前記カウンタ１の
カウント値Ｓ、によシＲＯＭ ２に対して０６．ＯＤ、
１３．ＩＡ、・・・に対応するアドレス指令がなされた
ときに１ノ９ルスを失ない、６ライン目または７ライン
目毎に１ライン分のノ母ルスが消失された信号となる。
この縮小主走査スタート信号Ｓ、／は、上述した符号化
回路に入力されてそのパルス発生タイミングにもとづき
、画信号を記録ヘッドに供給して記録するための処理に
供されるが、上述した間隔すなわち６ライン目または７
ライン目毎に現われる１ライン分に相当するパルス消失
タイミングには上記処理がなされないため、結局前記画
信号は３２ラインに対してづラインの割合で間引かれ、
縮小されたうえ記録されることになる。また、縮小しな
い場合は縮小要求信号Ｓ４が″″Ｌ’Ｌ’レベルされる
ため、ダート回路３の出力Ｓ３は常に″Ｌ＃レベルとな
るため、前記ダート回路４から出力される縮小主走査ス
タート信号Ｓ、／は主走査スタート信号Ｓ！′と同じ信
号となる。尚、上記カウンタ１は１〜３２までをカウン
トアツプするとリセットされ、画信号の入力が停止する
までこの１〜３２を繰シ返しカウントして出力する。し
たがって、このカウンタ１の出力すなわちカウント値Ｓ
２をアドレス指定することによシ得られるＲＯＭ ２の
出力Ｓ３も、６画素目、７画素目、６画素目、７画素目
、６画素目の間隔毎に１画素づつ繰シ返し“Ｈ”レベル
となシ、上述した３２画素に対して５画素の割合での画
信号の間引きが繰シ返えし実行される。
回路に入力されてそのパルス発生タイミングにもとづき
、画信号を記録ヘッドに供給して記録するための処理に
供されるが、上述した間隔すなわち６ライン目または７
ライン目毎に現われる１ライン分に相当するパルス消失
タイミングには上記処理がなされないため、結局前記画
信号は３２ラインに対してづラインの割合で間引かれ、
縮小されたうえ記録されることになる。また、縮小しな
い場合は縮小要求信号Ｓ４が″″Ｌ’Ｌ’レベルされる
ため、ダート回路３の出力Ｓ３は常に″Ｌ＃レベルとな
るため、前記ダート回路４から出力される縮小主走査ス
タート信号Ｓ、／は主走査スタート信号Ｓ！′と同じ信
号となる。尚、上記カウンタ１は１〜３２までをカウン
トアツプするとリセットされ、画信号の入力が停止する
までこの１〜３２を繰シ返しカウントして出力する。し
たがって、このカウンタ１の出力すなわちカウント値Ｓ
２をアドレス指定することによシ得られるＲＯＭ ２の
出力Ｓ３も、６画素目、７画素目、６画素目、７画素目
、６画素目の間隔毎に１画素づつ繰シ返し“Ｈ”レベル
となシ、上述した３２画素に対して５画素の割合での画
信号の間引きが繰シ返えし実行される。
このため、前記ＲＯＭ ２のテーブルに書き込まれるデ
ータは、第４図に示したようＫ ＲＯＭ ２のアドレス
が０５．ＱＣ，１２，１９，ＩＦのとき″ｌ＃となるよ
うなもの以外にも、例えば、当該アドレスが０４．０６
．１１．１８．ＩＥのとき“１”となるもの等のように
、データを”１”とするようなアドレス位置を最大ｎ
（ｎ−１＋ ２ ＋・・・、３２）桁前へずらしたもの
であっても良い。また前記カウンタ１は、カウント値３
２のカウントアツプするもの以外にも、連続にカウント
値を増していくもの等も考えられ、前記データの書き込
み方を選ぶことによシ任意のピッチで画信号を間引くよ
うにすることもできる。更に上側では、画信号の間引き
タイミングを決定する出力を得るためにＲＯＭ ２を用
いたが、ダートあるいはｆ−）プレイ等を用いても同様
の機能を果せるのは言うまでもない。
ータは、第４図に示したようＫ ＲＯＭ ２のアドレス
が０５．ＱＣ，１２，１９，ＩＦのとき″ｌ＃となるよ
うなもの以外にも、例えば、当該アドレスが０４．０６
．１１．１８．ＩＥのとき“１”となるもの等のように
、データを”１”とするようなアドレス位置を最大ｎ
（ｎ−１＋ ２ ＋・・・、３２）桁前へずらしたもの
であっても良い。また前記カウンタ１は、カウント値３
２のカウントアツプするもの以外にも、連続にカウント
値を増していくもの等も考えられ、前記データの書き込
み方を選ぶことによシ任意のピッチで画信号を間引くよ
うにすることもできる。更に上側では、画信号の間引き
タイミングを決定する出力を得るためにＲＯＭ ２を用
いたが、ダートあるいはｆ−）プレイ等を用いても同様
の機能を果せるのは言うまでもない。
以上説明したように本発明の画像縮小回路によれば、供
給される画信号をカウントするカウンタの出力にもとづ
き、任意のピッチで画信号を間引くようにしたため、例
えば８列４番の画像をＡ列４番の画像に縮小する時に、
主走査方向には３２画素に対して５画素、また副走査方
向には３２ラインに対して５ラインの割合いで画信号を
間引くことによシ、解像度８ ａｏｔ／ｗａｇのときの
Ｂ４短辺２０４８画素をＡ４短辺１７２８画素丁度に縮
小できる等のように、国際規格に適合したＢ列ｎ番の画
像のＡ列ｎ番への縮小も行なうことができるという優れ
た効果を奏する。
給される画信号をカウントするカウンタの出力にもとづ
き、任意のピッチで画信号を間引くようにしたため、例
えば８列４番の画像をＡ列４番の画像に縮小する時に、
主走査方向には３２画素に対して５画素、また副走査方
向には３２ラインに対して５ラインの割合いで画信号を
間引くことによシ、解像度８ ａｏｔ／ｗａｇのときの
Ｂ４短辺２０４８画素をＡ４短辺１７２８画素丁度に縮
小できる等のように、国際規格に適合したＢ列ｎ番の画
像のＡ列ｎ番への縮小も行なうことができるという優れ
た効果を奏する。
第１図は、本発明に係る画像縮小回路の１実施例を示す
ブロック図、第２図および第３図は、第１図に示した回
路における主走査方向および副走査方向への縮小動作の
１例を示すタイミングチャート、第４図は、第１図に示
した回路を構成するＲＯＭに用意されたテーブルのデー
タ表の１例を示したものである。
ブロック図、第２図および第３図は、第１図に示した回
路における主走査方向および副走査方向への縮小動作の
１例を示すタイミングチャート、第４図は、第１図に示
した回路を構成するＲＯＭに用意されたテーブルのデー
タ表の１例を示したものである。
Claims (3)
- （１）供給される画信号をカウントするカウンタと、当
該カウンタのカウント値が予め設定された任意の値に達
する毎に、当該カウント値に対応する画信号を間引くた
めの信号を出力する画信号間引き指令設定手段と、当該
画信号間引き指令設定手段の出力にもとづき前記任意の
値のカウント値に対応する画信号を間引く制御手段とを
具備したことを特徴とする画像縮小回路。 - （２）カウンタは、画信号を主走査方向に１画素ずつカ
ウントする第１のカウンタと、副走査方向にライン毎に
カウントする第２のカウンタとから成り、画信号間引き
指令設定手段は、前記第１および第２のカウンタに対応
して設けられた第１および第２の画信号間引き指令設定
手段から成り、制御手段は、前記第１および第２の画信
号間引き指令設定手段の出力にもとづき前記任意の値の
カウント値に対応する画信号を主走査方向および副走査
方向の相方に間引くことを特徴とする特許請求の範囲第
（１）項記載の画像縮小回路。 - （３）間引き指令設定手段は、カウンタのカウント値に
対応した所定のアドレスに画信号を間引くための信号を
記憶したリードオンリメモリから成ることを特徴とする
特許請求の範囲第（１）項または第（２）項記載の画像
縮小回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175168A JPS6236975A (ja) | 1985-08-09 | 1985-08-09 | 画像縮小回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175168A JPS6236975A (ja) | 1985-08-09 | 1985-08-09 | 画像縮小回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6236975A true JPS6236975A (ja) | 1987-02-17 |
Family
ID=15991450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60175168A Pending JPS6236975A (ja) | 1985-08-09 | 1985-08-09 | 画像縮小回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6236975A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205694A (ja) * | 1987-02-21 | 1988-08-25 | 日本電気株式会社 | イメ−ジ縮小回転回路 |
| JPH01293760A (ja) * | 1988-05-23 | 1989-11-27 | Matsushita Electric Ind Co Ltd | データ間引き回路 |
| US5984790A (en) * | 1997-08-13 | 1999-11-16 | Nsk Ltd. | Universal joint |
| JP2011093531A (ja) * | 2007-01-17 | 2011-05-12 | Polaris Industries Inc | 車両用ウインドシールド組立体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56102160A (en) * | 1980-01-19 | 1981-08-15 | Ricoh Co Ltd | Facsimile receiving device |
| JPS5797271A (en) * | 1980-12-08 | 1982-06-16 | Ricoh Co Ltd | Thinning out and shrinking system and device for facsimile device |
-
1985
- 1985-08-09 JP JP60175168A patent/JPS6236975A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56102160A (en) * | 1980-01-19 | 1981-08-15 | Ricoh Co Ltd | Facsimile receiving device |
| JPS5797271A (en) * | 1980-12-08 | 1982-06-16 | Ricoh Co Ltd | Thinning out and shrinking system and device for facsimile device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205694A (ja) * | 1987-02-21 | 1988-08-25 | 日本電気株式会社 | イメ−ジ縮小回転回路 |
| JPH01293760A (ja) * | 1988-05-23 | 1989-11-27 | Matsushita Electric Ind Co Ltd | データ間引き回路 |
| US5984790A (en) * | 1997-08-13 | 1999-11-16 | Nsk Ltd. | Universal joint |
| JP2011093531A (ja) * | 2007-01-17 | 2011-05-12 | Polaris Industries Inc | 車両用ウインドシールド組立体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4899227A (en) | Image processing apparatus detecting the size or position of an information portion of an original | |
| US4949189A (en) | Two-sided document scanning apparatus | |
| EP0232081B1 (en) | Image processing system with capability of enlarging and reducing operations | |
| US4282550A (en) | Digital magnification system | |
| JPS58211758A (ja) | 画像再生方法および装置 | |
| US4636870A (en) | Method and system for recording transformed images | |
| JPS60123161A (ja) | 原稿読取り装置 | |
| JPH07113818B2 (ja) | オペレータが選択した像部分の表示方法及び装置 | |
| JPS6236975A (ja) | 画像縮小回路 | |
| JP2655858B2 (ja) | 画像処理表示システム | |
| JPS6089169A (ja) | 画像情報縮小処理方法 | |
| JP2561597B2 (ja) | ビデオ信号取り込み方法 | |
| JP2728645B2 (ja) | 画像変倍装置 | |
| JPH02162044A (ja) | 画像プリンタ | |
| JPH0659105B2 (ja) | ビデオ製版装置における色修正方法 | |
| JPH02107059A (ja) | ファクシミリ装置の線密度変換回路 | |
| JPH01225285A (ja) | ファクシミリの画像縮小処理回路 | |
| JPH0371326A (ja) | 画線付加装置 | |
| JPS62221275A (ja) | 拡大・縮小可能な画像処理システム | |
| JPS61130995A (ja) | 濃淡画像の２値処理方法 | |
| JPH02131685A (ja) | ハードコピー方式 | |
| JPH02146868A (ja) | 画像縮小回路 | |
| JPH08149287A (ja) | カラー画像読取装置の縮小拡大処理装置 | |
| JPH08317194A (ja) | スキャナー装置 | |
| JPS6033790A (ja) | 画像メモリ装置 |