JPS6236438B2 - - Google Patents
Info
- Publication number
- JPS6236438B2 JPS6236438B2 JP55023352A JP2335280A JPS6236438B2 JP S6236438 B2 JPS6236438 B2 JP S6236438B2 JP 55023352 A JP55023352 A JP 55023352A JP 2335280 A JP2335280 A JP 2335280A JP S6236438 B2 JPS6236438 B2 JP S6236438B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- control
- information
- unit
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は時分割電子交換システムの回線制御方
式に関する。
式に関する。
時分割多重ハイウエイを介して回線対応部側と
共通制御部側とを接続した時分割電子交換システ
ムにおいては、ダイアルパルス、リンギング制御
信号、オンフツク・オフフツク信号、回線試験制
御信号等の回線制御情報の送出を制御装置がソフ
トウエアにより直接的に制御し、従つて各回線対
応部は制御装置により直接制御されることが最も
一般的である。
共通制御部側とを接続した時分割電子交換システ
ムにおいては、ダイアルパルス、リンギング制御
信号、オンフツク・オフフツク信号、回線試験制
御信号等の回線制御情報の送出を制御装置がソフ
トウエアにより直接的に制御し、従つて各回線対
応部は制御装置により直接制御されることが最も
一般的である。
第１図はこの種の従来の回線制御方式の一例と
して、リンギング信号の加入者への送出を制御す
る回路の構成を主として表わしている。同図にお
いて、１０は共通制御部、１１は時分割通話路ス
イツチネツトワーク（TD−NW）、１２はそのス
イツチの制御インタフエース（SWCINF）、１３
は情報受信分配装置（SRD）、１４は制御装置
（CC）をそれぞれ示しており、２０は回線対応部
制御部、２１はそのマルチプレクサ及びデマルチ
プレクサ（MPX／DMPX）、２２はデコーダ
（DEC）を示しており、また３０は加入者回線対
応部、３１-1乃至３１-oは各加入者回線毎の回線
対応回路、３２はリンギング信号発生回路、A1
乃至Ａoは各加入者をそれぞれ示している。
して、リンギング信号の加入者への送出を制御す
る回路の構成を主として表わしている。同図にお
いて、１０は共通制御部、１１は時分割通話路ス
イツチネツトワーク（TD−NW）、１２はそのス
イツチの制御インタフエース（SWCINF）、１３
は情報受信分配装置（SRD）、１４は制御装置
（CC）をそれぞれ示しており、２０は回線対応部
制御部、２１はそのマルチプレクサ及びデマルチ
プレクサ（MPX／DMPX）、２２はデコーダ
（DEC）を示しており、また３０は加入者回線対
応部、３１-1乃至３１-oは各加入者回線毎の回線
対応回路、３２はリンギング信号発生回路、A1
乃至Ａoは各加入者をそれぞれ示している。
第２図は第１図の回路のリンギング信号制御時
の動作を説明する図であり、以下同図を合せ用い
て第１図の回路のリンギング制御動作を加入者
A1に対してリンギング信号を送り込む場合につ
いて説明する。CC１４がソフトウエアにより、
加入者A1に対して呼出しを行う必要があること
を知り、その結果、加入者A1を選択するための
第２図Ｂに示す如き選択情報と第２図Ａに示す如
きリンギング制御情報とをSRD１３に送ると、
この選択情報は線１５を介してDEC２２に送り
込まれ、デコードされる。これにより、加入者
A1に対応する回線対応回路３１-1が選択されて
そのゲートG1が開き、線１６を介する“１”の
リンギング制御情報によりフリツプフロツプFF1
がセツトされる。第２図Ｃは、このフリツプフロ
ツプFF1の状態を示しており、これが“１”のレ
ベルの間、リレーR1が付勢され、その接点l1が駆
動せしめられて加入者A1にリンギング信号が発
生回路３２から送り込まれる。
の動作を説明する図であり、以下同図を合せ用い
て第１図の回路のリンギング制御動作を加入者
A1に対してリンギング信号を送り込む場合につ
いて説明する。CC１４がソフトウエアにより、
加入者A1に対して呼出しを行う必要があること
を知り、その結果、加入者A1を選択するための
第２図Ｂに示す如き選択情報と第２図Ａに示す如
きリンギング制御情報とをSRD１３に送ると、
この選択情報は線１５を介してDEC２２に送り
込まれ、デコードされる。これにより、加入者
A1に対応する回線対応回路３１-1が選択されて
そのゲートG1が開き、線１６を介する“１”の
リンギング制御情報によりフリツプフロツプFF1
がセツトされる。第２図Ｃは、このフリツプフロ
ツプFF1の状態を示しており、これが“１”のレ
ベルの間、リレーR1が付勢され、その接点l1が駆
動せしめられて加入者A1にリンギング信号が発
生回路３２から送り込まれる。
上述の如く、従来の回線制御方式によると、各
回線対応部のフリツプフロツプの状態を定める回
線制御情報がソフトウエア上の必要時のみCCに
よつて形成され、送り込まれるように構成されて
いるため、一度フリツプフロツプがこの回線制御
情報によりセツトあるいはリセツトされた後、雑
音等によりその状態が変化してしまうとこれを救
済することができず誤つた回線制御が行われてし
まう恐れがある。即ち、従来の方式は耐雑音性が
非常に低いという問題点を有していた。さらに、
従来の方式は、CCが回線制御情報により各回線
を直線的に制御する構成であるため、例えば初期
設置後、障害復旧後、あるいは試験終了後等のシ
ステム立上げ時に各回線対応部の初期設定を行う
場合、CCは各回線対応部のフリツプフロツプを
一つ一つ順次初期設定する必要があり、これはソ
フト量の増大及びCCの占有時間の大幅な増大を
招くという問題があつた。特に時分割交換システ
ムにおいては、加入者回線対応部の数が極めて多
いため、上記占有時間増大化の問題は非常に深刻
なものであつた。
回線対応部のフリツプフロツプの状態を定める回
線制御情報がソフトウエア上の必要時のみCCに
よつて形成され、送り込まれるように構成されて
いるため、一度フリツプフロツプがこの回線制御
情報によりセツトあるいはリセツトされた後、雑
音等によりその状態が変化してしまうとこれを救
済することができず誤つた回線制御が行われてし
まう恐れがある。即ち、従来の方式は耐雑音性が
非常に低いという問題点を有していた。さらに、
従来の方式は、CCが回線制御情報により各回線
を直線的に制御する構成であるため、例えば初期
設置後、障害復旧後、あるいは試験終了後等のシ
ステム立上げ時に各回線対応部の初期設定を行う
場合、CCは各回線対応部のフリツプフロツプを
一つ一つ順次初期設定する必要があり、これはソ
フト量の増大及びCCの占有時間の大幅な増大を
招くという問題があつた。特に時分割交換システ
ムにおいては、加入者回線対応部の数が極めて多
いため、上記占有時間増大化の問題は非常に深刻
なものであつた。
従つて本発明は従来技術の上述した問題点を解
消しようとするものであり、本発明の目的は、回
線対応部の耐雑音性の向上及び初期設定時の制御
装置の負荷の軽減を計ることのできる回線制御方
式を提供することにある。
消しようとするものであり、本発明の目的は、回
線対応部の耐雑音性の向上及び初期設定時の制御
装置の負荷の軽減を計ることのできる回線制御方
式を提供することにある。
上述の目的を達成する本発明の特徴は、回線対
応部及び回線対応部制御部と共通制御部とを時分
割多重ハイウエイで接続して成る時分割電子交換
システムにおいて、各回線対応の記憶領域を有す
る記憶装置と、制御装置とを共通制御部に設け、
該制御装置からの各回線毎の回線制御情報を前記
記憶装置の該当する回線の記憶領域に第１の周期
で書込み、該書込まれた回線制御情報を前記第１
の周期より短い第２の周期で順次読み出し、該情
報を該回線制御情報の送出側に設けたゲート回路
を介して各回線に対応するチヤネルを有する時分
割多重チヤネルによつて回線対応部制御部に送
り、該回線対応部制御部が該情報を順次周期的に
各回線対応部に分配して回線制御を行うことにあ
る。
応部及び回線対応部制御部と共通制御部とを時分
割多重ハイウエイで接続して成る時分割電子交換
システムにおいて、各回線対応の記憶領域を有す
る記憶装置と、制御装置とを共通制御部に設け、
該制御装置からの各回線毎の回線制御情報を前記
記憶装置の該当する回線の記憶領域に第１の周期
で書込み、該書込まれた回線制御情報を前記第１
の周期より短い第２の周期で順次読み出し、該情
報を該回線制御情報の送出側に設けたゲート回路
を介して各回線に対応するチヤネルを有する時分
割多重チヤネルによつて回線対応部制御部に送
り、該回線対応部制御部が該情報を順次周期的に
各回線対応部に分配して回線制御を行うことにあ
る。
以下実施例により本発明を詳細に説明する。
第３図は本発明の一実施例のブロツク図であ
る。この実施例も前述の第１図の場合と同様に時
分割電子交換システムにおけるリンギング信号の
加入者への送出を制御する回路を主として表わし
ている。同図において、４０は共通制御部、５０
は回線対応部制御部、６０は加入者回線対応部を
それぞれ示している。この第３図に示すTD−
NW４１、SWCINF４２、、MPX／DMPX５１、
回線対応回路６１-1乃至１６-o、リンギング信号
発生回路６２、加入者A1乃至Ａo、の構成は、第
１図におけるTD−NW１１、SWCINF１２、
MPX／DMPX２１、回線対応回路３１-1乃至３
１-o、リンギング信号発生回路３２、加入者A1
乃至Ａoそれぞれの構成と基本的に全く同じであ
る。
る。この実施例も前述の第１図の場合と同様に時
分割電子交換システムにおけるリンギング信号の
加入者への送出を制御する回路を主として表わし
ている。同図において、４０は共通制御部、５０
は回線対応部制御部、６０は加入者回線対応部を
それぞれ示している。この第３図に示すTD−
NW４１、SWCINF４２、、MPX／DMPX５１、
回線対応回路６１-1乃至１６-o、リンギング信号
発生回路６２、加入者A1乃至Ａo、の構成は、第
１図におけるTD−NW１１、SWCINF１２、
MPX／DMPX２１、回線対応回路３１-1乃至３
１-o、リンギング信号発生回路３２、加入者A1
乃至Ａoそれぞれの構成と基本的に全く同じであ
る。
しかしながら、この第３図の実施例において
は、SRD４３によつて分配されたCC４４からの
回線制御情報が線４３ａを介してリフレツシユメ
モリ（RFM）４５に送り込まれ、その各加入者
回線毎に一対一に割り当てられた領域に書込まれ
るように構成されている。この場合の書込み動作
は、CC４４のソフトウエアを支配するクロツク
が線４３ｂを介してRFM４５に送り込まれるこ
とにより、そのクロツクの周期ｔs／ｎ（ただ
し、ｎは加入者回線数である。またｔsを以下ソ
フト周期と称する。）に同期して行われる。RFM
４５に書込まれた回線制御情報は、クロツク発生
器４６からの周期ｔh／ｎ（以下ｔhをハード周期
と称する）を有するクロツクによつて歩進するカ
ウンタ（CTR）４７からのアドレスに応じて読
み出され、ゲート回路４８を介し、さらにシフト
レジスタ（SR）４９によつて並直列変換され多
重化されて回線対応部制御部５０のデマルチプレ
クサ（DMPX）５２に線５５を介して送り込まれ
る。ただし、上述の読出し動作のハード周期ｔh
は前述の書込み動作のソフト周期ｔsに対してｔh
＜ｔsの関係を有している。これらの周期はこれ
に限定されるわけではないが、一例として、ｔh
≒２ｍsec、ｔs≒16ｍsecが選ばれる。
は、SRD４３によつて分配されたCC４４からの
回線制御情報が線４３ａを介してリフレツシユメ
モリ（RFM）４５に送り込まれ、その各加入者
回線毎に一対一に割り当てられた領域に書込まれ
るように構成されている。この場合の書込み動作
は、CC４４のソフトウエアを支配するクロツク
が線４３ｂを介してRFM４５に送り込まれるこ
とにより、そのクロツクの周期ｔs／ｎ（ただ
し、ｎは加入者回線数である。またｔsを以下ソ
フト周期と称する。）に同期して行われる。RFM
４５に書込まれた回線制御情報は、クロツク発生
器４６からの周期ｔh／ｎ（以下ｔhをハード周期
と称する）を有するクロツクによつて歩進するカ
ウンタ（CTR）４７からのアドレスに応じて読
み出され、ゲート回路４８を介し、さらにシフト
レジスタ（SR）４９によつて並直列変換され多
重化されて回線対応部制御部５０のデマルチプレ
クサ（DMPX）５２に線５５を介して送り込まれ
る。ただし、上述の読出し動作のハード周期ｔh
は前述の書込み動作のソフト周期ｔsに対してｔh
＜ｔsの関係を有している。これらの周期はこれ
に限定されるわけではないが、一例として、ｔh
≒２ｍsec、ｔs≒16ｍsecが選ばれる。
なお、シフトレジスタ４９は、回線制御情報が
複数ビツト存在する場合にこれを多重化するため
のものであり、この回線制御情報が単一ビツトの
場合は省略できる。
複数ビツト存在する場合にこれを多重化するため
のものであり、この回線制御情報が単一ビツトの
場合は省略できる。
DMPX５２は、線５５を介して送り込まれる多
重化された回線制御情報をｔh／ｎの周期を有す
るクロツクに同期して各回線に順次分配し、これ
により各回線対応回路６１-1乃至６１-oのフリツ
プフロツプFF1乃至FFoをセツトあるいはリセツ
ト制御する。即ち、各フリツプフロツプはハード
周期ｔh毎に送り込まれる回線制御情報によつて
制御されることになる。
重化された回線制御情報をｔh／ｎの周期を有す
るクロツクに同期して各回線に順次分配し、これ
により各回線対応回路６１-1乃至６１-oのフリツ
プフロツプFF1乃至FFoをセツトあるいはリセツ
ト制御する。即ち、各フリツプフロツプはハード
周期ｔh毎に送り込まれる回線制御情報によつて
制御されることになる。
このように、本実施例では回線制御情報を多重
化して回線対応部制御部５０に送出しているの
で、共通制御部側と回線対応部側との間の信号線
の数が従来技術に比して低減するという効果を有
する。なお、この回線制御情報を線５５を介して
送らずに、第３図に示す如く、挿入器７１及び取
出器７２を設け通話路７３を通る音声情報中に挿
入して送るようにしても良い。このように構成す
れば、共通制御部側及び回線対応部側間の信号線
数をさらに少くすることができる。
化して回線対応部制御部５０に送出しているの
で、共通制御部側と回線対応部側との間の信号線
の数が従来技術に比して低減するという効果を有
する。なお、この回線制御情報を線５５を介して
送らずに、第３図に示す如く、挿入器７１及び取
出器７２を設け通話路７３を通る音声情報中に挿
入して送るようにしても良い。このように構成す
れば、共通制御部側及び回線対応部側間の信号線
数をさらに少くすることができる。
第４図は第３図の回路のリンギング信号制御時
及び初期設定時の動作を説明する図であり、以下
同図を併用して加入者A1にリンギング信号を送
出する場合、及び各回線対応回路の初期設定を行
う場合の本実施例の動作を説明する。
及び初期設定時の動作を説明する図であり、以下
同図を併用して加入者A1にリンギング信号を送
出する場合、及び各回線対応回路の初期設定を行
う場合の本実施例の動作を説明する。
CC４４は第４図Ａに示す如き“１”のリンギ
ング制御情報と第４図Ｂに示す如き加入者回線の
選択情報をSRD４３を介してRFM４５にソフト
周期ｔsに同期して送り込み、その選択情報を書
込みアドレスとしてRFM４５内の加入者A1に対
応する領域にリンギング制御情報“１”を書き込
む。これにより、第４図Ｃに示すように、RFM
４５の加入者A1に対応する領域の内容は“１”
となる。なお、当然のことながら、その他の加入
者A2乃至Ａoに対する回線制御情報もそれぞれの
割当て領域に上述の周期ｔsで必要に応じて書き
込まれる。
ング制御情報と第４図Ｂに示す如き加入者回線の
選択情報をSRD４３を介してRFM４５にソフト
周期ｔsに同期して送り込み、その選択情報を書
込みアドレスとしてRFM４５内の加入者A1に対
応する領域にリンギング制御情報“１”を書き込
む。これにより、第４図Ｃに示すように、RFM
４５の加入者A1に対応する領域の内容は“１”
となる。なお、当然のことながら、その他の加入
者A2乃至Ａoに対する回線制御情報もそれぞれの
割当て領域に上述の周期ｔsで必要に応じて書き
込まれる。
一方、このRFM４５の各回線割当て領域の内
容はカウンタ４７の指定するアドレス（第４図Ｄ
参照）順にハード周期ｔhを１サイクルとして
次々に読み出される。その結果、第４図Ｅの如き
多重化回線制御信号が得られ、これがDMPX５２
によりこのハード周期ｔhに同期して、各回線対
応回路に順次分配されることから、回線対応回路
６１-1のフリツプフロツプFF1は第４図Ｆに示す
如く“１”の状態に制御され、しかもこの制御動
作がハード周期ｔh毎に行われる。従つて、雑音
等によつてこのフリツプフロツプFF1の状態が誤
つて変化した場合にも、RFM４５からハード周
期ｔh毎に制御情報が送り込まれるので、正しい
状態に直ちに復帰でき、その結果、耐雑音性が著
しく向上し、信頼性が向上する。
容はカウンタ４７の指定するアドレス（第４図Ｄ
参照）順にハード周期ｔhを１サイクルとして
次々に読み出される。その結果、第４図Ｅの如き
多重化回線制御信号が得られ、これがDMPX５２
によりこのハード周期ｔhに同期して、各回線対
応回路に順次分配されることから、回線対応回路
６１-1のフリツプフロツプFF1は第４図Ｆに示す
如く“１”の状態に制御され、しかもこの制御動
作がハード周期ｔh毎に行われる。従つて、雑音
等によつてこのフリツプフロツプFF1の状態が誤
つて変化した場合にも、RFM４５からハード周
期ｔh毎に制御情報が送り込まれるので、正しい
状態に直ちに復帰でき、その結果、耐雑音性が著
しく向上し、信頼性が向上する。
各回線対応回路のフリツプフロツプの初期設定
を行う場合、CC４４は線４３ｃを介して第４図
Ｇに示す如き“０”のゲート制御信号をゲート回
路４８に送り込む。なお、ここでは初期状態とし
たが一般的に特定状態でも可能である。これによ
り、各回線対応回路に送出される回線制御情報は
全て“０”となり、各フリツプフロツプFF1乃至
FFoは、第４図Ｈにその状態を示したようにハー
ド周期ｔh間に全てリセツトされる。従つて初期
設定が瞬時に終了し、CC４４の初期設定に要す
る占有時間が著しく低減される。また、ゲート制
御信号を出力するのみで初期設定動作が行えるた
め、CC４４のソフト量が大幅に低減される。
又、選択的に一部回線対応部を初期設定すること
も可能である。
を行う場合、CC４４は線４３ｃを介して第４図
Ｇに示す如き“０”のゲート制御信号をゲート回
路４８に送り込む。なお、ここでは初期状態とし
たが一般的に特定状態でも可能である。これによ
り、各回線対応回路に送出される回線制御情報は
全て“０”となり、各フリツプフロツプFF1乃至
FFoは、第４図Ｈにその状態を示したようにハー
ド周期ｔh間に全てリセツトされる。従つて初期
設定が瞬時に終了し、CC４４の初期設定に要す
る占有時間が著しく低減される。また、ゲート制
御信号を出力するのみで初期設定動作が行えるた
め、CC４４のソフト量が大幅に低減される。
又、選択的に一部回線対応部を初期設定すること
も可能である。
以上詳細に説明したように本発明の回線制御方
式によれば、耐雑音性が大幅に向上し、信頼性が
高まるという大きな利便が得られる。また、選択
的又は一斉設定時の制御装置の負担を大幅に軽減
させ、特定状態設定時の作業を容易にさせること
も可能となる。さらに、共通制御部と回線対応部
との間の信号線数を低減させることができるとい
う付加的効果をも有している。
式によれば、耐雑音性が大幅に向上し、信頼性が
高まるという大きな利便が得られる。また、選択
的又は一斉設定時の制御装置の負担を大幅に軽減
させ、特定状態設定時の作業を容易にさせること
も可能となる。さらに、共通制御部と回線対応部
との間の信号線数を低減させることができるとい
う付加的効果をも有している。
第１図は従来の時分割電子交換システムの一部
を概略的に表わすブロツク図、第２図は第１図の
回路の動作説明図、第３図は本発明の一実施例の
ブロツク図、第４図は第３図の回路の動作説明図
である。 ４０……共通制御部、４１……時分割通話路ス
イツチネツトワーク、４４……制御装置、４５…
…リフレツシユメモリ、４６……クロツク発生
器、４７，５３……カウンタ、５０……回線対応
部制御部、５２……デマルチプレクサ、６０……
加入者回線対応部、６１-1乃至６１-o……回線対
応回路、６２……リンギング信号発生回路、A1
乃至Ａo……加入者。
を概略的に表わすブロツク図、第２図は第１図の
回路の動作説明図、第３図は本発明の一実施例の
ブロツク図、第４図は第３図の回路の動作説明図
である。 ４０……共通制御部、４１……時分割通話路ス
イツチネツトワーク、４４……制御装置、４５…
…リフレツシユメモリ、４６……クロツク発生
器、４７，５３……カウンタ、５０……回線対応
部制御部、５２……デマルチプレクサ、６０……
加入者回線対応部、６１-1乃至６１-o……回線対
応回路、６２……リンギング信号発生回路、A1
乃至Ａo……加入者。
Claims (1)
- 【特許請求の範囲】 １ 回線対応部及び回線対応部制御部と共通制御
部とを時分割多重ハイウエイで接続して成る時分
割電子交換システムにおいて、各回線と一対一に
対応する記憶領域を有する記憶装置と制御装置と
を共通制御部に設け、該制御装置からの各回線毎
の回線制御情報を前記記憶装置の該当する回線の
記憶領域に第１の周期で書込み、該書込まれた回
線制御情報を前記第１の周期より短い第２の周期
で順次読み出し、該情報を該回線制御情報の送出
側に設けたゲート回路を介して各回線に対応する
チヤネルを有する時分割多重チヤネルによつて回
線対応部制御部に送り、該回線対応部制御部が該
情報を順次周期的に各回線対応部に分配して回線
制御を行うことを特徴とする回線制御方式。 ２ 前記制御装置からの指示に応じて、前記記憶
装置から読み出した回線制御情報を所定情報に変
換せしめ、該変換後の所定情報により少くとも一
部の回線対応部の特定状態設定を行うようにした
特許請求の範囲第１項記載の回線制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335280A JPS56120288A (en) | 1980-02-28 | 1980-02-28 | Line control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335280A JPS56120288A (en) | 1980-02-28 | 1980-02-28 | Line control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56120288A JPS56120288A (en) | 1981-09-21 |
| JPS6236438B2 true JPS6236438B2 (ja) | 1987-08-06 |
Family
ID=12108182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2335280A Granted JPS56120288A (en) | 1980-02-28 | 1980-02-28 | Line control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56120288A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53116014A (en) * | 1977-03-22 | 1978-10-11 | Oki Electric Ind Co Ltd | Operation setting system |
-
1980
- 1980-02-28 JP JP2335280A patent/JPS56120288A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53116014A (en) * | 1977-03-22 | 1978-10-11 | Oki Electric Ind Co Ltd | Operation setting system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56120288A (en) | 1981-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679028B2 (ja) | データ受信装置 | |
| IE48757B1 (en) | Modular time division switching system | |
| JPH0311159B2 (ja) | ||
| JPS61503068A (ja) | 時分割交換方式の制御装置と方法 | |
| US4254496A (en) | Digital communication bus system | |
| US4959830A (en) | Method and apparatus for through-connecting a wideband connection in a digital time switch | |
| US4571723A (en) | Pulse code modulated digital telephony tone generator | |
| JP2889027B2 (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| JPS6018095A (ja) | 分岐・插入回路 | |
| JPS6236438B2 (ja) | ||
| US4370742A (en) | Time division electronic switching system | |
| KR100298851B1 (ko) | 시간-공간 스위치의 전력 절감 장치 및 방법 | |
| CA1114933A (en) | Digital communication bus system | |
| JP3028036B2 (ja) | 通話路構成方式 | |
| US3725590A (en) | Arrangement for tdm telecommunication between pcm switching networks | |
| CA1051998A (en) | Tdm pcm communication system | |
| KR100217939B1 (ko) | 트렁크 지정기능으로 군지연 특성을 개선한 가입자 보드 | |
| JP2600494B2 (ja) | 分割ｈチャンネル交換伝送方式 | |
| CA1121895A (en) | Arrangement for conversion of random to fixed data channel format | |
| JP2560737B2 (ja) | 無瞬断切替制御方式 | |
| US4514842A (en) | T-S-T-S-T Digital switching network | |
| JPH0523679B2 (ja) | ||
| JPS60137197A (ja) | 通話路根定接続方式 | |
| JPH0683511B2 (ja) | 時分割交換方式 | |
| JPH0759183A (ja) | 時分割時間スイッチの制御方式 |